RU2642383C2 - Способ передачи информации - Google Patents
Способ передачи информации Download PDFInfo
- Publication number
- RU2642383C2 RU2642383C2 RU2016135749A RU2016135749A RU2642383C2 RU 2642383 C2 RU2642383 C2 RU 2642383C2 RU 2016135749 A RU2016135749 A RU 2016135749A RU 2016135749 A RU2016135749 A RU 2016135749A RU 2642383 C2 RU2642383 C2 RU 2642383C2
- Authority
- RU
- Russia
- Prior art keywords
- pci
- packet
- express
- bus
- information
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
Изобретение относится к области вычислительной техники и предназначено для построения систем цифровой обработки сигналов в реальном масштабе времени. Технический результат заключается в обеспечении использования формата пакетов стандарта PCI-Express для передачи как по последовательным, так и по параллельным шинам. Способ передачи информации характеризуется тем, что информацию в формате PCI-Express пакетов передают как по последовательным высокоскоростным каналам связи, так и по параллельной шине и, в зависимости от адреса в пакете, осуществляют перенаправление данных либо внутрь контроллера I-Bus, либо на внешнюю шину PCI-Express и далее через коммутатор РCI-Express и на другие контроллеры I-Bus. При этом коммутатор PCI-Express выполнен с возможностью передавать пакет одновременно нескольким контроллерам I-Bus, а контроллер I-Bus выполнен с возможностью работы в режиме удвоенной скорости обработки потока. Предварительно проводят определение количества необходимых оконечных станций и коммутаторов с определением необходимой топологии каналов связи между ними, настраивают используемые коммутаторы и оконечные устройства для приема/передачи информации, передаваемую информацию разбивают на пакеты для передачи по стандарту PCI-Express размером полезных данных не свыше 4 килобайт. 2 ил.
Description
Изобретение относится к области вычислительной техники, предназначено для построения систем цифровой обработки сигналов в реальном масштабе времени.
Разработанное техническое решение основано на использовании шины (I-Bus), соединяющей между собой устройства, участвующие в приеме, ретрансляции, обработке информации в реальном масштабе времени. Через указанную шину происходит распределение первичных или предобработанных данных для дальнейшей обработки. Данные передают в формате PCI-Express пакетов.
Известна система TSPANU, предназначенная для обработки сигналов в гидроакустических комплексах. Ее описание приведено в статье Н.М. South и др. Tecnologies for Sonar Processing JOHNS HOPKINS APL Technical Digest, VOLUME 19, NUMBER 4, 1998.
Известен (RU, патент 2207620, опубл. 27.06.2003) цифровой вычислительный комплекс (ЦВК) для обработки сигналов в гидроакустических системах.
Цифровой вычислительный комплекс (ЦВК) для обработки сигналов в гидроакустических системах в реальном масштабе времени представляет собой модульную, реконфигурируемую архитектуру, содержащий группу индивидуальных процессоров, объединенных одной высокоскоростной шиной, схемой управления и общей памятью. При этом указанные индивидуальные процессоры выполнены на базе двухпортовых сигнальных микропроцессоров. ЦВК содержит несколько групп индивидуальных процессоров, причем группы индивидуальных процессоров объединены в один или несколько модулей программируемых процессоров (ППС). В ЦВК введены также один или несколько модулей ЭВМ, выполненных на базе универсальных микропроцессоров, и модулей пульта, включающего один или два монитора, пультовую ЭВМ, клавиатуру и манипулятор, ко входам модулей ППС, являющимся входами ЦВК, и между модулями ППС включены радиальные каналы передачи обрабатываемых сигналов, в ЦВК введены две сети Ethernet, при этом модули ППС объединены с модулями ЭВМ одной, а модули ЭВМ объединены с модулями пультов другой сетью Ethernet, в ЦВК введены две магистральные шины последовательного интерфейса типа Манчестер-2 для обмена данными и управляющими воздействиями с внешними системами, причем все модули ППС соединены с одной, а модули ЭВМ и модули пультов с другой магистральной шиной интерфейса Манчестер-2.
Недостатком известных технических решений следует признать непригодность их для достижения нижеуказанного технического результата.
TSPANU, в частности, не оптимальна для обработки данных в реальном масштабе времени, при этом имеет относительно невысокую производительность, а вышеперечисленный ЦВК не отвечает требованиям современного комплекса распределения данных. А именно: ЦВК обладает кольцевыми входными и выходными шинами, что означает ограниченную максимальную пропускную способность шины, и при наличии необходимости обработать поток данных большего объема мы упираемся в ограничение архитектуры комплекса.
В I-Bus же используют распределение потоков через неблокирующие коммутаторы в контроллере I-Bus и неблокирующие коммутаторы PCI-Express, поэтому добавление дополнительного контроллера I-Bus и соответствующее наращивание входного потока данных не влияет существенно на производительность остальных устройств. Архитектура I-Bus и решетка (lattice) в I-Bus контроллере оптимизированы под количественное распределение поступающего потока данных, то есть внутри потока не выделяются/разделяются данные по каким-либо отличительным признакам, а происходит равномерное распределение данных по контроллерам.
Техническая задача, решаемая посредством разработанного способа, состоит в разработке нового способа передачи информации между физическими объектами.
Технический результат, достигаемый при реализации разработанного способа, состоит в использовании формата пакетов стандарта PCI-Express для передачи как по последовательным, так и по параллельным шинам, позволяя использовать существующее оборудование (где отсутствуют последовательные приемопередатчики), а также упрощения конфигурации системы в целом, что позволяет уменьшить энергопотребление.
Для достижения указанного технического результата предложено использовать разработанный способ передачи информации между физическими объектами. Согласно разработанному способу информацию в формате PCI-Express пакетов передают как по последовательным высокоскоростным каналам связи, так и по параллельной шине и, в зависимости от адреса в пакете, осуществляют перенаправление данных либо внутрь контроллера, либо на внешнюю шину PCI-Express и далее через коммутатор PCI-Express на и другие контроллеры I-Bus, при этом коммутатор PCI-Express выполнен с возможностью передавать пакет одновременно нескольким контроллерам, контроллер I-Bus выполнен с возможностью работы в режиме удвоенной скорости обработки потока, причем предварительно проводят определение количества необходимых оконечных станций и коммутаторов с определением необходимой топологии каналов связи между ними, с использованием пропускания через используемые каналы связи конфигурационных пакетов, настраивают используемые коммутаторы и оконечные устройства для приема/передачи информации, передаваемую информацию разбивают на пакеты для передачи по стандарту PCI-Express размером полезных данных не свыше 4 килобайт, при этом каждый пакет состоит из заголовка и поля данных, предназначенного в том числе и для записи передаваемой информации, при этом заголовок содержит информацию о типе пакета, адрес отправителя пакета и адрес приемника, в качестве формата обмена данными используют уровни PCI-Express, а именно: Physical Layer, Data Link Layer, Transaction Layer.
Разработанный способ основан на следующих положениях:
- Пакеты PCI-Express передают как по последовательным, так и по параллельным шинам;
- Используют упрощенную систему конфигурирования PCI-Express;
- Используют передачу пакетов одновременно нескольким абонентам (multicast) с упрощенным конфигурированием этого механизма;
- I-Bus контроллер имеет режим удвоенной скорости обработки потока.
Схема I-Bus контроллера приведена на фиг. 1. На фиг. 2 представлена схема конфигурации I-Bus контроллера.
Первичные данные поступают с мезонинов (Mez1 и Mez2), далее по параллельной шине направляются в I-Вus контроллер, где в зависимости от адреса в пакете происходит перенаправление данных:
- либо на внешнюю шину PCI-Express и далее через коммутатор PCI-Express на другие контроллеры I-Bus;
- либо во внутренний обработчик данных (Lattice) и далее в сигнальные процессоры TS0…TS7;
- либо напрямую в процессор TS0.
Внутренний обработчик данных контроллера в соответствии со своей конфигурацией распределяет данные по восьми сигнальным процессорам TS0…TS7.
Ширина шины PCI-Expressy контроллера и коммутатора равна 2lane.
Коммутатор PCI-Express имеет возможность передавать пакет одновременно нескольким контроллерам (групповая рассылка). Признаком того, что пакет адресован нескольким абонентам, является соответствующий бит в адресе. По сравнению со стандартом PCI-Express в шине I-Bus групповая рассылка реализована проще, следовательно, не нужны дополнительные ресурсы микросхем.
Мезонин АЦП передает по параллельной шине информацию в формате PCI-Express пакетов в I-Bus-контроллер. В зависимости от адреса в пакете, I-Bus-контроллер направляет пакет либо в коммутатор PCI-Express, либо в обработчики пакетов в I-Bus-контроллере. Связь между I-Bus-контроллером и коммутатором PCI-Express осуществляют по последовательной шине PCI-Express со скоростью 2.5 Гигабит/сек.
В I-Bus все данные передают в пакетном базисе стандарта PCI-Express. Существуют следующие основные типы обращений (передачи и запросы на передачу данных):
- Конфигурационные обращения. Конфигурационная запись и конфигурационное чтение.
- Обращения типа MemoryWrite (запись данных).
- Обращение типа MemoryRead (чтение данных).
В свою очередь, обращения типа MemoryWrite или MemoryRead могут быть 32- или 64-разрядными. В первом случае используют пакеты с заголовком, состоящим из 3-х слов (3DW), во втором - с заголовком, состоящим из 4-х слов (4DW).
Ниже приведены типы пакетов, используемые для обмена между устройствами комплекса по шине I-Bus.
Формат пакета Configuration Туре 0 Write.
Данный пакет используют для записи конфигурационных регистров устройства на шине I-Bus.
RequesterID - идентификатор устройства, инициировавшего запись.
BusNumber - номер шины.
DeviceNumber - номер устройства.
FunctionNumber – номер функции.
Формат пакета Configuration Type 0 Read.
Пакет Configuration Type 0 Read служит для чтения конфигурационных регистров устройства на шине I-Bus.
Формат пакета Completion для Configuration Read
Пакет Completion для Configuration Read является ответом на запрос чтения конфигурационного регистра соответствующего модуля I-Bus. Пакет отправляется модулем I-Bus в ответ на запрос со стороны модуля инициировавшего запрос Configuration Read. В качестве Completer ID подставляется значение Device ID, присвоенное устройству. Requester ID и Tag копируются из соответствующих полей запроса Configuration Read.
Формат пакета Memory Read 3DW.
Формат пакета Memory Read 4DW.
Пакеты типа Memory Read служат для чтения информации из устройства на шине I-Bus. Поле Address пакета содержит адрес устройства, с которого необходимо прочесть информацию. Соответственно пакеты типа Memory Read 3 DW используют 32-битную адресацию, а пакеты типа Memory Read 4 DW используют 64-битную адресацию.
Пакеты типа Memory Read не имеют Payload. Поле Length первого слова данных пакетов означает длину Payload, которую должен иметь ожидаемый пакет Completion (ответ на чтение).
Формат пакета Completion для Memory Read.
Пакет Completion является пакетом ответа на запрос чтения MemoryRead.
Для пакетов Completion и Memory Write биты 9:0 первого слова пакета означают длину поля данных (Payload) пакета.
Если указано «0000000000», это интерпретируется как «10000000000», то есть длина Payload пакета в этом случае составляет 1024 слова.
1024 слова - это максимально возможная длина Payload пакета типа Completion и Memory Write.
Формат пакета Memory Write 3DW.
Формат пакета Memory Write 4DW.
Пакеты типа MemoryWrite служат для записи информации в устройство на шине I-Bus. Поле Address пакета содержит адрес устройства, в которое необходимо записать информацию. Соответственно пакеты типа MemoryWrite 3 DW используют 32-битную адресацию, а пакеты типа MemoryWrite 4 DW используют 64-битную адресацию.
Данные передают пакетами в структуре кадра. Структура кадра представляет собой набор пакетов или один пакет (в том случае, если количество передаваемых данных не больше максимально возможной длины пакета по данным (Payload) с учетом служебных слов). При этом первый пакет кадра должен содержать признак начала кадра, а последний пакет - признак конца кадра. Также каждый пакет в структуре кадра содержит поле цвета, которое определяет источник поступающих данных, или, в конечном счете, место назначения данных данного кадра. Таким образом, благодаря полю цвета, устройство на шине I-Bus может дифференцировать передачу или прием до 1024 различных массивов данных. Ниже показана структура кадра в пакетном базисе.
Формат пакета Memory Write 4DW. Frame structure.
Пакет «Memory Write 4DW. Framestructure» («передача данных в структуре кадра») отличается от обычного пакета «Memory Write 4DW» тем, что после заголовка идут два служебных слова. Эти 2 слова относятся не к заголовку пакета, а к его Payload, поэтому длина Payload (Length в битах 9:0 первого слова пакета) указывается, считая эти служебные слова.
Первое служебное слово содержит:
Признак начала кадра SOF - 31-й разряд - 1 - пакет является первым пакетом кадра, 0 - пакет не является первым пакетом кадра.
Признак конца кадра EOF - 30-й разряд - 1 - пакет является последним пакетом кадра, 0 - пакет не является последним пакетом кадра.
Если весь кадр передается одним пакетом, то в этом пакете оба признака - SOF и EOF - должны иметь значение '1'.
Color - 10-ти разрядный цвет данных в данном пакете данного кадра.
Второе служебное слово содержит:
Frame Flags - опциональное поле с флагами ошибок и статусными битами, зависящими от конкретной реализации системы. Поле Frame Flags позволяет контролировать приходящие кадры с данными на предмет целостности и актуальности содержащихся в принимаемых кадрах данных. Благодаря этому полю устройство может диагностировать ту или иную неисправность, возникшую при работе. Наиболее типично использование следующих флагов:
- Flag Padding - если флаг содержит 1, это означает, что данный кадр был добит нулями, т.е. в ожидаемое время прихода кадра не было принято необходимого количества слов.
- Flag Cutting - если флаг содержит 1, это означает, что данный кадр был обрезан, т.е. в ожидаемое время прихода кадра было принято больше необходимого числа слов.
- Flag Frame Missing - если флаг содержит 1, это означает, что данный кадр содержит нули, т.е. в ожидаемое время прихода кадра не было принято ни одно слово.
- Flag Frame Structure Error - если флаг содержит 1, это означает, что при приеме данного кадра не было пакета с признаком EOF, но пришел очередной пакет с признаком SOF.
Frame Counter - 15-разрядный счетчик кадров.
Инкрементируется по каждому принятому кадру с данными.
Использование полей Frame Flags и FrameCounter является опциональным и определяется конфигурационными регистрами устройства на шине I-Bus.
Для групповой рассылки используют пакеты Memory Write 4DW co значением ADDRESSLOW(31:28)="0111". При этом значения адреса ADDRESSLOW c 15 по 0 бит используют в качестве битовой маски для определения того, в какие устройства пойдет пакет групповой рассылки.
Узким местом в плане пропускной способности является решетка (lattice) I-Bus контроллера, поэтому в случае, когда соседние 32-битные слова в пакете адресованы одному процессору (например, при 64 битной разрядности поступающих данных), то второе слово можно записывать в процессор в обход решетки. То есть процессор получит вначале первое слово, прошедшее через решетку, а затем второе слово прошедшее в обход решетки.
Для режима удвоенной скорости обработки потока также используют пакеты Memory Write 4DW, а контроллер переводят в режим удвоения путем записи управляющего бита в конфигурационный регистр I-Bus-контроллера. Суть режима заключается в том, что данные "Payload WordK" и "Payload WordK+1" (где K=1, 3, 5, … N-1) являются связанными, и обработку в Lattice проходит только слово "Payload WordK", a "Payload WordK+1", минуя обработчик, записывается в тот же процессор, что и слово "Payload WordK". Таким образом, за один такт обработки слова данных теперь процессорам передается два слова данных, а не одно.
Формат пакета Memory Write 3DW. Frame structure.
Для пакетов «Memory Write 3DW. Frame structure» использование структуры кадра аналогично описанному выше для пакетов «Memory Write 4DW» с единственным отличием: второе служебное слово (с Frame Flags и Frame_Counter) присутствует только в первом пакете кадра (отмеченном признаком SOF='1'), все остальные пакеты кадра содержат только одно служебное слово (с SOF, EOF и Color).
Применение структуры кадра в передаваемых пакетах данных позволит иметь привязку данных к определенному кадру (временному отсчету), что актуально для устройств, передающих информацию в реальном времени. Модуль на шине I-Bus, выставляя биты SOF и EOF, а также сопровождая поток номером кадра, определяет, где начинаются и где заканчиваются данные данного временного интервала, были ли пропуски кадров в ходе работы.
Все конечные приемные и передающие устройства должны иметь контроль структуры кадра на предмет ошибок в структуре. Необходимо проверять следующие ситуации:
- Наличие EOF, если был SOF. Приход пакета с признаком SOF при условии, что не было пакета с признаком EOF, должен считаться ошибочной ситуацией, при которой должен быть сформирован кадр с признаками ошибки (поле Flags).
- Проверка необходимого числа данных, которые должны быть приняты в данном кадре. Если пришло меньше заданного количества слов данных, кадр должен быть дополнен, чтобы сохранить структуру обрабатываемой информации, при этом будет выставлен флаг Flag Padding в поле Flags. Если пришло больше заданного количества слов данных, кадр должен быть обрезан, при этом будет выставлен флаг Flag Cutting в поле Flags.
- Проверка поступления данных. Если в заданный интервал времени не пришло ни одного пакета с данными, должен быть сформирован «пустой» кадр с наполнением нулями заданного размера, при этом будет выставлен флаг Flag Frame Missing в поле Flags.
Claims (1)
- Способ передачи информации, характеризуемый тем, что информацию в формате PCI-Express пакетов передают как по последовательным высокоскоростным каналам связи, так и по параллельной шине и, в зависимости от адреса в пакете, осуществляют перенаправление данных либо внутрь контроллера I-Bus, либо на внешнюю шину PCI-Express и далее через коммутатор PCI-Express и на другие контроллеры I-Bus, при этом коммутатор PCI-Express выполнен с возможностью передавать пакет одновременно нескольким контроллерам I-Bus, контроллер I-Bus выполнен с возможностью работы в режиме удвоенной скорости обработки потока, причем предварительно проводят определение количества необходимых оконечных станций и коммутаторов с определением необходимой топологии каналов связи между ними, с использованием пропускания через используемые каналы связи конфигурационных пакетов, настраивают используемые коммутаторы и оконечные устройства для приема/передачи информации, передаваемую информацию разбивают на пакеты для передачи по стандарту PCI-Express размером полезных данных не свыше 4 килобайт, при этом каждый пакет состоит из заголовка и поля данных, предназначенного в том числе и для записи передаваемой информации, при этом заголовок содержит информацию о типе пакета, адрес отправителя пакета и адрес приемника, в качестве формата обмена данными используют уровни PCI-Express, а именно: Physical Layer, Data Link Layer, Transaction Layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016135749A RU2642383C2 (ru) | 2016-09-05 | 2016-09-05 | Способ передачи информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016135749A RU2642383C2 (ru) | 2016-09-05 | 2016-09-05 | Способ передачи информации |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2016135749A RU2016135749A (ru) | 2017-04-06 |
RU2642383C2 true RU2642383C2 (ru) | 2018-01-24 |
Family
ID=58505788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2016135749A RU2642383C2 (ru) | 2016-09-05 | 2016-09-05 | Способ передачи информации |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2642383C2 (ru) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367701A (en) * | 1992-12-21 | 1994-11-22 | Amdahl Corporation | Partitionable data processing system maintaining access to all main storage units after being partitioned |
RU2207620C2 (ru) * | 2001-03-11 | 2003-06-27 | Федеральное государственное унитарное предприятие "Центральный научно-исследовательский институт "Морфизприбор" | Цифровой вычислительный комплекс для обработки сигналов в гидроакустических системах |
US20120017026A1 (en) * | 2010-07-16 | 2012-01-19 | Betty Luk | System and Method for Increased Efficiency PCI Express Transaction |
RU2014125183A (ru) * | 2014-06-23 | 2015-12-27 | Общество с ограниченной ответственностью "НТЦ ГРЭК" | Способ передачи информации по каналу fast channel между физическими устройствами |
-
2016
- 2016-09-05 RU RU2016135749A patent/RU2642383C2/ru active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367701A (en) * | 1992-12-21 | 1994-11-22 | Amdahl Corporation | Partitionable data processing system maintaining access to all main storage units after being partitioned |
RU2207620C2 (ru) * | 2001-03-11 | 2003-06-27 | Федеральное государственное унитарное предприятие "Центральный научно-исследовательский институт "Морфизприбор" | Цифровой вычислительный комплекс для обработки сигналов в гидроакустических системах |
US20120017026A1 (en) * | 2010-07-16 | 2012-01-19 | Betty Luk | System and Method for Increased Efficiency PCI Express Transaction |
RU2014125183A (ru) * | 2014-06-23 | 2015-12-27 | Общество с ограниченной ответственностью "НТЦ ГРЭК" | Способ передачи информации по каналу fast channel между физическими устройствами |
Also Published As
Publication number | Publication date |
---|---|
RU2016135749A (ru) | 2017-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8085801B2 (en) | Resource arbitration | |
US7012448B2 (en) | Integrated circuit and related improvements | |
CN101383712B (zh) | 一种片上网络的路由节点微结构 | |
US20030108061A1 (en) | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost | |
US20030174721A1 (en) | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost | |
CN109684269B (zh) | 一种pcie交换芯片内核及工作方法 | |
JP3946145B2 (ja) | 高速イーサネット(登録商標)スイッチおよび高速イーサネット(登録商標)データフレームを分配するための方法 | |
CN101385296A (zh) | 用于总线间信息自动路由的网关 | |
JP2008310832A (ja) | 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法 | |
US6772269B1 (en) | Bus switch and bus switch system for increased data transfer | |
US7151752B2 (en) | Method for the broadcasting of a data packet within a switched network based on an optimized calculation of the spanning tree | |
CN114328318B (zh) | 微控制器用直接设备互连的dma控制器及互联控制方法 | |
WO2003025940A2 (en) | Register bank | |
US7218638B2 (en) | Switch operation scheduling mechanism with concurrent connection and queue scheduling | |
GB2377138A (en) | Ring Bus Structure For System On Chip Integrated Circuits | |
CN116303221B (zh) | 一种多核处理器片上网络***的数据传输方法 | |
CN116383114B (zh) | 芯片、芯片互联***、数据传输方法、电子设备和介质 | |
RU2642383C2 (ru) | Способ передачи информации | |
US7313146B2 (en) | Transparent data format within host device supporting differing transaction types | |
US7254139B2 (en) | Data transmission system with multi-memory packet switch | |
KR100662471B1 (ko) | 시스템 온 칩 구조 및 데이터 전송 방법 | |
US7272151B2 (en) | Centralized switching fabric scheduler supporting simultaneous updates | |
CN112631985B (zh) | 一种链路共享的片上网络 | |
EP0969631A2 (en) | Packet switch system with simplified bus control | |
GB2226739A (en) | Node controller for local area network |