RU2612069C1 - Portable diagnostic complex - Google Patents

Abstract

FIELD: medicine.

SUBSTANCE: portable diagnostic complex contains PC, USB adaptor, USB interface, microcontroller, random memory, two control buses, two data buses, JTAG interface, promptly reprogrammable logic unit, programmer, connected in a particular way.

EFFECT: mobile diagnostics, testing of software tests, adjustment of radioelectronic products are provided.

1 dwg

Description

Изобретение относится к цифровой вычислительной электронике и может использоваться для диагностики работоспособности других электронных устройств, в частности аппаратуры системы управления (СУ).The invention relates to digital computing electronics and can be used to diagnose the health of other electronic devices, in particular control system equipment (SU).

Из уровня техники известен аналог: переносной программно-диагностический комплекс (патент RU 2363975), который предназначен для диагностики и обнаружения неисправностей радиоэлектронных изделий (РЭИ), который включает: монитор (единое индикаторное устройство для отображения цифробуквенной и графической информации), управляющую ЭВМ, многоканальный генератор аналоговых сигналов с цифровым управлением, многоканальный генератор импульсно-кодовых сигналов с цифровым управлением, многоканальный цифровой преобразователь аналоговых сигналов с цифровым управлением, многоканальный логический анализатор с цифровым управлением, многоканальный диагностический модуль с цифровым управлением, адаптер для соединения с объектом диагностики.An analogue is known from the prior art: a portable software and diagnostic complex (patent RU 2363975), which is intended for the diagnosis and detection of malfunctions of electronic products (REI), which includes: a monitor (a single indicator device for displaying alphanumeric and graphic information), a control computer, multi-channel digitally controlled analog signal generator, multi-channel digitally controlled pulse-code signal generator, multi-channel digital analog signal converter numerically controlled, multi-channel logic analyzer digitally controlled, multi-diagnostic module with digital control, the adapter for connection to diagnostic object.

Недостатком аналога является проверка тестируемых изделий, по средством тестовых щупов, что допускает воздействие человеческого фактора на результат проверки, а также требует большое количество сигнальных линий для осуществления проверки изделий.The disadvantage of the analogue is the test of tested products by means of test probes, which allows the human factor to influence the test result, and also requires a large number of signal lines to carry out product verification.

Прототип описан в статье «Разработка отладочного комплекса JTAG для проведения диагностики БЦВМ» (Основные направления и формы использования инновационных разработок при создании ракетно-космической техники. Сборник материалов, Научно-практический семинар молодых ученых и специалистов предприятий космической промышленности, г. Королев Московской области, 2007, с. 85-98). В статье описывается устройство, в котором тестируемая плата с расположенными на ней БИС подключается через последовательный канал передачи данных (JTAG интерфейс) к некоторому ведущему устройству. Ведущее устройство решает задачи, связанные с диагностикой тестируемого устройства, локализацией неисправностей, загрузкой конфигураций PLD и т.п. Как правило, ведущим устройством является персональный компьютер, оснащенный соответствующим программным обеспечением. В статье приведена схема узлов и связей адаптера с персональным компьютером (ПК) и тестируемым изделием. Адаптер подключается к ПК через интерфейс USB 2.0, а к тестируемому изделию - через интерфейс JTAG. ПК связан через интерфейс USB 2.0, цепь питания которого подключена ко всем элементам адаптера, а шина данных связана с приемопередатчиком интерфейса USB 2.0, который связан двунаправленной шиной данных с микроконтроллером. В свою очередь микроконтроллер имеет однонаправленные связи с функциональными блоками логического узла и связан шиной управления с ОЗУ, при этом адаптер имеет общую шину, которая предоставляет двунаправленную связь между микроконтроллером, ОЗУ, логическим узлом, а также обеспечивает связь микроконтроллера с адресным расширителем, который в свою очередь связан с ОЗУ. Логический узел связан с интерфейсом JTAG через сигнальные линии последовательного синхронного 4-проводного интерфейса JTAG.The prototype is described in the article "Development of the JTAG debugging complex for diagnosing the digital computer" (The main directions and forms of using innovative developments in creating rocket and space technology. Collection of materials, Scientific and practical seminar for young scientists and specialists of space industry enterprises, Korolev, Moscow Region, 2007, p. 85-98). The article describes a device in which a test board with LSIs located on it is connected via a serial data channel (JTAG interface) to some master device. The master device solves the problems associated with the diagnostics of the device under test, localization of faults, loading PLD configurations, etc. Typically, the host device is a personal computer equipped with appropriate software. The article provides a diagram of the nodes and connections of the adapter with a personal computer (PC) and the tested product. The adapter connects to the PC via the USB 2.0 interface, and to the tested product through the JTAG interface. The PC is connected via the USB 2.0 interface, the power circuit of which is connected to all elements of the adapter, and the data bus is connected to the USB 2.0 interface transceiver, which is connected by a bi-directional data bus to the microcontroller. In turn, the microcontroller has unidirectional communication with the functional units of the logical node and is connected to the control bus with RAM, while the adapter has a common bus that provides bi-directional communication between the microcontroller, RAM, logical node, and also provides the microcontroller with an address expander, which in its turn The queue is connected to RAM. The logical node is connected to the JTAG interface through the signal lines of the serial synchronous 4-wire JTAG interface.

Недостатком прототипа является то, что в данной схеме отсутствует возможность оперативного перепрограммирования логического узла, а приведенная в статье схема с низкой производительностью ввиду того, что обработка сигналов JTAG полностью возложена на микроконтроллер.The disadvantage of the prototype is that in this circuit there is no possibility of operational reprogramming of the logical node, and the circuit shown in the article with low performance due to the fact that the processing of JTAG signals is completely entrusted to the microcontroller.

Задачей изобретения является создание мобильного переносного комплекса, позволяющего проводить диагностику, тестирование, программные испытания и настройку радиоэлектронных изделий.The objective of the invention is the creation of a mobile portable system that allows for the diagnosis, testing, software testing and tuning of electronic products.

Для решения поставленной задачи адаптер должен работать вместе с ПК и программатором, образуя переносной диагностический комплекс (ПДК). На ПК должно быть установлено программное обеспечение, которое позволяет проводить диагностику, тестирование, программные испытания и настройку РЭИ, а программатор должен применяться для перепрограммирования оперативно-перепрограммируемого логического узла адаптера.To solve this problem, the adapter should work together with a PC and programmer, forming a portable diagnostic complex (MPC). The software must be installed on the PC, which allows diagnostics, testing, software testing and tuning of the REI, and the programmer must be used to reprogram the operatively reprogrammable logical node of the adapter.

Разработанный ПДК включает в себя следующие элементы, представленные на фигуре:The developed MPC includes the following elements presented in the figure:

1 - Персональный компьютер;1 - Personal computer;

2 - Тестируемое изделие;2 - Test product;

3 - Программатор;3 - Programmer;

4 - Интерфейс USB;4 - USB interface;

5 - Приемопередатчик интерфейса USB;5 - USB transceiver;

6 - Схема формирования сигнала СБРОС;6 - RESET signal generation circuit;

7 – Оперативно-перепрограммируемый логический узел;7 - Operationally reprogrammable logical node;

8 - Микроконтроллер;8 - Microcontroller;

9 – ОЗУ;9 - RAM;

10 - Интерфейс JTAG;10 - JTAG interface;

11 - Вспомогательный интерфейс JTAG.11 - JTAG helper interface.

Элементы ПДК имеют следующие связи:MPC elements have the following relationships:

ПК (1), к которому по средствам USB кабеля (ИЮ-1) подключается адаптер через интерфейс USB (4), цепь питания (ЦП-1) которого поступает на приемопередатчик интерфейса USB (5), схему формирования режима СБРОС (6), оперативно-перепрограммируемый логический узел (ОПЛУ) (7), микроконтроллер (8), оперативное запоминающее устройство (ОЗУ) (9), интерфейс JTAG (10) и вспомогательный интерфейс JTAG (11). Информационная шина (ШД-1) интерфейса USB (4) связана с приемопередатчиком интерфейса USB (5). Общая шина данных 8 бит (ШД-2) адаптера подключается к приемо-передатчику интерфейса USB (5), микроконтроллеру (8), ОЗУ (9) и ОПЛУ (7), чем обеспечивает: связь (ШД-2.1) приемопередатчика интерфейса USB (5) с микроконтроллером (8), связь (ШД-2.2.) микроконтроллера (8) с ОЗУ (9), связь (ШД-2.3) микроконтроллера (8) с ОПЛУ (7). Микроконтроллер (8) имеет однонаправленную связь шиной управления (ШУ-5) с ОЗУ (9) и взаимно связан двумя шинами управления (ШУ-1 и ШУ-2) с приемопередатчиком интерфейса USB (5). ОПЛУ (7) и микроконтроллер (8) взаимно связаны между собой двумя шинами управления (ШУ-3 и ШУ-4) и двумя шинами данных (ШД-3 и ШД-4). Схема формирования режима СБРОС (6) связана с приемопередатчиком интерфейса USB (5) и микроконтроллером (8) через отдельные сигнальные независимые электрические цепи (ЭЦ-1 и ЭЦ-2), которые взаимно инвертированные-синфазные по отношению друг к другу. ОПЛУ (7) и микроконтроллер (8) имеют по одной однонаправленной шине адреса 8-бит (ША-1 и ША-2), вместе образующие одну шину адреса 8-бит, которая соединена с ОЗУ (9). Интерфейс JTAG (10) и вспомогательный интерфейс JTAG (11) подключены к ОПЛУ (7) через сигнальные линии последовательного синхронного 4-проводного интерфейса JTAG (ИД-1 и ИД-2). В интерфейс JTAG (10) с применением JTAG кабеля (ИД-3) подключается тестируемое изделие (2), а вспомогательный интерфейс JTAG (11) также имеет цепь питания (ЦП-2), которая совместно с JTAG кабелем (ИД-4) подключается в программатор (3). Программатор (3) шиной данных, в качестве которой применяется USB кабель (ИЮ-2), связан с ПК (1).PC (1), to which the adapter is connected via the USB cable (UI-1) via the USB interface (4), the power circuit (CPU-1) of which is supplied to the USB interface transceiver (5), the RESET mode generation circuit (6), online reprogrammable logic unit (OPLU) (7), microcontroller (8), random access memory (RAM) (9), JTAG interface (10) and auxiliary JTAG interface (11). The information bus (ШД-1) of the USB interface (4) is connected to the transceiver of the USB interface (5). A common data bus of 8 bits (SD-2) of the adapter is connected to the USB interface transceiver (5), microcontroller (8), RAM (9) and OPLU (7), which ensures: communication (SD-2.1) of the USB interface transceiver ( 5) with the microcontroller (8), communication (ШД-2.2.) Of the microcontroller (8) with RAM (9), communication (ШД-2.3) of the microcontroller (8) with OPLU (7). The microcontroller (8) has unidirectional communication with the control bus (ШУ-5) with RAM (9) and is mutually connected by two control buses (ШУ-1 and ШУ-2) with a USB interface transceiver (5). OPLU (7) and microcontroller (8) are interconnected by two control buses (ШУ-3 and ШУ-4) and two data buses (ШД-3 and ШД-4). The circuit for generating the RESET mode (6) is connected with the USB interface transceiver (5) and the microcontroller (8) through separate signal independent electric circuits (EC-1 and EC-2), which are mutually inverted-in-phase with respect to each other. OPLU (7) and the microcontroller (8) have one 8-bit unidirectional address bus (ША-1 and ША-2), together forming one 8-bit address bus, which is connected to RAM (9). The JTAG interface (10) and the auxiliary JTAG interface (11) are connected to the OPLU (7) via the signal lines of the serial synchronous 4-wire JTAG interface (ID-1 and ID-2). The tested product (2) is connected to the JTAG interface (10) using a JTAG cable (ID-3), and the auxiliary JTAG interface (11) also has a power circuit (CPU-2), which is connected together with a JTAG cable (ID-4) to the programmer (3). The programmer (3) with a data bus, which uses a USB cable (UI-2), is connected to a PC (1).

ПДК работает следующим образом:MPC works as follows:

К адаптеру через интерфейс USB (4) подключается ПК (1), а через интерфейс JTAG (10) - тестируемое изделие (2). Через ПК (1) осуществляется управление адаптером и его питание, в том числе перепрограммирование. В адаптере используется интерфейс USB-2.0 или USB-3.0, при этом нормальная работа адаптера возможна при разных версиях интерфейса USB у адаптера и ПК, наличие интерфейса USB-3.0 у ПК и адаптера повышает быстродействие последнего. Общая шина данных 8-бит (ШД-2) позволяет применять в адаптере микроконтроллер с ограниченным количеством портов 8-бит, так как, используя один порт 8-бит микроконтроллера (8), соединяет его сразу с тремя элементами адаптера. Информация с ПК (1, через интерфейс USB (4) поступает на приемопередатчик интерфейса USB (5), который преобразует цифровой последовательный информационный поток в параллельный цифровой двунаправленный поток и передает его на общую шину данных 8-бит (ШД-2), а сигнал, поступающий по шине управления ШУ-2, обеспечивает его прием микроконтроллером (8) через связь ШД-2.1. Микроконтроллер (8) через шину управления ШУ-1 сообщает о готовности принять (передать) информацию с (на) ПК (1), таким образом, приемопередатчик интерфейса USB (5) служит для организации приема и передачи информационного цифрового потока между ПК (1) и микроконтроллером (8), который является инициатором обмена. Также микроконтроллер (8) осуществляет работу с ОЗУ (9) в режимах «чтение» и «запись». Обмен данными между микроконтроллером (8) и ОЗУ (9) осуществляется через общую шину данных 8-бит (ШД-2) по средствам связи ШД-2.2. Для чтения и записи информации используется шина адреса (ША-2), шина управления (ШУ-5). Работа микроконтроллера (8) с ОЗУ (9) имеет ряд особенностей, связанных с тем, что ОЗУ (9) является 16-разрядным, а микроконтроллером (8) 8- разрядным. Если для работы достаточно 50% объема ОЗУ (9), то применяется только одна шина адреса (ША-1 или ША-2), которая выбирается микроконтроллером (8) автоматически на уровне микропрограммы, если для работы требуется более 50% объема ОЗУ (9), то микроконтроллер (8) работает совместно с ОПЛУ (7), в котором на программном уровне реализован адресный расширитель, который позволяет 8-разрядному микроконтроллеру (8) задействовать полный объем оперативной памяти 16-разрядного ОЗУ (9).A PC (1) is connected to the adapter via the USB interface (4), and the tested product (2) is connected via the JTAG interface (10). Through the PC (1), the adapter is controlled and powered, including reprogramming. The adapter uses the USB-2.0 or USB-3.0 interface, while the normal operation of the adapter is possible with different versions of the USB interface of the adapter and the PC, the presence of the USB-3.0 interface of the PC and the adapter increases the speed of the latter. The common 8-bit data bus (SHD-2) allows the use of a microcontroller with a limited number of 8-bit ports in the adapter, since, using one 8-bit port of the microcontroller (8), it connects it immediately to three adapter elements. The information from the PC (1, via the USB interface (4) is fed to the USB interface transceiver (5), which converts the digital serial data stream into a parallel digital bidirectional stream and transfers it to the 8-bit common data bus (ШД-2), and the signal received via the SHU-2 control bus, it is received by the microcontroller (8) via the ШД-2.1 communication. The microcontroller (8) through the ШУ-1 control bus reports about the readiness to receive (transmit) information from (to) the PC (1), so Thus, the USB transceiver (5) is used to organize reception and transmitting the digital information stream between the PC (1) and the microcontroller (8), which is the initiator of the exchange. Also, the microcontroller (8) works with RAM (9) in the read and write modes. Data exchange between the microcontroller (8) and RAM (9) is carried out via a common 8-bit data bus (ШД-2) via communication devices ШД-2.2. The address bus (ША-2), control bus (ШУ-5) are used to read and write information. ) with RAM (9) has a number of features related to the fact that RAM (9) is 16-bit, and the microcontroller (8) is 8-bit nym. If 50% of the RAM volume is sufficient for operation (9), then only one address bus (SHA-1 or SHA-2) is used, which is automatically selected by the microcontroller (8) at the firmware level if more than 50% of the RAM volume is required for operation (9) ), then the microcontroller (8) works in conjunction with the OPLU (7), in which an address expander is implemented at the software level, which allows the 8-bit microcontroller (8) to use the full amount of RAM 16-bit RAM (9).

Работа осуществляется следующим образом: микроконтроллер (8) отправляет на общую шину данных 8-бит (ШД-2), по связи ШД-2.3, биты информации [0…7], которые запоминаются ОПЛУ (7) на входе шины адреса (ША-1), после чего ОПЛУ задерживает любую поступающую по общей шине данных 8-бит (ШД-2) информацию, до поступления сигнала от микроконтроллера (8) по шине управления (ШУ-3). Далее микроконтроллер (8) отправляет на вход шины адреса (ША-2) биты информации [8…15], после чего ОЗУ (9) по команде, поступающей по шине управления (ШУ-5), принимает объединенный 16-битный сигнал от двух шин адреса (ША-1 и ША-2). Микроконтроллер (8) осуществляет работу с ОПЛУ (7), который является отдельной частью логики, реализованной с применением ПЛИС, и содержит дешифратор, мультиплексор и синхронный двунаправленный сдвиговый регистр, которые формируют циклограмму стандартов JTAG, чем обеспечивают обмен информацией между микроконтроллером (8) и тестируемым изделием (2). Использование ПЛИС позволяет повысить быстродействие, а также точность при работе с данными по интерфейсу JTAG (10) по средствам снижения вычислительной нагрузки на микроконтроллер (8) и увеличения доступного в нем объема свободной памяти. Интерфейс JTAG (10) связан с ОПЛУ (7), принимает обработанные микроконтроллером (8) и ОПЛУ (7) сигналы и передает их на подключенное к нему тестируемое изделие (2). Интерфейс JTAG (10) является активным и усиливает сигнал, поступающий на него с ОПЛУ (7), а также способен восстанавливать сигнал, принимаемый из тестируемого изделия (2). Для перепрограммирования ОПЛУ (7) применяется программатор (3), который подключается к ПК (1) и к вспомогательному интерфейсу JTAG (11). Через ПК (1) осуществляется управление программатором (3), а также его питание. Вспомогательный интерфейс JTAG (11) применяется только для перепрограммирования ОПЛУ (7) и помимо сигнальных линий последовательного синхронного 4-проводного интерфейса JTAG, предназначенных для подключения кабеля JTAG (ИД-4), содержит цепь питания (ЦП-2), которая применяется для запитывания входного буфера программатора (3). В адаптере также присутствует схема формирования сигнала СБРОС (6), которая дает возможность оператору ПК (1) выполнить принудительную перезагрузку микроконтроллера (8) и очистку данных FIFO приемопередатчика интерфейса USB (5).The work is carried out as follows: the microcontroller (8) sends 8-bits (ШД-2) to the common data bus, via ШД-2.3 communication, information bits [0 ... 7], which are stored by OPLU (7) at the address bus input (ША- 1), after which the OPLU delays any 8-bit (ShD-2) information received via the common data bus until a signal is received from the microcontroller (8) via the control bus (ShU-3). Next, the microcontroller (8) sends to the input of the address bus (SHA-2) bits of information [8 ... 15], after which the RAM (9) receives a combined 16-bit signal from two from the command received via the control bus (SHU-5) address bus (SHA-1 and SHA-2). The microcontroller (8) works with OPLU (7), which is a separate part of the logic implemented using FPGAs and contains a decoder, multiplexer, and a synchronous bi-directional shift register, which form the JTAG standard sequence diagram, which ensures the exchange of information between the microcontroller (8) and product under test (2). The use of FPGAs allows to increase the speed and accuracy when working with data via the JTAG interface (10) by means of reducing the computational load on the microcontroller (8) and increasing the amount of free memory available in it. The JTAG interface (10) is connected to the OPLU (7), receives the signals processed by the microcontroller (8) and the OPLU (7) and transmits them to the tested product (2) connected to it. The JTAG interface (10) is active and amplifies the signal supplied to it from the OPLU (7), and is also able to restore the signal received from the tested product (2). To reprogram OPLU (7), a programmer (3) is used, which is connected to a PC (1) and to the auxiliary JTAG interface (11). Through the PC (1), the programmer (3) is controlled, as well as its power. The auxiliary JTAG interface (11) is used only for reprogramming the OPLU (7) and, in addition to the signal lines of the serial synchronous 4-wire JTAG interface, designed to connect the JTAG cable (ID-4), contains a power circuit (CPU-2), which is used to power programmer input buffer (3). The adapter also has a RESET signal generation circuit (6), which allows the PC operator (1) to force reboot the microcontroller (8) and clear the FIFO data of the USB interface transceiver (5).

По существу изобретения представляет собой:The essence of the invention is:

Переносной диагностический комплекс, в котором к ПК (1) подключен адаптер через интерфейс USB (4), цепь питания (ЦП-1) которого подключается ко всем элементам адаптера, а информационная шина связана с приемопередатчиком интерфейса USB (5), который организует прием и передачу информационного цифрового потока между ПК (1) и микроконтроллером (8), который связан с оперативным запоминающем устройством (9) шиной управления (ШУ-5), а тестируемое изделие (2) подключено к адаптеру через интерфейс JTAG (10), который связан с логическим узлом, при этом в адаптере применен оперативно перепрограммируемый логический узел (7), который взаимно связан двумя шинами управления (ШУ-3 и ШУ-4) и двумя шинами данных (ШД-3 и ШД-4) с микроконтроллером (8) и вспомогательным интерфейсом JTAG (11), имеющим контакт цепи питания (ЦП-2), в который подключен программатор (3) связанный по цепи управления (ИЮ-2) с ПК (1), общая шина данных 8-бит (ШД-2) обеспечивает связь микроконтроллера (8) с ОЗУ (9), реализованным в ОПЛУ (7) адресным расширителем и приемопередатчиком интерфейса USB (5), с которым он также взаимно связан двумя шинами управления (ШУ-1 и ШУ-2), а с ОЗУ (9) - микроконтроллер (8) шиной адреса 16-бит, которая формируется из двух шин адреса 8-бит (ША 1 и ША-2), исходящих из микроконтроллера (8) и ОПЛУ (7), схема формирования режима СБРОС (6) связана с приемопередатчиком интерфейса USB (5) и микроконтроллером (8) через отдельные сигнальные независимые электрические цепи, которые взаимно инвертированные-синфазные по отношению друг к другу.A portable diagnostic complex, in which an adapter is connected to a PC (1) via a USB interface (4), a power circuit (CPU-1) of which is connected to all elements of the adapter, and an information bus is connected to a USB transceiver (5), which organizes the reception and transfer of information digital stream between a PC (1) and a microcontroller (8), which is connected to the random access memory (9) by the control bus (ШУ-5), and the test item (2) is connected to the adapter via the JTAG interface (10), which is connected with a logical node, while in the adapter with An operatively reprogrammable logic node (7), which is mutually connected by two control buses (ШУ-3 and ШУ-4) and two data buses (ШД-3 and ШД-4) with a microcontroller (8) and an auxiliary JTAG interface (11), having a power supply circuit (CPU-2) contact, into which a programmer (3) is connected, connected via a control circuit (ИУ-2) to a PC (1), an 8-bit common data bus (ШД-2) provides microcontroller (8) communication with RAM (9), implemented in OPLU (7) with an address expander and a USB transceiver (5), with which it is also mutually connected with two control buses (ШУ-1 and U-2), and with RAM (9) - a microcontroller (8) with a 16-bit address bus, which is formed from two 8-bit address buses (ША 1 and ША-2) coming from the microcontroller (8) and the OPLU (7 ), the circuit for generating the RESET mode (6) is connected to the USB interface transceiver (5) and the microcontroller (8) through separate signal independent electric circuits that are mutually inverted-in-phase with respect to each other.

Техническим результатом изобретения является расширение функциональных возможностей, снижение стоимости и его масса-габаритных характеристик при использовании микроконтроллера с ограниченным количеством портов.The technical result of the invention is the expansion of functionality, cost reduction and its mass-dimensional characteristics when using a microcontroller with a limited number of ports.

Переносной диагностический комплекс позволяет осуществлять следующие действия с тестируемым изделием:The portable diagnostic complex allows you to perform the following actions with the tested product:

1) начальную диагностику и настройку;1) initial diagnosis and configuration;

2) контроль электрических связей;2) control of electrical connections;

3) проверку печатных плат;3) verification of printed circuit boards;

4) программирование и считывание памяти;4) programming and reading memory;

5) комплексные стендовые работы и программные испытания;5) comprehensive bench work and software tests;

6) проверку качества и общей работоспособности цифровых логических микросхем, электронных блоков, узлов и электрических соединений (разъемных и неразъемных);6) checking the quality and overall performance of digital logic circuits, electronic components, components and electrical connections (detachable and integral);

7) проверять работоспособность сервисных программ аппаратуры;7) check the operability of the hardware service programs;

8) поддерживает технологию граничного сканирования;8) supports edge scanning technology;

9) вести работу в многогранном режиме.9) conduct work in a multifaceted mode.

При работе с тестируемым изделием диагностический комплекс может осуществлять мониторинг работы и отладку изделия, не нарушая его нормальной работы. При наличии у тестируемого изделия собственного микроконтроллера имеется возможность использовать его вычислительные ресурсы для проверки изделия.When working with the test product, the diagnostic complex can monitor the work and debug the product without disturbing its normal operation. If the tested product has its own microcontroller, it is possible to use its computing resources to verify the product.

Claims (1)

Переносной диагностический комплекс, в котором к ПК подключен адаптер через интерфейс USB, цепь питания которого подключается ко всем элементам адаптера, а информационная шина связана с приемопередатчиком интерфейса USB, который организует прием и передачу информационного цифрового потока между ПК и микроконтроллером, который связан с оперативным запоминающим устройством шиной управления, а тестируемое изделие подключено к адаптеру через интерфейс JTAG, который связан с логическим узлом, отличающийся тем, что в адаптере применен оперативно-перепрограммируемый логический узел, который взаимно связан двумя шинами управления и двумя шинами данных с микроконтроллером и вспомогательным интерфейсом JTAG, имеющим контакт цепи питания, в который подключен программатор, связанный по цепи управления с ПК, общая шина данных 8-бит обеспечивает связь микроконтроллера с ОЗУ, реализованным в ОПЛУ адресным расширителем и приемопередатчиком интерфейса USB, с которым он также взаимно связан двумя шинами управления, а с ОЗУ - микроконтроллер шиной адреса 16-бит, которая формируется из двух шин адреса 8-бит, исходящих из микроконтроллера и ОПЛУ, схема формирования режима СБРОС связана с приемопередатчиком интерфейса USB и микроконтроллером через отдельные сигнальные независимые электрические цепи, которые взаимно инвертированные-синфазные по отношению друг к другу.A portable diagnostic complex in which an adapter is connected to a PC via a USB interface, the power circuit of which is connected to all adapter elements, and the information bus is connected to a USB interface transceiver, which organizes the reception and transmission of information digital stream between a PC and a microcontroller, which is connected with random access memory control bus device, and the test product is connected to the adapter via the JTAG interface, which is connected to a logical node, characterized in that the adapter uses operative o-reprogrammable logic node, which is interconnected by two control buses and two data buses with a microcontroller and an auxiliary JTAG interface, which has a power circuit contact, into which a programmer connected via a control circuit with a PC is connected, an 8-bit common data bus provides the microcontroller with RAM, implemented in OPLU by an address expander and USB transceiver, with which it is also mutually connected by two control buses, and with RAM - by a microcontroller with a 16-bit address bus, which is formed from two buses 8-bit addresses coming from the microcontroller and OPLU, the RESET mode generation circuit is connected to the USB interface transceiver and the microcontroller through separate signal independent electric circuits that are mutually inverted-in-phase with respect to each other.

Images