RU2593415C1 - Method of manufacturing interconnections for semiconductor devices - Google Patents
Method of manufacturing interconnections for semiconductor devices Download PDFInfo
- Publication number
- RU2593415C1 RU2593415C1 RU2015128595/28A RU2015128595A RU2593415C1 RU 2593415 C1 RU2593415 C1 RU 2593415C1 RU 2015128595/28 A RU2015128595/28 A RU 2015128595/28A RU 2015128595 A RU2015128595 A RU 2015128595A RU 2593415 C1 RU2593415 C1 RU 2593415C1
- Authority
- RU
- Russia
- Prior art keywords
- forming
- nanometer
- recesses
- nanomaterial
- sized particles
- Prior art date
Links
Images
Abstract
Description
Областью применения изобретения является микро- и наноэлектроника, где используются изолированные диэлектриком проводники. В частности, изобретение может быть использовано для изготовления многоуровневой системы межсоединений кремниевой интегральной схемы (ИС), особенно в случае, если они эксплуатируются при высоких температурах.The scope of the invention is micro- and nanoelectronics, where insulated conductors are used. In particular, the invention can be used to manufacture a multi-level interconnect system of a silicon integrated circuit (IC), especially if they are operated at high temperatures.
Для создания многоуровневой системы межсоединений используются два основных подхода. Первый - это формирование сплошного слоя материала межсоединений, а далее его травление через маску, в результате чего образуются межсоединения 1-го уровня, формирование межуровневого диэлектрического слоя, заполняющего, в том числе, пространство между межсоединениями, формирование контактных колодцев и их заполнение проводящим материалом, в результате чего формируются межуровневые межсоединения и далее повторение операций для формирования следующего уровня межсоединений. Второй - это так называемая технология «damascene», которая включает формирование в диэлектрическом слое углублений, являющихся переходными колодцами и траншеями, осаждение диффузионно-барьерного слоя на поверхности диэлектрика, дне и боковых стенках углублений, заполнение углублений проводящим материалом, химико-механическую полировку для удаления проводящего материала с поверхности диэлектрика и планаризации рельефа, не затрагивая проводящего материала в углублениях [1, 2].Two basic approaches are used to create a multi-level interconnect system. The first is the formation of a continuous layer of interconnect material, and then etching through a mask, as a result of which level 1 interconnects are formed, the formation of an interlevel dielectric layer that fills, including the space between the interconnects, the formation of contact wells and their filling with conductive material, as a result, inter-level interconnects are formed and then the operations are repeated to form the next level of interconnects. The second is the so-called “damascene” technology, which includes the formation of recesses in the dielectric layer, which are transitional wells and trenches, the deposition of a diffusion-barrier layer on the surface of the dielectric, the bottom and side walls of the recesses, the filling of the recesses with conductive material, chemical and mechanical polishing to remove conductive material from the surface of the dielectric and planarization of the relief, without affecting the conductive material in the recesses [1, 2].
Уменьшение размеров элементов, обусловленное стремлением повысить быстродействие интегральных схем, приводит к уменьшению поперечного сечения межсоединений, увеличению их общей длины, повышению степени интеграции элементов и увеличению плотностей токов, протекающих через них. В настоящее время промышленностью освоены или осваиваются технологические нормы размеров 45, 32, 22, 16, 11 нм, таким образом, размеры сечения межсоединения на нижнем уровне относится к нанометровому диапазону. При этом в таких межсоединениях возникают плотности тока порядка 106-107 А/см2. Одновременно с этим на верхнем последнем уровне разводки размеры сечения межсоединений составляют единицы микрон.The decrease in the size of the elements, due to the desire to improve the performance of integrated circuits, leads to a decrease in the cross section of the interconnects, an increase in their total length, an increase in the degree of integration of the elements, and an increase in the current densities flowing through them. Currently, industry has mastered or mastered technological standards of
В свою очередь, повышение плотностей токов и возрастание степени интеграции элементов вызывает увеличение выделения количества тепла с единицы площади поверхности ИС. Это тепло должно эффективно отводиться от кристалла. В случае перегрева кристалла в локальной области может начаться процесс быстрой деградации свойств элементов разводки. Данная проблема усложняется тем, что при повышении температуры межсоединения повышается его удельное сопротивление и, как следствие, выделение тепла возрастает еще больше, что приводит к возникновению процесса электромиграции и деградации элементов разводки, вплоть до разрыва контакта.In turn, an increase in current densities and an increase in the degree of integration of elements causes an increase in the release of heat from a unit surface area of the IC. This heat must be effectively removed from the crystal. In the case of a crystal overheating in the local region, the process of rapid degradation of the properties of the wiring elements can begin. This problem is complicated by the fact that with an increase in the temperature of the interconnect, its resistivity increases and, as a result, the heat generation increases even more, which leads to the emergence of the process of electromigration and degradation of the wiring elements, up to the breaking of the contact.
Известны ИС, работающие при повышенных температурах [3], в которых все отмеченные проблемы усугубляются еще более с добавлением проблем увеличения удельного сопротивления из-за наличия у проводников положительного температурного коэффициента сопротивления и различия в температурных коэффициентах объемного (линейного) расширения.Known ICs operating at elevated temperatures [3], in which all the noted problems are compounded even more with the addition of problems of increasing resistivity due to the presence of a positive temperature coefficient of resistance and the difference in temperature coefficients of volumetric (linear) expansion.
Известно техническое решение проблемы, в котором способ изготовления межсоединений полупроводникового прибора, включает в себя формирование углублений в виде контактных колодцев в изоляторе, процесс осаждения каталитического материала на дно контактных колодцев, процесс роста углеродных нанотрубок или нанонитей только внутри контактного колодца [4]. Это очень слабо решает поставленную проблему, поскольку основную протяженность разводки (~1-2 км) в интегральной схеме составляют горизонтальные межсоединения, формируемые в углублениях в виде траншей.A technical solution to the problem is known in which the method of manufacturing the interconnects of the semiconductor device includes the formation of depressions in the form of contact wells in the insulator, the process of deposition of catalytic material on the bottom of the contact wells, the process of growing carbon nanotubes or nanowires only inside the contact well [4]. This very poorly solves the posed problem, since the main wiring length (~ 1-2 km) in the integrated circuit is made up of horizontal interconnects formed in recesses in the form of trenches.
Наиболее близким техническим решением проблемы является способ изготовления межсоединений полупроводникового прибора, включающий в себя формирование в изолирующем слое кремниевой структуры, в которой выполнены полупроводниковые приборы, углублений в виде контактных колодцев и траншей под будущие проводники-межсоединения, формирование частиц нанометрового размера, по меньшей мере, на дне указанных углублений, выращивание наноматериала на указанных частицах нанометрового размера, заполнение оставшегося пространства углублений проводящим материалом, формирование композитного материала из наноматериала и проводящего материала, планаризацию поверхности кремниевой структуры, оставляя нанесенные материалы только в углублениях [5].The closest technical solution to the problem is a method for manufacturing interconnects of a semiconductor device, which includes forming a silicon structure in the insulating layer, in which semiconductor devices are made, recesses in the form of contact wells and trenches for future conductors-interconnects, the formation of nanometer-sized particles, at least at the bottom of the indicated recesses, growing nanomaterial on the indicated particles of nanometer size, filling the remaining space of the recesses about leading material, the formation of a composite material from nanomaterial and conductive material, planarization of the surface of the silicon structure, leaving the deposited materials only in the recesses [5].
Особенностью данного способа является то, что каталитический материал, на котором имеет место рост наноструктуры, формируется в виде частиц нанометрового размера. Поэтому последующий рост наноструктуры происходит в виде, в частности, углеродных нанотрубок или нанопроволок. Преимущества данного способа состоят в том, что углеродные нанотрубки (УНТ) способны выдерживать плотность тока до 1012 А/см2, в то время как для медного межсоединения опасной является уже плотность тока 106 А/см2 [6, 7, 8]. Кроме того, УНТ имеют на порядок большую теплопроводность и вследствие этого обеспечивают более эффективный отвод тепла, также УНТ обладают так называемой баллистической проводимостью (их сопротивление не зависит от длины) и не нагреваются при пропускании через них электрического тока [6, 9].A feature of this method is that the catalytic material on which the nanostructure grows is formed in the form of nanometer-sized particles. Therefore, the subsequent growth of the nanostructure occurs in the form, in particular, of carbon nanotubes or nanowires. The advantages of this method are that carbon nanotubes (CNTs) can withstand a current density of up to 10 12 A / cm 2 , while a current density of 10 6 A / cm 2 is already dangerous for a copper interconnect [6, 7, 8] . In addition, CNTs have an order of magnitude greater thermal conductivity and, as a result, provide more efficient heat removal, and CNTs also have the so-called ballistic conductivity (their resistance does not depend on length) and do not heat up when an electric current is passed through them [6, 9].
Недостатком способа-прототипа является то, что для капсулирования межсоединения на дно и боковые стенки углублений сперва наносится диффузионно-барьерный слой, а потом поверх него формируется массив наночастиц катализатора. При этом другой недостаток способа-прототипа состоит в том, что формирование массива наночастиц катализатора, однородных по размеру на поверхности со сложным рельефом, - это технологически трудно реализуемая задача. Как известно, размер наночастиц определяется количеством конденсируемого на поверхность вещества: чем меньше количество конденсируемого вещества, тем меньше средний размер наночастиц в массиве. По этой причине из-за неизбежного различия скоростей осаждения на боковых стенках и на дне углублений размеры наночастиц на боковых стенках и на дне будут различаться. Следовательно, УНТ, выращенные на боковых стенках и на дне углублений, также будут различаться, что делает формируемый в конечном итоге композитный материал межсоединения неоднородным, что ведет к его деградации в процессе эксплуатации при высоких плотностях тока.The disadvantage of the prototype method is that to encapsulate the interconnect on the bottom and side walls of the recesses, a diffusion barrier layer is first applied, and then an array of catalyst nanoparticles is formed on top of it. Moreover, another disadvantage of the prototype method is that the formation of an array of catalyst nanoparticles, uniform in size on a surface with a complex relief, is a technologically difficult task. As you know, the size of nanoparticles is determined by the amount of substance condensed onto the surface: the smaller the amount of condensed substance, the smaller the average size of the nanoparticles in the array. For this reason, due to the inevitable difference in the deposition rates on the side walls and on the bottom of the recesses, the sizes of nanoparticles on the side walls and on the bottom will vary. Consequently, CNTs grown on the side walls and on the bottom of the recesses will also differ, which makes the composite material formed as a final result of the interconnect inhomogeneous, which leads to its degradation during operation at high current densities.
Задачей настоящего изобретения является упрощение технологии формирования межсоединений полупроводникового прибора, повышение стойкости к электромиграции при высоких плотностях тока и повышение термической стабильности межсоединений.The objective of the present invention is to simplify the technology for the formation of interconnects of a semiconductor device, increase resistance to electromigration at high current densities, and increase the thermal stability of interconnects.
Для достижения названного технического результата в способе изготовления межсоединений полупроводникового прибора, включающем формирование в изолирующем слое кремниевой структуры, в которой выполнены полупроводниковые приборы, углублений под будущие проводники-межсоединения, формирование частиц нанометрового размера, на дне и боковых стенках углублений, выращивание наноматериала на указанных частицах нанометрового размера, заполнение оставшегося пространства углублений проводящим материалом, формирование композитного материала из наноматериала и проводящего материала, планаризацию поверхности кремниевой структуры, оставляя нанесенные материалы только в углублениях, перед формированием частиц нанометрового размера производится нанесение на дно и стенки углублений слоя сплава, который содержит компонент для формирования частиц нанометрового размера, представляющий собой элемент или комбинацию элементов из I и/или VIII группы, и компонент для формирования диффузионно-барьерного слоя, представляющий собой переходный металл или комбинацию переходных металлов из IV-VI групп Периодической таблицы элементов, и термическое воздействие на него.To achieve the named technical result in a method for manufacturing interconnects of a semiconductor device, which includes forming a silicon structure in the insulating layer in which semiconductor devices are made, recesses for future conductors-interconnects, forming nanometer-sized particles at the bottom and side walls of the recesses, growing nanomaterial on these particles nanometer size, filling the remaining space of the recesses with conductive material, the formation of composite material and from nanomaterial and conductive material, the planarization of the surface of the silicon structure, leaving the deposited materials only in the recesses, before forming nanometer-sized particles, an alloy layer is applied to the bottom and walls of the recesses, which contains a component for forming nanometer-sized particles, which is an element or a combination of elements Group I and / or VIII, and a component for forming a diffusion-barrier layer, which is a transition metal or a combination of transition metals of IV-VI groups of the Periodic Table of the Elements, and thermal influence on it.
Таким образом, отличительным признаком изобретения является то, что перед формированием частиц нанометрового размера производится нанесение на дно и стенки углублений слоя сплава, который содержит компонент для формирования частиц нанометрового размера, представляющий собой элемент или комбинацию элементов из I и/или VIII группы, и компонент для формирования диффузионно-барьерного слоя, представляющий собой переходный металл или комбинацию переходных металлов из IV-VI групп Периодической таблицы элементов, и термическое воздействие на него.Thus, a hallmark of the invention is that before the formation of nanometer-sized particles, an alloy layer is deposited on the bottom and walls of the recesses, which contains a component for forming nanometer-sized particles, which is an element or a combination of elements from group I and / or VIII, and a component for the formation of a diffusion-barrier layer, which is a transition metal or a combination of transition metals from groups IV-VI of the Periodic Table of Elements, and the thermal effect on him.
Нанесение на дно и стенки углублений слоя сплава позволяет при термическом воздействии выдавить компонент для формирования частиц нанометрового размера на поверхность и сформировать эти частицы, в результате чего сплав обедняется этим компонентом и используется как диффузионно-барьерный слой. Кроме того, известно, что металлы I и VIII групп или их комбинация периодической системы являются катализаторами гетерогенного процесса роста наноструктур типа нанотрубки, нанопроволоки, наноремня и т.д. из газовой фазы, а переходные металлы из IV-VI групп Периодической таблицы и их сплавы обладают хорошими диффузионно-барьерными свойствами.The deposition of an alloy layer on the bottom and walls of the recesses makes it possible to squeeze out a component for the formation of nanometer-sized particles on the surface and form these particles during thermal treatment, as a result of which the alloy is depleted of this component and is used as a diffusion-barrier layer. In addition, it is known that metals of groups I and VIII or their combination of a periodic system are catalysts for a heterogeneous process of growth of nanostructures such as nanotubes, nanowires, nanoparticles, etc. from the gas phase, and transition metals from groups IV-VI of the Periodic Table and their alloys have good diffusion-barrier properties.
Такая совокупность отличительных признаков позволяет решить поставленные задачи и устранить недостатки способа-прототипа, упрощение технологии формирования межсоединений полупроводникового прибора, повышение стойкости к электромиграции при высоких плотностях тока и повышение термической стабильности межсоединений.This set of distinctive features allows us to solve the problems and eliminate the disadvantages of the prototype method, simplifying the technology of forming interconnects of a semiconductor device, increasing the resistance to electromigration at high current densities and increasing the thermal stability of interconnects.
Если межсоединения формируются на первом уровне, то указанный сплав может быть использован как для формирования частиц нанометрового размера и диффузионно-барьерный слоя, так и, одновременно, для формирования контактного слоя силицида, когда компонент сплава для формирования частиц нанометрового размера выдавливается на поверхность, формируя частицы нанометрового размера, а также на межфазную границу с кремнием, где он вступает с ним в реакцию, образуя еще и силицидный контактный слой, в результате чего сплав обедняется этим компонентом и используется как диффузионно-барьерный слой.If the interconnects are formed at the first level, then this alloy can be used both for the formation of nanometer-sized particles and a diffusion-barrier layer, and, simultaneously, for the formation of a contact layer of silicide, when the alloy component for the formation of nanometer-sized particles is extruded to the surface, forming particles nanometer-sized, as well as on the interface with silicon, where it reacts with it, forming a silicide contact layer, as a result of which the alloy is depleted of this component m and used as a diffusion-barrier layer.
Таким образом, отличительным признаком изобретения является то, что компонент сплава для формирования частиц нанометрового размера одновременно является компонентом для контактного слоя силицида и далее из указанного слоя сплава формируется силицидный контакт к активной области полупроводникового прибора и частицы нанометрового размера.Thus, the hallmark of the invention is that the alloy component for the formation of nanometer-sized particles is simultaneously a component for the silicide contact layer, and further, a silicide contact is formed from the said alloy layer to the active region of the semiconductor device and nanometer-sized particles.
Согласно термодинамическим оценкам соединения переходных металлов из IV-VI групп Периодической таблицы с другими элементами усиливают диффузионно-барьерные свойства благодаря снижению энергии системы.According to thermodynamic estimates, compounds of transition metals from groups IV-VI of the Periodic Table with other elements enhance diffusion-barrier properties due to a decrease in the energy of the system.
Таким образом, отличительным признаком изобретения является то, что слой сплава содержит дополнительный элемент или элементы, которые взаимодействуют с переходным металлом из IV-VI групп Периодической таблицы элементов.Thus, the hallmark of the invention is that the alloy layer contains an additional element or elements that interact with the transition metal from groups IV-VI of the Periodic Table of the Elements.
Среди различных соединений переходных металлов из IV-VI групп Периодической таблицы с дополнительным элементом или элементами эффективными диффузионно-барьерными свойствами обладают нитриды, карбиды, бориды.Among various transition metal compounds from groups IV-VI of the Periodic Table with an additional element or elements, nitrides, carbides, and borides possess effective diffusion-barrier properties.
Таким образом, отличительным признаком изобретения является то, что дополнительный элемент или элементы, которые взаимодействуют с переходным металлом из IV-VI групп Периодической таблицы, выбирают из группы азот, углерод, бор.Thus, the hallmark of the invention is that an additional element or elements that interact with the transition metal from groups IV-VI of the Periodic Table are selected from the group of nitrogen, carbon, boron.
Предпочтительно, чтобы наноматериал, выращиваемый на указанных частицах нанометрового размера, был в виде нанотрубок или нанопроволок, поскольку известно, что такого рода материалы обладают более высокими прочностными характеристиками.It is preferable that the nanomaterial grown on these nanometer-sized particles be in the form of nanotubes or nanowires, since it is known that such materials have higher strength characteristics.
Таким образом, отличительным признаком изобретения является то, что наноматериал, выращиваемый на указанных частицах нанометрового размера, может быть в виде нанотрубок или нанопроволок.Thus, a hallmark of the invention is that the nanomaterial grown on these nanometer-sized particles can be in the form of nanotubes or nanowires.
Желательно, чтобы наноматериал, выращиваемый на указанных частицах нанометрового размера, был в виде углеродных нанотрубок, поскольку данный материал обладает высокой теплопроводностью, высокой прочностью, низким температурным коэффициентом сопротивления.It is desirable that the nanomaterial grown on these nanometer-sized particles be in the form of carbon nanotubes, since this material has high thermal conductivity, high strength, low temperature coefficient of resistance.
Таким образом, отличительным признаком изобретения является то, что нанотрубки или нанопроволоки состоят из углерода.Thus, a hallmark of the invention is that nanotubes or nanowires are composed of carbon.
Целесообразно, чтобы основу проводящего материала, который заполняет пространство внутри наноматериала, составлял металл с низким удельным сопротивлением. Среди металлов наиболее низким удельным сопротивлением обладают Ag, Cu, Au, Al, Mo, W, Со, Ni, Fe.It is advisable that the base of the conductive material, which fills the space inside the nanomaterial, is a metal with a low resistivity. Among metals, Ag, Cu, Au, Al, Mo, W, Co, Ni, Fe have the lowest resistivity.
Таким образом, отличительным признаком изобретения является то, что основу проводящего материала составляет металл из группы Ag, Cu, Au, Al, Mo, W, Со, Ni, Fe.Thus, the hallmark of the invention is that the base of the conductive material is a metal from the group of Ag, Cu, Au, Al, Mo, W, Co, Ni, Fe.
На фиг. 1 приведены этапы предлагаемого способа изготовления межсоединений полупроводникового прибора.In FIG. 1 shows the steps of the proposed method for the manufacture of interconnects of a semiconductor device.
На фиг. 1, а представлен разрез структуры после формирования в твердом теле углублений 5 в изолирующем слое 3 до нижележащих межсоединений 2, изготовленных в изолирующем слое 1, и нанесения на поверхность твердого тела, дно и боковые стенки указанных углублений слоя сплава 4, содержащего компоненты для формирования частиц нанометрового размера и одновременно являющегося диффузионно-барьерным слоем.In FIG. 1a, a section through the structure is shown after the
На фиг. 1, б представлен разрез структуры после термического воздействия, в результате которого один из компонентов сплава выдавливается на поверхность, формируя частицы нанометрового размера 7, а оставшийся слой сплава становится диффузионно-барьерным слоем 6.In FIG. Figure 1b shows a section of the structure after thermal exposure, as a result of which one of the components of the alloy is extruded to the surface, forming particles of
На фиг. 1, в представлен разрез структуры после выращивания наноматериала 8 в виде углеродных нанотрубок на указанных частицах нанометрового размера.In FIG. 1c shows a section through the structure after growing
На фиг. 1, г представлен разрез структуры после заполнения оставшегося пространства углублений проводящим материалом 9.In FIG. 1, d shows a section of the structure after filling the remaining space of the recesses with
На фиг. 1, д представлен разрез структуры после формирования композитного материала из наноматериала и проводящего материала и планаризации поверхности кремниевой структуры, в результате чего формируются изолированные друг от друга межсоединения 10.In FIG. 1d shows a section through the structure after the formation of a composite material from nanomaterial and a conductive material and planarization of the surface of the silicon structure, as a result of which
На фиг. 2 приведены этапы предлагаемого способа изготовления межсоединений полупроводникового прибора с одновременным формированием контактного слоя к полупроводнику.In FIG. 2 shows the steps of the proposed method for the manufacture of interconnects of a semiconductor device with the simultaneous formation of a contact layer to the semiconductor.
На фиг. 2, а представлен разрез структуры после формирования в твердом теле углублений 5 в изолирующем слое 3 до активных областей прибора 12, изготовленных в полупроводнике 11, и нанесения на поверхность твердого тела, дно и боковые стенки указанных углублений слоя сплава 4, содержащего компоненты для формирования частиц нанометрового размера и одновременно являющегося диффузионно-барьерным слоем.In FIG. 2a shows a section through the structure after the formation of
На фиг. 2, б представлен разрез структуры после термического воздействия, в результате которого один из компонентов сплава выдавливается на поверхность, формируя частицы нанометрового размера 7 и одновременно диффундирует на межфазную границу и взаимодействует с полупроводниковым материалом активной области прибора, образуя контактный слой 13, а оставшийся слой сплава становится диффузионно-барьерным слоем 6.In FIG. Figure 2b shows a section of the structure after thermal exposure, as a result of which one of the alloy components is extruded onto the surface, forming particles of
На фиг. 2, в представлен разрез структуры после выращивания наноматериала 8 в виде углеродных нанотрубок на указанных частицах нанометрового размера.In FIG. 2c shows a section through the structure after growing
На фиг. 2, г представлен разрез структуры после заполнения оставшегося пространства углублений проводящим материалом 9.In FIG. 2d shows a section through the structure after filling the remaining space of the recesses with the
На фиг. 2, д представлен разрез структуры после формирования композитного материала из наноматериала и проводящего материала и планаризации поверхности кремниевой структуры, в результате чего формируются изолированные друг от друга межсоединения 10.In FIG. 2e shows a section through the structure after the formation of a composite material from nanomaterial and a conductive material and planarization of the surface of the silicon structure, as a result of which
Проведенные патентные исследования показали, что совокупность признаков предлагаемого изобретения является новой, что доказывает новизну способа изготовления межсоединений полупроводникового прибора. Кроме того, патентные исследования показали, что в литературе отсутствуют данные, оказывающие влияние отличительных признаков заявляемого изобретения на достижение технического результата, что подтверждает изобретательский уровень предлагаемого способа.Conducted patent studies have shown that the set of features of the invention is new, which proves the novelty of the method of manufacturing interconnects of a semiconductor device. In addition, patent studies have shown that there are no data in the literature that influence the distinguishing features of the claimed invention to achieve a technical result, which confirms the inventive step of the proposed method.
Пример 1. В изолирующем слое SiO2 кремниевой структуры, в которой выполнены полупроводниковые приборы, с помощью процессов фотолитографии и плазмохимического травления формировались углубления в виде контактных (переходных) колодцев глубиной до 3 мкм и шириной 0,5 мкм. Далее в этом же изолирующем слое с помощью процессов фотолитографии и плазмохимического травления формировались углубления в виде траншей под будущие проводники-межсоединения глубиной 1 мкм и шириной от 0,5 мкм. Затем на структуру наносили методом магнетронного распыления слой сплава Ni20Ti35N45 толщиной 10 нм. После этого в установке для роста углеродных нанотрубок последовательно производились термическое воздействие на структуру при температуре 500°С в течение 10 мин, в результате чего на поверхности образовались кластеры катализатора Ni, и процесс выращивания наноматериала в виде массива углеродных высотой до 4 мкм и диаметром трубок ~25 нм путем стимулированного плазмой химического осаждения из газовой фазы, содержащей ацетилен, при температуре подложки 450°С. Далее пустоты в наноматериале между трубками заполнялись медью методом электрохимического осаждения из электролита на основе CuCl2, и данная структура подвергалась термообработке при 650°С в течение 10 мин с целью формирования нанокомпозита углеродные нанотрубки - медь. В завершение выполнялась операция планаризации поверхности структуры, для чего методом химико-механической полировки с поверхности удалялись все слои до изолирующего слоя, оставляя, таким образом, сформированный композитный материал, углеродные нанотрубки - медь только в углублениях.Example 1. In the insulating layer of SiO 2 silicon structure in which semiconductor devices are made, depressions are formed in the form of contact (transition) wells with a depth of 3 μm and a width of 0.5 μm using photolithography and plasma-chemical etching processes. Further, in the same insulating layer, using the processes of photolithography and plasma-chemical etching, depressions were formed in the form of trenches for future conductors-interconnects with a depth of 1 μm and a width of 0.5 μm or more. Then, a 10 nm thick Ni 20 Ti 35 N 45 alloy layer was deposited onto the structure by magnetron sputtering. After that, the installation for the growth of carbon nanotubes successively produced thermal effects on the structure at a temperature of 500 ° C for 10 min, resulting in the formation of Ni catalyst clusters on the surface, and the process of growing nanomaterial in the form of a carbon array with a height of up to 4 μm and tube diameter 25 nm by plasma-assisted chemical vapor deposition containing acetylene at a substrate temperature of 450 ° C. Further, the voids in the nanomaterial between the tubes were filled with copper by electrochemical deposition from an electrolyte based on CuCl 2 , and this structure was subjected to heat treatment at 650 ° C for 10 min in order to form a carbon nanotube - copper nanocomposite. At the end, the planarization of the surface of the structure was performed, for which all layers to the insulating layer were removed from the surface by chemical-mechanical polishing, thus leaving the formed composite material, carbon nanotubes - copper only in the recesses.
Пример 2. В изолирующем слое SiO2 кремниевой структуры, в которой выполнены полупроводниковые приборы, с помощью процессов фотолитографии и плазмохимического травления формировались углубления в виде контактных (переходных) колодцев глубиной до 3 мкм и шириной 0,5 мкм. Далее в этом же изолирующем слое с помощью процессов фотолитографии и плазмохимического травления формировались углубления в виде траншей под будущие проводники-межсоединения глубиной 1 мкм и шириной от 0,5 мкм. Затем на структуру наносили методом магнетронного распыления слой сплава Ni20Ti35N45 толщиной 25 нм. После этого в установке для роста углеродных нанотрубок последовательно производились термическое воздействие на структуру при температуре 500°С в течение 10 мин, в результате чего на поверхности образовались кластеры катализатора Ni, а на границе сплав-кремний образовался контактный слой силицида NiSi толщиной 30 нм, и процесс выращивания наноматериала в виде массива углеродных высотой до 4 мкм и диаметром трубок ~25 нм путем стимулированного плазмой химического осаждения из газовой фазы, содержащей ацетилен, при температуре подложки 450°С. Далее пустоты в наноматериале между трубками заполнялись медью методом электрохимического осаждения из электролита на основе CuCl2 и данная структура подвергалась термообработке при 650°С в течение 10 мин с целью формирования нанокомпозита углеродные нанотрубки - медь. В завершении выполнялась операция планаризации поверхности структуры, для чего методом химико-механической полировки с поверхности удалялись все слои до изолирующего слоя, оставляя, таким образом, сформированный композитный материал, углеродные нанотрубки - медь только в углублениях.Example 2. In the insulating layer of SiO 2 silicon structure in which semiconductor devices are made, depressions were formed in the form of contact (transition) wells with a depth of 3 μm and a width of 0.5 μm using photolithography and plasma chemical etching processes. Further, in the same insulating layer, using the processes of photolithography and plasma-chemical etching, depressions were formed in the form of trenches for future conductors-interconnects with a depth of 1 μm and a width of 0.5 μm or more. Then, a layer of a Ni 20 Ti 35 N 45 alloy with a thickness of 25 nm was deposited on the structure by magnetron sputtering. After that, in the installation for the growth of carbon nanotubes, the structure was sequentially subjected to thermal action at a temperature of 500 ° C for 10 min, as a result of which Ni catalyst clusters formed on the surface, and a 30 nm thick NiSi silicide contact layer was formed at the silicon-silicon interface, and the process of growing nanomaterial in the form of a carbon array up to 4 μm high and a tube diameter of ~ 25 nm by plasma-assisted chemical vapor deposition containing acetylene at a substrate temperature of 450 ° C. Further nanomaterial voids in between the tubes are filled with copper by electrochemical deposition from an electrolyte based on CuCl 2, and this structure was subjected to heat treatment at 650 ° C for 10 min to form a carbon nanotube nanocomposite - copper. At the end, the planarization of the surface of the structure was performed, for which all the layers to the insulating layer were removed from the surface by chemical-mechanical polishing, thus leaving the formed composite material, carbon nanotubes - copper only in the recesses.
Таким образом, настоящее изобретение позволяет устранить недостатки способа-прототипа, обеспечивая упрощение технологии формирования межсоединений полупроводникового прибора, повышение стойкости к электромиграции при высоких плотностях тока и повышение термической стабильности межсоединений.Thus, the present invention eliminates the disadvantages of the prototype method, providing a simplification of the technology for the formation of interconnects of a semiconductor device, increasing resistance to electromigration at high current densities and increasing thermal stability of interconnects.
Источники информацииInformation sources
1. Helneder Н., Korner Н., Mitchell A., Schwerd М., Seidel U. Comparison of copper damascene and aluminum RIE metallization in BICMOS technology // Microelectronic Engineering, v. 55, 2001, p. 257-268.1. Helneder N., Korner N., Mitchell A., Schwerd M., Seidel U. Comparison of copper damascene and aluminum RIE metallization in BICMOS technology // Microelectronic Engineering, v. 55, 2001, p. 257-268.
2. Steinlesberger G., Engelhardt M., Schindler G., Kretz J., Steinhogl W., Bertagnolly E. Processing technology for the investigation of sub-50 nm copper damascene interconnects // Solid-State Electronics, v. 47, 2003, p. 1237-1241.2. Steinlesberger G., Engelhardt M., Schindler G., Kretz J., Steinhogl W., Bertagnolly E. Processing technology for the investigation of sub-50 nm copper damascene interconnects // Solid-State Electronics, v. 47, 2003, p. 1237-1241.
3. Grella K., Dreiner S., Vogt H., Paschen U. Reliability of CMOS on silicon-on-insulator for use at 250°C // IEEE Transactions on Device and Materials Reliability, v. 14, No. 1, 2014, p. 21-29.3. Grella K., Dreiner S., Vogt H., Paschen U. Reliability of CMOS on silicon-on-insulator for use at 250 ° C // IEEE Transactions on Device and Materials Reliability, v. 14, No. 1, 2014, p. 21-29.
4. Патент США №20090272565 A14. US Patent No. 20090272565 A1
5. Патент США №20090181535 - прототип.5. US patent No. 20090181535 - prototype.
6. П.Н. Дьячков. Углеродные нанотрубки: строение, свойства, применения. - М.: Бином, 2006. - 293 с.6. P.N. Dyachkov. Carbon nanotubes: structure, properties, applications. - M .: Binom, 2006 .-- 293 p.
7. Э.Г. Раков. Нанотрубки и фуллерены. - М.: Университетская книга, Логос, 2006. - 376 с.7. E.G. Crayfish. Nanotubes and fullerenes. - M.: University Book, Logos, 2006. - 376 p.
8. Gromov D.G., Gavrilov S.A., Redichev A.N., Mochalov A.I., Ammosov R.M. Degradation of thin copper conductors due to low temperature melting // in Micro-and Nanoelectronics 2005, edited by K.A. Valiev, A.A. Orlicovsky, Proceedings of SPIE, Vol. 6260 (SPIE, Bellingham, WA, 2006) p. 62600 H1-62600H8.8. Gromov D.G., Gavrilov S.A., Redichev A.N., Mochalov A.I., Ammosov R.M. Degradation of thin copper conductors due to low temperature melting // in Micro-and Nanoelectronics 2005, edited by K.A. Valiev, A.A. Orlicovsky, Proceedings of SPIE, Vol. 6260 (SPIE, Bellingham, WA, 2006) p. 62600 H1-62600H8.
9. Frank S., Poncharal P., Wang Z. L., de Heer W. A. Carbon nanotube quantum resistors. Science, 1998, v. 280, p. 1744-1746.9. Frank S., Poncharal P., Wang Z. L., de Heer W. A. Carbon nanotube quantum resistors. Science, 1998, v. 280, p. 1744-1746.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2015128595/28A RU2593415C1 (en) | 2015-07-15 | 2015-07-15 | Method of manufacturing interconnections for semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2015128595/28A RU2593415C1 (en) | 2015-07-15 | 2015-07-15 | Method of manufacturing interconnections for semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2593415C1 true RU2593415C1 (en) | 2016-08-10 |
Family
ID=56612827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2015128595/28A RU2593415C1 (en) | 2015-07-15 | 2015-07-15 | Method of manufacturing interconnections for semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2593415C1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050215049A1 (en) * | 2004-03-26 | 2005-09-29 | Masahiro Horibe | Semiconductor device and method of manufacturing the same |
| US20090181535A1 (en) * | 2002-11-29 | 2009-07-16 | Nec Corporation | Method of manufacturing a semiconductor device |
| US20090272565A1 (en) * | 2006-09-04 | 2009-11-05 | Laurent Gosset | Control of carbon nanostructure growth in an interconnect structure |
| US7659624B2 (en) * | 2006-04-25 | 2010-02-09 | Samsung Electronics Co,., Ltd. | Semiconductor device having a nanoscale conductive structure |
| RU2421847C1 (en) * | 2010-03-16 | 2011-06-20 | Государственное образовательное учреждение высшего профессионального образования Московский государственный институт электронной техники (технический университет) (МИЭТ) | Method of making interconnections for semiconductor device |
-
2015
- 2015-07-15 RU RU2015128595/28A patent/RU2593415C1/en active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090181535A1 (en) * | 2002-11-29 | 2009-07-16 | Nec Corporation | Method of manufacturing a semiconductor device |
| US20050215049A1 (en) * | 2004-03-26 | 2005-09-29 | Masahiro Horibe | Semiconductor device and method of manufacturing the same |
| US7659624B2 (en) * | 2006-04-25 | 2010-02-09 | Samsung Electronics Co,., Ltd. | Semiconductor device having a nanoscale conductive structure |
| US20090272565A1 (en) * | 2006-09-04 | 2009-11-05 | Laurent Gosset | Control of carbon nanostructure growth in an interconnect structure |
| RU2421847C1 (en) * | 2010-03-16 | 2011-06-20 | Государственное образовательное учреждение высшего профессионального образования Московский государственный институт электронной техники (технический университет) (МИЭТ) | Method of making interconnections for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9082821B2 (en) | Method for forming copper interconnection structures | |
| US9318439B2 (en) | Interconnect structure and manufacturing method thereof | |
| TWI564241B (en) | Beol interconnect with carbon nanotubes | |
| US9484302B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US8710672B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5009511B2 (en) | Electrical connection structure, manufacturing method thereof, and semiconductor integrated circuit device | |
| JP4208668B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7413971B2 (en) | Method of producing a layered arrangement and layered arrangement | |
| Jiang et al. | CMOS-compatible doped-multilayer-graphene interconnects for next-generation VLSI | |
| TW200933743A (en) | Interconnect structure and method of making same | |
| TWI474973B (en) | Selective nanotube growth inside vias using an ion beam | |
| JP5701920B2 (en) | Semiconductor device and manufacturing method thereof | |
| RU2421847C1 (en) | Method of making interconnections for semiconductor device | |
| TWI524421B (en) | Semiconductor integrated circuit and fabricating method for the same | |
| Srivastava et al. | Overview of carbon nanotube interconnects | |
| US8461037B2 (en) | Method for fabricating interconnections with carbon nanotubes | |
| RU2593415C1 (en) | Method of manufacturing interconnections for semiconductor devices | |
| RU2593416C1 (en) | Method of manufacturing interconnections for semiconductor devices | |
| US20160056256A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4735314B2 (en) | Semiconductor device and manufacturing method thereof | |
| Li et al. | Low-cost micrometer-scale silicon vias (SVs) fabrication by metal-assisted chemical etching (MaCE) and carbon nanotubes (CNTs) filling | |
| TW200816372A (en) | Interconnection structure and manufacturing method thereof | |
| US20240014071A1 (en) | Cmos-compatible graphene structures, interconnects and fabrication methods | |
| JP2010263227A (en) | Method for manufacturing electrical connection structure | |
| US20150028484A1 (en) | Random local metal cap layer formation for improved integrated circuit reliability |