RU2577192C1 - Incoherent demodulator of binary digital signal with a soft iterative decoding of data - Google Patents

Incoherent demodulator of binary digital signal with a soft iterative decoding of data Download PDF

Info

Publication number
RU2577192C1
RU2577192C1 RU2015104486/08A RU2015104486A RU2577192C1 RU 2577192 C1 RU2577192 C1 RU 2577192C1 RU 2015104486/08 A RU2015104486/08 A RU 2015104486/08A RU 2015104486 A RU2015104486 A RU 2015104486A RU 2577192 C1 RU2577192 C1 RU 2577192C1
Authority
RU
Russia
Prior art keywords
input
output
digital signal
inputs
decoding
Prior art date
Application number
RU2015104486/08A
Other languages
Russian (ru)
Inventor
Анатолий Владимирович Зеленевский
Владимир Владимирович Зеленевский
Евгений Валерьевич Шмырин
Original Assignee
Межрегиональное общественное учреждение "Институт инженерной физики"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Межрегиональное общественное учреждение "Институт инженерной физики" filed Critical Межрегиональное общественное учреждение "Институт инженерной физики"
Priority to RU2015104486/08A priority Critical patent/RU2577192C1/en
Application granted granted Critical
Publication of RU2577192C1 publication Critical patent/RU2577192C1/en

Links

Images

Landscapes

  • Error Detection And Correction (AREA)

Abstract

FIELD: information technology.
SUBSTANCE: invention relates to the filed of encoding and programmable decoding technology and can be used in receivers for optimum decoding of received code combination. Non-coherent demodulator of binary digital signal with soft iterative decoding of data comprises a phase detector with an output low frequency filter, a logarithmic relationship likelihood function, series-connected Ely element, frequency meter and resolver, sampling device and series-connected clock pulse generator, bidirectional counter, digital-analogue converter and comparator unit.
EFFECT: achieved technical result is faster operation with ensuring the highest reliability of its operation to a value close to maximum possible limit by Claude Shannon.
1 cl, 2 dwg

Description

Изобретение относится к области техники кодирования, программируемого декодирования или преобразования кода для обнаружения ошибок и их исправления и может быть использовано в приемных устройствах фазоманипулированных сигналов для оптимального декодирования принятой кодовой комбинации.The invention relates to the field of coding, programmable decoding or code conversion for detecting errors and correcting them and can be used in receivers of phase-shifted signals for optimal decoding of the received code combination.

Из уровня техники известно устройство для определения логарифмического отношения правдоподобия с предварительным кодированием, содержащее радиоканал, на приемной стороне которого установлен радиоприемник, выход которого подключен к входу приемника данных через процессор принимаемых данных [Патент RU 2304352, МПК H04L 1/00, H04L 27/26, Н03М 13/45, 2002]. С помощью процессора принимаемых данных в известном устройстве уменьшается негативный эффект размножения ошибок при использовании турбокодов и сверточных кодов в качестве средств предварительного кодирования.The prior art device for determining the logarithmic likelihood ratio with precoding, containing a radio channel, on the receiving side of which there is a radio receiver, the output of which is connected to the input of the data receiver through the received data processor [Patent RU 2304352, IPC H04L 1/00, H04L 27/26 , H03M 13/45, 2002]. Using the processor of the received data in a known device, the negative effect of error propagation is reduced when using turbo codes and convolutional codes as means of precoding.

Недостаток известного устройство для определения логарифмического отношения правдоподобия состоит в том, что для его реализации требуется сложное оборудование и необходимо большое время для принятия «мягкого» решения по результату декодирования. Кроме того, применяемые турбокод и сверточный код в качестве средства предварительного кодирования способны выявить ошибку декодирования только при воздействии в радиоканале идеализированной случайной помехи в виде «белого» шума, которая имеет нулевое математическое ожидание и отсутствие какой-либо корреляции между всплесками ее проявления.A disadvantage of the known device for determining the logarithmic likelihood ratio is that its implementation requires sophisticated equipment and it takes a long time to make a “soft” decision on the decoding result. In addition, the used turbo code and convolutional code as a means of precoding can detect a decoding error only when an idealized random noise in the form of “white” noise is exposed to the radio channel, which has zero mathematical expectation and the absence of any correlation between bursts of its manifestation.

Наиболее близким к предлагаемому известным техническим решением в качестве прототипа является декодирующее устройство, содержащее фазовый детектор с выходным фильтром низкой частоты [Галкин В.А. Цифровая мобильная радиосвязь. Учебное пособие для вузов // М.: Горячая линия. - Телеком. - 2007. - С. 107, рис. 3.21. - 432 с.] и вычислитель логарифмических отношений функций правдоподобия (процессор принимаемых данных) с «мягким» входным и «мягким» выходным решениями [Скляр Б. Цифровая связь. Теоретические основы и практическое применение. 2-е изд., испр. Пер. с англ. М.: Издательский дом «Вильямс», 2007. - С. 502-519, рис. 8.21. - 1104 с.], с помощью которого реализуются дискретные апостериорные значения логарифмического отношения функций правдоподобия, что обеспечивает снижение вероятности появления битовой ошибки как функции отношения энергии элементарного (битового) символа к мощности шума (Eb/N0) при увеличении количества итераций.Closest to the proposed known technical solution as a prototype is a decoding device containing a phase detector with an output low-pass filter [V. Galkin Digital mobile radio. Textbook for high schools // M .: Hot line. - Telecom. - 2007.- S. 107, Fig. 3.21. - 432 p.] And a calculator of the logarithmic relations of the likelihood functions (received data processor) with “soft” input and “soft” output solutions [Sklyar B. Digital communication. Theoretical foundations and practical application. 2nd ed., Rev. Per. from English M.: Williams Publishing House, 2007. - S. 502-519, Fig. 8.21. - 1104 s.], With which discrete posterior values of the logarithmic ratio of likelihood functions are realized, which reduces the likelihood of a bit error as a function of the ratio of the energy of an elementary (bit) symbol to the noise power (E b / N 0 ) with an increase in the number of iterations.

Недостаток прототипа заключается в том, что для вынесения «мягкого» решения о результате итеративного (турбо) декодирования принятой кодовой комбинации принимаются «жесткие» решения, а именно: «1» или «0» на входе декодера, что не отвечает в полной мере критерию энергетической эффективности сигнально-кодовой конструкции бинарного цифрового сигнала. Низкая энергетическая эффективность сигнально-кодовой конструкции бинарного цифрового сигнала снижает дальность радиосвязи для обеспечения заданной необходимой достоверности принятого сообщения. Другой недостаток прототипа состоит в том, что большое количество итераций определяет требуемую точность работы демодулятора бинарного цифрового сигнала с одновременным увеличением времени демодуляции.The disadvantage of the prototype is that to make a “soft” decision on the result of iterative (turbo) decoding of the adopted code combination, “hard” decisions are made, namely: “1” or “0” at the decoder input, which does not fully meet the criterion energy efficiency of the signal-code construction of a binary digital signal. The low energy efficiency of the signal-code construction of a binary digital signal reduces the range of radio communications to provide a given required reliability of the received message. Another disadvantage of the prototype is that a large number of iterations determines the required accuracy of the demodulator of the binary digital signal with a simultaneous increase in the demodulation time.

Технической задачей изобретения является повышение энергетической эффективности сигнально-кодовой конструкции передаваемого бинарного цифрового сигнала с одновременным уменьшением времени демодуляции.An object of the invention is to increase the energy efficiency of the signal-code structure of the transmitted binary digital signal while reducing the demodulation time.

Технический результат изобретения состоит в том, что повышаются быстродействие некогерентного демодулятора бинарного цифрового сигнала с мягким итеративным декодированием данных с обеспечением наивысшей достоверности его работы до значения, близкого к предельно возможной границе (пределу) Клода Шеннона.The technical result of the invention is that the performance of an incoherent demodulator of a binary digital signal with soft iterative decoding of data is increased to ensure the highest reliability of its operation to a value close to the maximum possible limit (limit) of Claude Shannon.

Сущность изобретения состоит в том, что, кроме известных и общих существенных отличительных признаков, а именно: фазового детектора бинарного цифрового сигнала с выходным фильтром низкой частоты и вычислителя логарифмического отношения функций правдоподобия, предлагаемый некогерентный демодулятор бинарного цифрового сигнала с мягким итеративным декодированием данных содержит последовательно соединенные элемент ИЛИ на два входа, частотомер и решающий блок на два входа, дискретизатор и последовательно соединенные генератор тактовых импульсов, реверсивный счетчик, цифроаналоговый преобразователь и блок сравнения на два входа и два выхода, второй вход которого подключен к выходу дискретизатора, один вход которого связан с выходом генератора тактовых импульсов и с вторым входом решающего блока, другой вход дискретизатора подсоединен к выходу фильтра низкой частоты, один выход блока сравнения подключен к прямому счетному входу реверсивного счетчика, а другой выход блока сравнения связан с инверсным счетным входом реверсивного счетчика, выходы реверсивного счетчика подключены к входам вычислителя логарифмического отношения функций правдоподобия, управляющий вход которого подключен к выходу решающего блока, выходы блока сравнения подсоединены к входам элемента ИЛИ.The essence of the invention lies in the fact that, in addition to the well-known and general significant distinguishing features, namely: a phase detector of a binary digital signal with an output low-pass filter and a calculator of the logarithmic likelihood functions, the proposed incoherent demodulator of a binary digital signal with soft iterative data decoding contains series-connected two-input OR element, a frequency meter and a two-input decision block, a sampler and a series-connected oscillator pulses, a reversible counter, a digital-to-analog converter and a comparison block for two inputs and two outputs, the second input of which is connected to the output of the sampler, one input of which is connected to the output of the clock generator and the second input of the deciding unit, the other input of the sampler is connected to the output of the low-pass filter , one output of the comparison unit is connected to the direct counter input of the reversible counter, and the other output of the comparison unit is connected to the inverse counter input of the reverse counter, the outputs of the reverse counter connected to the inputs of the calculator of the logarithmic relationship of the likelihood functions, the control input of which is connected to the output of the decisive unit, the outputs of the comparison unit are connected to the inputs of the OR element.

Новизна изобретения заключается в том, что предлагаемый некогерентный демодулятор бинарного цифрового сигнала с мягким итеративным декодированием данных содержит последовательно соединенные элемент ИЛИ на два входа, частотомер и решающий блок на два входа, дискретизатор и последовательно соединенные генератор тактовых импульсов, реверсивный счетчик, цифроаналоговый преобразователь и блок сравнения на два входа и два выхода, второй вход которого подключен к выходу дискретизатора, один вход которого связан с выходом генератора тактовых импульсов и с вторым входом решающего блока, другой вход дискретизатора подсоединен к выходу фильтра низкой частоты, один выход блока сравнения подключен к прямому счетному входу реверсивного счетчика, а другой выход блока сравнения связан с инверсным счетным входом реверсивного счетчика, выходы реверсивного счетчика подключены к информационным входам вычислителя логарифмического отношения функций правдоподобия, управляющий вход которого подключен к выходу решающего блока, выходы блока сравнения подсоединены к входам элемента ИЛИ, что обеспечивает повышение быстродействия демодулятора с мягким итеративным декодированием данных с обеспечением наивысшей достоверности декодирования до значения, близкого к предельно возможной границе Клода Шеннона.The novelty of the invention lies in the fact that the proposed incoherent demodulator of a binary digital signal with soft iterative data decoding contains a series-connected OR element for two inputs, a frequency meter and a decisive block for two inputs, a sampler and a series-connected clock generator, a reversible counter, a digital-to-analog converter and a block comparisons to two inputs and two outputs, the second input of which is connected to the output of the sampler, one input of which is connected to the output of the clock generator pulses and with the second input of the deciding unit, the other input of the sampler is connected to the output of the low-pass filter, one output of the comparison unit is connected to the direct counting input of the reversing counter, and the other output of the comparing unit is connected to the inverse counting input of the reversing counter, the outputs of the reversing counter are connected to the information the inputs of the calculator of the logarithmic relationship of likelihood functions, the control input of which is connected to the output of the decisive unit, the outputs of the comparison unit are connected to the inputs of the element And LI, which provides increased performance demodulator with soft iterative decoding of data with the highest decoding accuracy to a value close to the maximum possible Claude Shannon boundary.

Схема предлагаемого некогерентного демодулятора бинарного цифрового сигнала с мягким итеративным декодированием данных приведена на фиг. 1, семейство графических зависимостей вероятностей безошибочного приема элементарного дискретного символа принимаемого бинарного цифрового сигнала от соотношения мощностей элементарного (битового) символа бинарного цифрового сигнала и помехи изображено на фиг. 2. The scheme of the proposed incoherent demodulator of a binary digital signal with soft iterative decoding of data is shown in FIG. 1, a family of graphical dependences of the probabilities of error-free reception of an elementary discrete symbol of a received binary digital signal on the ratio of powers of an elementary (bit) symbol of a binary digital signal and interference is shown in FIG. 2.

На фиг. 1 обозначено:In FIG. 1 is indicated:

1 - генератор тактовых импульсов;1 - clock generator;

2 - реверсивный счетчик;2 - reverse counter;

3 - цифроаналоговый преобразователь;3 - digital-to-analog converter;

4 - блок сравнения на два входа и два выхода с возможностью оценки результата сравнения амплитуд;4 - a comparison unit for two inputs and two outputs with the possibility of evaluating the result of the comparison of amplitudes;

5 - дискретизатор;5 - discretizer;

6 - вычислитель логарифмического отношения функций правдоподобия (процессор);6 - calculator of the logarithmic relationship of the likelihood functions (processor);

7 - фазовый детектор;7 - phase detector;

8 - линия задержки на интервал времени, равный длительности радиоимпульса фазоманипулированного сигнала;8 is a delay line for a time interval equal to the duration of the radio pulse of the phase-shifted signal;

9 - фильтр низкой частоты;9 - low-pass filter;

10 - элемент ИЛИ на два входа;10 - OR element for two inputs;

11 - частотомер;11 - frequency counter;

12 - решающий блок на два входа.12 - a critical unit for two inputs.

В исходном положении (статика) выход генератора тактовых импульсов 1 подключен через последовательно соединенные реверсивный счетчик 2 и цифроаналоговый преобразователь 3 к одному входу блока сравнения 4, другой вход которого подключен к выходу дискретизатора 6. Выходы реверсивного счетчика 2 соединены с входами вычислителя логарифмического отношения функций правдоподобия 6. Один выход блока сравнения 4 подключен к прямому счетному входу реверсивного счетчика 2, а другой выход блока сравнения 4 связан с инверсным счетным входом реверсивного счетчика 2. Тактовый вход дискретизатора 5 подсоединен к выходу генератора тактовых импульсов 1. Вход предлагаемого некогерентного демодулятора бинарного цифрового сигнала с мягким итеративным декодированием данных подключен к одному входу фазового детектора 7 непосредственно, а к другому входу фазового детектора 7 подсоединена входная цепь предлагаемого устройства через линию задержки 8. Выход фазового детектора 7 связан через фильтр низкой частоты 9 с информационным входом дискретизатора 5. Выходы вычислителя логарифмического отношения функций правдоподобия 6 являются выходом предлагаемого некогерентного демодулятора бинарного цифрового сигнала с мягким итеративным декодированием данных. Выходы блока сравнения 4 подключены через элемент ИЛИ 10 и частотомер 11 к одному входу решающего блока 12, другой вход которого связан с выходом генератора тактовых импульсов 1. Выход решающего блока 12 подключен к управляющему входу вычислителя логарифмического отношения функций правдоподобия 6.In the initial position (static), the output of the clock generator 1 is connected through a series-connected reverse counter 2 and the digital-to-analog converter 3 to one input of the comparison unit 4, the other input of which is connected to the output of the sampler 6. The outputs of the reverse counter 2 are connected to the inputs of the calculator of the logarithmic likelihood functions 6. One output of the comparison unit 4 is connected to the direct counter input of the reversible counter 2, and the other output of the comparison unit 4 is connected to the inverse counter input of the reverse counter 2. The clock input of the sampler 5 is connected to the output of the clock 1. The input of the proposed incoherent demodulator of a binary digital signal with soft iterative data decoding is connected directly to one input of the phase detector 7, and the input circuit of the proposed device is connected to the other input of the phase detector 7 through delay line 8. The output of the phase detector 7 is connected through a low-pass filter 9 with the information input of the sampler 5. The outputs of the calculator logarithmic rel 6 sheniya likelihood functions are proposed non-coherent demodulator output a binary digital signal with the soft iterative decoding data. The outputs of the comparison unit 4 are connected through an OR element 10 and a frequency meter 11 to one input of the decision block 12, the other input of which is connected to the output of the clock 1. The output of the decision block 12 is connected to the control input of the logarithmic ratio likelihood function calculator 6.

Предлагаемый некогерентный демодулятор бинарного цифрового сигнала с мягким итеративным декодированием данных работает следующим образом.The proposed incoherent demodulator of a binary digital signal with soft iterative decoding of data works as follows.

Входной бинарный, например фазоманипулированный, цифровой сигнал поступает на один вход фазового детектора 7 непосредственно, на другой вход этого фазового детектора 7 принимаемый бинарный цифровой сигнал направляется через линию задержки 8. Время задержки линии задержки 8 равно временному интервалу t0 передачи одного элементарного (бинарного) символа цифрового сигнала, что обеспечивает его некогерентный прием. Генератор тактовых импульсов 1 вырабатывает тактовые импульсы с периодом следования tТ, удовлетворяющим неравенству вида:An input binary, for example, phase-shifted, digital signal is directly transmitted to one input of the phase detector 7, and the received binary digital signal is sent to the other input of this phase detector 7 through the delay line 8. The delay time of the delay line 8 is equal to the time interval t 0 of transmission of one elementary (binary) symbol of a digital signal, which ensures its incoherent reception. The clock generator 1 generates clock pulses with a repetition period t T satisfying an inequality of the form:

Figure 00000001
Figure 00000001

Реверсивный счетчик 2 накапливает поступающие на его счетный вход тактовые импульсы, если амплитуды выходного дискретного сигнала дискретизатора 5 U5 превышают амплитуды выходного сигнала цифроаналогового преобразователя 3 U3 в каждом такте работы генератора тактовых импульсов 1, то есть при каждой итерации. Сравнение упомянутых амплитуд сигналов U5 и U3 происходит на входах блока сравнения 4. При выполнении условияThe reversible counter 2 accumulates the clock pulses arriving at its counter input, if the amplitudes of the output discrete signal of the 5 U 5 sampler exceed the amplitudes of the output signal of the digital to analog converter 3 U 3 in each clock cycle 1, i.e., at each iteration. The comparison of the mentioned amplitudes of the signals U 5 and U 3 occurs at the inputs of the comparison unit 4. When the condition

Figure 00000002
Figure 00000002

с одного из двух выходов блока сравнения 4 поступает управляющий импульс на прямой вход (+1) реверсивного счетчика 2 для увеличения его накопленного значения импульсов.from one of the two outputs of the comparison unit 4, a control pulse is supplied to the direct input (+1) of the reverse counter 2 to increase its accumulated pulse value.

Если условие (2) не выполняется, а имеет место неравенство видаIf condition (2) is not satisfied, but an inequality of the form

Figure 00000003
Figure 00000003

то с другого выхода блока сравнения 4 поступает управляющий импульс на инверсный вход (-1) реверсивного счетчика 2 для уменьшения его накопленного значения счетных импульсов. Одновременно с выходов блока сравнения управляющие импульсы поступают через элемент ИЛИ 10 на вход частотомера 11, с помощью которого определяется частота, то есть длительность итерации в единицу времени. Выходной сигнал частотомера 11 сравнивается с выходным сигналом генератора тактовых импульсов 1 по частоте (по периоду следования) с помощью решающего блока 12. Если сравниваемые частоты близки между собой, то выходной сигнал решающего блока 12 «Стоп» направляется на управляющий вход вычислителя логарифмического отношения функций правдоподобия 6 для его остановки. До поступления управляющего сигнала «Стоп» выходные импульсные сигналы реверсивного счетчика 2 направлялись на информационные входы вычислителя логарифмического отношения функций правдоподобия 6, с помощью которых обеспечивается наивысшая достоверность декодирования бинарного цифрового сигнала, что проиллюстрировано на фиг. 2. Из фиг. 2 следует, что наивысшая достоверность декодирования бинарного цифрового сигнала приближается до значения, близкого к предельно возможной границе (пределу) Клода Шеннона. В прототипе требовалось чрезмерно большое значение итераций и, соответственно, времени демодуляции. В предлагаемом устройстве за счет автоматического отслеживания времени итерации с периодом следования тактовых импульсов обеспечивается максимальное быстродействие некогерентного демодулятора бинарного цифрового сигнала с мягким итеративным декодированием данных.then from another output of the comparison unit 4, a control pulse is supplied to the inverse input (-1) of the reverse counter 2 to reduce its accumulated value of the counting pulses. Simultaneously, from the outputs of the comparison unit, control pulses are transmitted through the OR element 10 to the input of the frequency counter 11, with the help of which the frequency is determined, that is, the iteration duration per unit time. The output signal of the frequency meter 11 is compared with the output signal of the clock generator 1 in frequency (along the repetition period) using the decision block 12. If the compared frequencies are close to each other, then the output signal of the decision block 12 “Stop” is sent to the control input of the calculator of the logarithmic likelihood function 6 to stop him. Before the “Stop” control signal was received, the output pulse signals of the reverse counter 2 were sent to the information inputs of the logarithmic ratio calculator of the likelihood functions 6, with the help of which the highest reliability of decoding the binary digital signal is provided, which is illustrated in FIG. 2. From FIG. 2 it follows that the highest reliability of decoding a binary digital signal approaches a value close to the maximum possible boundary (limit) of Claude Shannon. The prototype required an excessively large value of iterations and, accordingly, demodulation time. In the proposed device, due to the automatic tracking of the iteration time with the repetition period of the clock pulses, the maximum performance of the incoherent demodulator of the binary digital signal with soft iterative data decoding is ensured.

Промышленная осуществимость изобретения обосновывается тем, что в нем использованы известные в аналоге и прототипе узлы и элементы по своему прямому функциональному назначению. В организации-заявителе изготовлена модель заявленного некогерентного демодулятора бинарного цифрового сигнала с «мягким» итеративным декодированием данных в 2015 г.The industrial feasibility of the invention is justified by the fact that it uses the nodes and elements known in the analogue and prototype for their intended purpose. The applicant organization made a model of the claimed incoherent demodulator of a binary digital signal with soft iterative data decoding in 2015.

Положительный эффект от использования изобретения состоит в том, что повышается быстродействие некогерентного демодулятора бинарного цифрового сигнала с обеспечением максимальной достоверности декодирования бинарного цифрового сигнала до значения, близкого к предельно возможной границе (пределу) Клода Шеннона.A positive effect of the use of the invention is that the performance of an incoherent demodulator of a binary digital signal is increased with the maximum reliability of decoding a binary digital signal to a value close to the maximum possible Claude Shannon boundary (limit).

Claims (1)

Некогерентный демодулятор бинарного цифрового сигнала с мягким итеративным декодированием данных, содержащий фазовый детектор с выходным фильтром низкой частоты и вычислитель логарифмического отношения функций правдоподобия, отличающийся тем, что содержит последовательно соединенные элемент ИЛИ на два входа, частотомер и решающий блок на два входа, дискретизатор и последовательно соединенные генератор тактовых импульсов, реверсивный счетчик, цифроаналоговый преобразователь и блок сравнения на два входа и два выхода, второй вход которого подключен к выходу дискретизатора, один вход которого связан с выходом генератора тактовых импульсов и с вторым входом решающего блока, другой вход дискретизатора подсоединен к выходу фильтра низкой частоты, один выход блока сравнения подключен к прямому счетному входу реверсивного счетчика, а другой выход блока сравнения связан с инверсным счетным входом реверсивного счетчика, выходы реверсивного счетчика подключены к информационным входам вычислителя логарифмического отношения функций правдоподобия, управляющий вход которого подключен к выходу решающего блока, выходы блока сравнения подсоединены к входам элемента ИЛИ. An incoherent demodulator of a binary digital signal with soft iterative data decoding, comprising a phase detector with an output low-pass filter and a logarithmic likelihood ratio calculator, characterized in that it contains a series-connected OR element for two inputs, a frequency meter and a decision unit for two inputs, a sampling device and a series connected clock generator, reversible counter, digital-to-analog converter and comparison unit for two inputs and two outputs, the second input to one connected to the output of the sampler, one input of which is connected to the output of the clock generator and the second input of the deciding unit, the other input of the sampler is connected to the output of the low-pass filter, one output of the comparison unit is connected to the direct counting input of the reverse counter, and the other output of the comparison unit is connected with an inverse counting input of the reversible counter, the outputs of the reversing counter are connected to the information inputs of the logarithmic likelihood ratio calculator, the control input of which oh connected to the output of the decisive unit, the outputs of the comparison unit are connected to the inputs of the OR element.
RU2015104486/08A 2015-02-11 2015-02-11 Incoherent demodulator of binary digital signal with a soft iterative decoding of data RU2577192C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2015104486/08A RU2577192C1 (en) 2015-02-11 2015-02-11 Incoherent demodulator of binary digital signal with a soft iterative decoding of data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015104486/08A RU2577192C1 (en) 2015-02-11 2015-02-11 Incoherent demodulator of binary digital signal with a soft iterative decoding of data

Publications (1)

Publication Number Publication Date
RU2577192C1 true RU2577192C1 (en) 2016-03-10

Family

ID=55654436

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015104486/08A RU2577192C1 (en) 2015-02-11 2015-02-11 Incoherent demodulator of binary digital signal with a soft iterative decoding of data

Country Status (1)

Country Link
RU (1) RU2577192C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2766429C1 (en) * 2021-04-22 2022-03-15 федеральное государственное бюджетное образовательное учреждение высшего образования "Национальный исследовательский университет "МЭИ" (ФГБОУ ВО "НИУ "МЭИ") Digital non-coherent amplitude-phase-shift keying signal demodulator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260975A (en) * 1989-10-23 1993-11-09 Nippon Telegraph And Telephone Corporation Digital demodulator
RU2304352C2 (en) * 2001-11-29 2007-08-10 Квэлкомм Инкорпорейтед Mode and an arrangement for definition of logarithmical likelihood ratio with preliminary coding
RU2308165C1 (en) * 2005-12-27 2007-10-10 Общество с ограниченной ответственностью "Научно-производственное предприятие "Цифровые решения" Device for non-coherent demodulation of frequency-manipulated signals with continuous phase

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260975A (en) * 1989-10-23 1993-11-09 Nippon Telegraph And Telephone Corporation Digital demodulator
RU2304352C2 (en) * 2001-11-29 2007-08-10 Квэлкомм Инкорпорейтед Mode and an arrangement for definition of logarithmical likelihood ratio with preliminary coding
RU2308165C1 (en) * 2005-12-27 2007-10-10 Общество с ограниченной ответственностью "Научно-производственное предприятие "Цифровые решения" Device for non-coherent demodulation of frequency-manipulated signals with continuous phase

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2766429C1 (en) * 2021-04-22 2022-03-15 федеральное государственное бюджетное образовательное учреждение высшего образования "Национальный исследовательский университет "МЭИ" (ФГБОУ ВО "НИУ "МЭИ") Digital non-coherent amplitude-phase-shift keying signal demodulator
RU2766429C9 (en) * 2021-04-22 2022-04-18 федеральное государственное бюджетное образовательное учреждение высшего образования "Национальный исследовательский университет "МЭИ" (ФГБОУ ВО "НИУ "МЭИ") Digital non-coherent amplitude-phase-shift keying signal demodulator

Similar Documents

Publication Publication Date Title
EP2823583B1 (en) Poisson-based communication systems and methods
ES2282323T3 (en) METHOD FOR ESTIMATING ERROR RATES IN RECEPTORS USING ITERATIVE DECODING.
Boiko et al. Improvements encoding energy benefit in protected telecommunication data transmission channels
RU2577192C1 (en) Incoherent demodulator of binary digital signal with a soft iterative decoding of data
RU2573243C2 (en) Method and device for measuring current signal-to-noise ratio when decoding ldpc codes (versions)
RU2628427C2 (en) Digital signals demodulator with quadrature amplitude manipulation
Chauvat et al. Efficient LDPC-coded CCSK links for robust high data rates GNSS
CN116707707A (en) Combined polarization detection decoding method and related equipment
Nam et al. LDPC codes with BDPSK and differential detection over flat Rayleigh fading channels
Sadkhan et al. A Proposed Implementation of Raptor Code using a Microcontroller
Shukhratovich New method of increasing the efficiency of signal reception based on high-precision iterative decoding algorithms
RU2633183C1 (en) Digital coherent demodulator of signals with binary phase manipulation
Kreshchuk et al. Statistical demodulators for frequency shift keying with fast frequency hopping
Zhai et al. Stochastic resonance in parallel concatenated turbo code decoding
Bas et al. Energy and delay analysis of binary BCH codes for machine-to-machine networks with small data transmissions
Huang et al. Energy-efficient communication in the presence of synchronization errors
US20180123616A1 (en) Decoding method for convolutional code decoding device in communication system and associated determination module
Han et al. K-user nonbinary parallel concatenated code for Gaussian multiple-access channel
Das et al. Pulse shape modulation-generation and detection strategies (encoding each symbol to be transmitted across a communication channel through a unique pulse shape)
Zbaid et al. Design and Implementation of Convolutional Encoder and Viterbi Decoder Using FPGA.
RU107613U1 (en) DISCRETE SIGNAL RECEIVER
RU2259638C1 (en) Adaptive code frame synchronization device
Yuvaraju et al. A Proficient Design and Analysis of Sequence Generator Using Trellis Code
Zaitsev et al. Adaptive method for assessing information reliability under uncertainty for 5G and IoT systems
RU2304841C2 (en) Decoding device for noise-immune variable-length concatenated code

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20180212