RU2430464C2 - Scaler with frequency-phase comparator circuit - Google Patents
Scaler with frequency-phase comparator circuit Download PDFInfo
- Publication number
- RU2430464C2 RU2430464C2 RU2008149469/08A RU2008149469A RU2430464C2 RU 2430464 C2 RU2430464 C2 RU 2430464C2 RU 2008149469/08 A RU2008149469/08 A RU 2008149469/08A RU 2008149469 A RU2008149469 A RU 2008149469A RU 2430464 C2 RU2430464 C2 RU 2430464C2
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- outputs
- input
- counter
- bus
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
Изобретение относится к импульсной технике и может быть использовано в информационно-телеметрических системах.The invention relates to a pulse technique and can be used in information and telemetry systems.
Известно пересчетное устройство, содержащее счетчик повторений, коммутатор, блоки сумматоров, управляющий ключ, регистр сдвига, сумматор декодера, мажоритарный элемент, счетчик ошибок, схему сравнения (см. авторское свидетельство СССР №729849, опубл. 25.04.1980 г.).A recounting device is known that contains a repetition counter, a switch, adder blocks, a control key, a shift register, a decoder adder, a majority element, an error counter, and a comparison circuit (see USSR author's certificate No. 729849, published on 04.25.1980).
Недостатком известного устройства является его низкое быстродействие.A disadvantage of the known device is its low speed.
Наиболее близким по технической сущности к заявляемому изобретению относится пересчетное устройство, содержащее счетчики, блоки сравнения, элементы, исключающие ИЛИ и элементы ИЛИ, блок контроля с элементами НЕ, формирователь и триггер (см. авторское свидетельство СССР №1424694, кл. Н03K 21/40, опубл. 20.08.1995 г.).The closest in technical essence to the claimed invention relates to a recounting device containing counters, comparison units, elements that exclude OR and OR elements, a control unit with NOT elements, a shaper and a trigger (see USSR author's certificate No. 1424694, class H03K 21/40 , published on 08.20.1995).
Недостатком данного устройства является недостаточная помехоустойчивость приема данных.The disadvantage of this device is the lack of noise immunity of data reception.
Пересчетное устройство с частотно-фазовой схемой сравнения содержит счетчики 1-3, блоки 4 и 5 сравнения, блок 12 контроля, формирователь 13 и триггер 14. В устройство введены: пороговые блоки 8 и 9, ключи 6 и 10 и блоки памяти 7 и 11. Пересчетное устройство с частотно-фазовой схемой сравнения обеспечивает автоматическое устранение одиночного сбоя в течение времени, которое не зависит от номера сбившего счетчика и обеспечивает индикацию группового сбоя, при которой данные со счетчиков могут быть не приняты внешним устройством.A recounting device with a frequency-phase comparison circuit contains counters 1-3, comparison blocks 4 and 5, a control unit 12, a shaper 13 and a trigger 14. The device includes: threshold blocks 8 and 9, keys 6 and 10, and memory blocks 7 and 11 A recalculation device with a frequency-phase comparison circuit ensures the automatic elimination of a single failure during a time that does not depend on the number of the meter that has knocked down and provides an indication of a group failure, in which data from the meters may not be received by an external device.
Изобретение относится к импульсной технике, а именно к счетчикам с повышенными требованиями надежной работы, может быть использовано в информационно-измерительных системах.The invention relates to a pulse technique, namely to meters with increased requirements for reliable operation, can be used in information-measuring systems.
Технический результат - увеличение быстродействия коррекции и исключения выдачи недостоверной информации, с целью повышения помехоустойчивости приема данных.The technical result is an increase in the speed of correction and the exclusion of the issuance of false information in order to increase the noise immunity of data reception.
Указанный технический результат достигается за счет введения новых конструктивных признаков, в устройство дополнительно введены, в каждую схему сравнения, пороговый блок, ключ и блок памяти, выход которого соединен с информационным входом ключа, управляющий вход которого соединен с выходом отказа порогового блока, выход которого соединен с блоком контроля, выход блока сравнения соединен с входом порогового блока, выход ключа соединен с входом блока сравнения.The specified technical result is achieved by introducing new design features, a threshold block, a key and a memory block, the output of which is connected to the information input of the key, the control input of which is connected to the failure output of the threshold block, the output of which is connected, are additionally introduced into the device into each comparison circuit with the control unit, the output of the comparison unit is connected to the input of the threshold unit, the output of the key is connected to the input of the comparison unit.
На чертеже приведена структурная схема пересчетного устройства с частотно-фазовой схемой сравнения.The drawing shows a structural diagram of a recalculation device with a frequency-phase comparison circuit.
Пересчетное устройство с частотно-фазовой схемой сравнения содержит первый, второй и третий счетчики 1, 2, 3, блок 4 сравнения, блок 5 сравнения, пороговые блоки 8 и 9, ключи 6 и 10 и блоки памяти 7 и 11, блок 12 контроля, формирователь 13, триггер 14, входную шину 15, шину сброса 16, первый, второй и третий выходы 18, 19, 20 блока 12 контроля, выходную шину 17.The recounting device with a frequency-phase comparison circuit includes a first, second and third counters 1, 2, 3, a comparison unit 4, a comparison unit 5, threshold blocks 8 and 9, keys 6 and 10 and memory blocks 7 and 11, a control unit 12, driver 13, trigger 14, input bus 15, reset bus 16, first, second and third outputs 18, 19, 20 of control unit 12, output bus 17.
Первый вход блока 4 сравнения соединен с выходом счетчика 1 и с информационным входом счетчика 2, выход которого соединен со вторым входом блока 4 сравнения и с первым входом блока 5 сравнения, второй вход которого соединен с выходом счетчика 3 и с информационным входом счетчика 1, входная шина 15 соединена со счетными входами счетчиков 1-3, входы сброса которых соединены с шиной 16 сброса, вход установки нуля и информационный вход триггера 14 соединены соответственно с выходной шиной 17, шиной 16 сброса и выходом формирователя 13, выходы блоков 4, 5 сравнения соединены соответственно с входами пороговых блоков 8 и 9, первые выходы которых соединены с входами блока 12 контроля, выходы 18, 19, 20 которого соединены соответственно с входами управления загрузкой счетчиков 1, 2, 3, информационный вход счетчика 3 соединен с выходом счетчика 2, выходы 19, 20 блока 12 соединены соответственно с входом формирователя 13 и с тактовым входом триггера 14, вторые выходы пороговых блоков 8 и 9 соединены с управляющими входами ключей 6 и 10, которые соединены со схемами сравнения 4 и 5, эталонные сигналы из блоков памяти 7 и 11 поступают через ключи 6 и 10 на входы схем сравнения 4 и 5.The first input of the comparison unit 4 is connected to the output of the counter 1 and to the information input of the counter 2, the output of which is connected to the second input of the comparison unit 4 and to the first input of the comparison unit 5, the second input of which is connected to the output of the counter 3 and the information input of the counter 1, the input the bus 15 is connected to the counting inputs of the counters 1-3, the reset inputs of which are connected to the reset bus 16, the zero setting input and the information input of the trigger 14 are connected respectively to the output bus 17, the reset bus 16 and the output of the former 13, the outputs of blocks 4, 5 inputs are connected respectively to the inputs of the threshold blocks 8 and 9, the first outputs of which are connected to the inputs of the control unit 12, the outputs 18, 19, 20 of which are connected respectively to the inputs for controlling the load of the counters 1, 2, 3, the information input of the counter 3 is connected to the output of the counter 2 , outputs 19, 20 of block 12 are connected respectively to the input of the shaper 13 and to the clock input of the trigger 14, the second outputs of the threshold blocks 8 and 9 are connected to the control inputs of the keys 6 and 10, which are connected to the comparison circuits 4 and 5, the reference signals from the memory blocks 7 and 11 enter through the keys 6 and 10 to the inputs of the comparison circuits 4 and 5.
Устройство работает следующим образом. По шине 16 «сброс» счетчики 1, 2, 3 и триггер 14 устанавливаются в нулевое состояние, после чего счетчики 1,2, 3 начинают процесс подсчета импульсов, поступающих на шину 15. При нормальной работе счетчиков на выходах блоков 4 и 5 - нулевые сигналы, так как на обоих входах каждого из этих блоков одинаковые сигналы. Соответственно, на обоих входах блока 12 - нулевые сигналы (для случая, если сигнал проходит пороговый блок, то есть является полезным), а на выходах 18, 19, 20 - «единицы». При поступлении числа из блока памяти 7 на схему сравнения 4 результирующий сигнал следует на пороговый блок 8, где устанавливается некоторое значение порога, исходя из необходимой величины помехоустойчивости. В случае повышения этого порога появляется сигнал на входе блока 12 контроля, при этом ключ 6 открыт, через который записываются новые меры соответствия в блок памяти 7. Если же порог не превышен, то ключ 6 открываться не будет, и процесс поиска необходимого сигнала будет повторен. Работа блоков 5, 9, 10, 11 аналогична. Если произойдет сбой, например, счетчика 1, то его код не будет совпадать с кодом счетчика 2, и на входах блока 4 сигналы не совпадают, и на его выходе появится сигнал «единица». На входах блока 12, таким образом, будет комбинация «10» и на выходе 18 появится нулевой сигнал, который поступит на вход управления загрузкой счетчика 1. В результате, правильный код счетчика 3 запишется в счетчик 1, во всех счетчиках 1, 2, 3 будут одинаковые коды и блок 12 возвращается в исходное, нормальное состояние, когда на его выходах 18, 19, 20 будут «единицы». Таким образом, на выходе 18 сформируется импульс, длительность которого определяется временем записи в счетчик и задержкой блоков 4, 5 и 12.The device operates as follows. On the bus 16 "reset" counters 1, 2, 3 and trigger 14 are set to zero, after which the counters 1,2, 3 begin the process of counting pulses received on the bus 15. During normal operation of the counters at the outputs of blocks 4 and 5 - zero signals, since at both inputs of each of these blocks the same signals. Accordingly, at both inputs of block 12 there are zero signals (for the case if the signal passes through the threshold block, that is, it is useful), and at outputs 18, 19, 20 - “units”. Upon receipt of the number from the memory unit 7 to the comparison circuit 4, the resulting signal should go to the threshold unit 8, where a certain threshold value is set based on the necessary noise immunity. If this threshold is increased, a signal appears at the input of the control unit 12, while the key 6 is open, through which new compliance measures are written to the memory unit 7. If the threshold is not exceeded, then the key 6 will not be opened, and the process of searching for the necessary signal will be repeated . The operation of blocks 5, 9, 10, 11 is similar. If a malfunction occurs, for example, of counter 1, then its code will not coincide with the code of counter 2, and the signals at the inputs of block 4 do not match, and a “one” signal will appear at its output. Thus, at the inputs of block 12, there will be a combination of “10” and at output 18 a zero signal will appear that will go to the input of the counter 1 load control. As a result, the correct counter code 3 will be written to counter 1, in all counters 1, 2, 3 there will be the same codes and block 12 will return to its original, normal state when there will be “units” at its outputs 18, 19, 20. Thus, a pulse is generated at the output 18, the duration of which is determined by the time of writing to the counter and the delay of blocks 4, 5, and 12.
Если собьется счетчик 2, то на входах блока 12 будет комбинация «11». Отрицательный импульс сформируется на выходе 19, по которому в счетчик 2 запишется правильный код счетчика 1.If counter 2 is knocked down, then at the inputs of block 12 there will be a combination of “11”. A negative pulse is generated at output 19, by which the correct counter code 1 is written to counter 2.
Таким образом, в устройстве происходит автоматическое устранение сбоя любого из счетчиков, и устройство работоспособно при поступлении неограниченного количества сбоев при условии, что одновременно не сбиваются сразу два или три счетчика.Thus, the device automatically eliminates the failure of any of the counters, and the device is operable upon receipt of an unlimited number of failures, provided that at the same time two or three counters do not go off at once.
Если в предлагаемом устройстве произойдет одновременно сбой двух или трех счетчиков, то есть во всех трех счетчиках разные коды, то сначала на входах блока 12 будет комбинация «11» и на выходе 19 сформируется импульс, по которому в счетчик 2 запишется код счетчика 1. Поскольку коды счетчиков 1, 2 одинаковы, то на выходе блока 8 установится «ноль», на выходе блока 9 сохранится «единица», поскольку коды счетчиков 2, 3 неодинаковы. Вследствие этого по окончанию импульса на выходе 19 сформируется отрицательный импульс на выходе 20. Импульс с выхода 19 запускает формирователь 13, который формирует положительный импульс, длительностью примерно в два раза превышающий длительность импульса блока 12 контроля во время действия импульса на тактовом входе триггера 14, на его информационном входе будет «единица», на шину 17 поступит сигнал «неисправность». Если информационные входы счетчика 2 подключить к выходам счетчика 3 (а не счетчика 1), тактовый вход триггера 14 подключить к выходу 20 блока 12, то функциональные возможности устройства сохранятся.If two or three counters fail at the same time in the proposed device, that is, all three counters have different codes, then first there will be a combination of “11” at the inputs of block 12 and a pulse will be generated at output 19, by which the code of counter 1 will be written to counter 2. Since the codes of the counters 1, 2 are the same, then “zero” is set at the output of block 8, the “one” is saved at the output of block 9, because the codes of the counters 2, 3 are not the same. As a result of this, at the end of the pulse, a negative pulse is generated at the output 20. The pulse from the output 19 starts the driver 13, which generates a positive pulse that is approximately two times longer than the pulse duration of the control unit 12 during the action of the pulse at the clock input of the trigger 14, by its information input will be "one", the signal "malfunction" will be received on bus 17. If the information inputs of the counter 2 are connected to the outputs of the counter 3 (and not counter 1), the clock input of the trigger 14 is connected to the output 20 of block 12, then the functionality of the device will be preserved.
Таким образом, предполагаемое пересчетное устройство с частотно-фазовой схемой сравнения обеспечивает автоматическое устранение одиночного сбоя в течение времени, которое не зависит от номера сбившегося счетчика, обеспечивает устранение ошибок в канале связи путем сравнения пришедшего сигнала с эталонным и некоторого порогового значения сигнала по фазе и частоте, обеспечивает индикацию группового (неустранимого) сбоя, при которой данные со счетчиков могут быть не приняты внешними устройствами.Thus, the proposed recounting device with a frequency-phase comparison circuit provides the automatic elimination of a single failure during a time that does not depend on the number of the failed counter, provides error elimination in the communication channel by comparing the received signal with the reference signal and a certain threshold value of the signal in phase and frequency , provides an indication of a group (unrecoverable) failure, in which data from the meters may not be received by external devices.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008149469/08A RU2430464C2 (en) | 2008-12-15 | 2008-12-15 | Scaler with frequency-phase comparator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008149469/08A RU2430464C2 (en) | 2008-12-15 | 2008-12-15 | Scaler with frequency-phase comparator circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2008149469A RU2008149469A (en) | 2010-06-20 |
RU2430464C2 true RU2430464C2 (en) | 2011-09-27 |
Family
ID=42682418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2008149469/08A RU2430464C2 (en) | 2008-12-15 | 2008-12-15 | Scaler with frequency-phase comparator circuit |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2430464C2 (en) |
-
2008
- 2008-12-15 RU RU2008149469/08A patent/RU2430464C2/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
RU2008149469A (en) | 2010-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9024663B2 (en) | Clock glitch detection circuit | |
US20160098333A1 (en) | Detection of fault injection attacks | |
US8466727B2 (en) | Protection against fault injections of an electronic circuit with flip-flops | |
US8228763B2 (en) | Method and device for measuring time intervals | |
US4328583A (en) | Data bus fault detector | |
US10901020B2 (en) | Digital duty-cycle monitoring of a periodic signal | |
RU2659990C1 (en) | Digital four-channel relay with the reconstructive diagnostics function | |
RU2430464C2 (en) | Scaler with frequency-phase comparator circuit | |
US7882279B2 (en) | Bidirectional control circuit | |
RU2396591C1 (en) | Device for majority selection of signals | |
RU2474043C1 (en) | Pulse selector | |
RU2276456C1 (en) | Rectangular pulse generator | |
US8270557B2 (en) | Integrated circuit and method for driving the same | |
RU2481619C1 (en) | Redundancy device | |
RU174640U1 (en) | Fault-tolerant digital information converter for discrete process control | |
RU2342690C1 (en) | Relay regulator | |
RU1805466C (en) | Self-testing device for microprogram control | |
RU2408046C2 (en) | Relay control | |
RU2409824C1 (en) | Relay regulator | |
SU815948A2 (en) | Sensor of test combinations of parallel code | |
JPS6115437A (en) | Start bit detection circuit of serial data reception system | |
RU2074513C1 (en) | Counter with self-test | |
RU2103815C1 (en) | Redundant counter | |
SU1048579A1 (en) | Device for checking counter | |
SU1644168A1 (en) | Self-diagnosing paraphase asynchronous device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FA92 | Acknowledgement of application withdrawn (lack of supplementary materials submitted) |
Effective date: 20100804 |
|
FZ9A | Application not withdrawn (correction of the notice of withdrawal) |
Effective date: 20110510 |
|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20111216 |