RU2345407C1 - Controller of interblock exchange channel - Google Patents
Controller of interblock exchange channel Download PDFInfo
- Publication number
- RU2345407C1 RU2345407C1 RU2007117672/09A RU2007117672A RU2345407C1 RU 2345407 C1 RU2345407 C1 RU 2345407C1 RU 2007117672/09 A RU2007117672/09 A RU 2007117672/09A RU 2007117672 A RU2007117672 A RU 2007117672A RU 2345407 C1 RU2345407 C1 RU 2345407C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- interface
- outputs
- inter
- Prior art date
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано для обмена данными между управляющей ЭВМ и внешними устройствами в режиме реального времени.The invention relates to computer technology and can be used for data exchange between the host computer and external devices in real time.
Известен адаптер мультиплексного канала обмена, содержащий генератор импульсов (ГИ), делитель частоты (ДЧ), адаптер системной магистрали (АСМ), два адаптера канала обмена (AT), два приемопередающих устройства (ППУ), буферное запоминающее устройство (БОЗУ), двунаправленные буферные усилители (ДНУ) и системную магистраль. AT имеет четыре программно-доступных регистра: регистр управления, регистр состояния, сдвиговый регистр и буферный регистр. [Адаптер МКО-РС Руководство по эксплуатации ЮШКР.467753.009 РЭ 2003 г.].A known multiplex communication channel adapter containing a pulse generator (GI), a frequency divider (DF), a system trunk adapter (AFM), two communication channel adapters (AT), two transceiver devices (PPU), a buffer memory (BOS), bidirectional buffer Amplifiers (DNU) and system bus. The AT has four software-accessible registers: a control register, a status register, a shift register, and a buffer register. [MKO-RS adapter; Operation manual UShKR.467753.009 OM 2003].
Это устройство обеспечивает обмен данными между управляющей ЭВМ и внешними устройствами в режиме реального времени по мультиплексной линии передачи информации. Недостатками устройства является низкая точность синхронизации обмена данными, осуществляемая внутренними программными таймерами управляющей ЭВМ, и невозможность регистрации сбоев в мультиплексной линии передачи информации.This device provides data exchange between the host computer and external devices in real time via a multiplex information line. The disadvantages of the device are the low accuracy of synchronization of data exchange, carried out by internal software timers of the control computer, and the impossibility of registering failures in the multiplexed information transmission line.
Известен также контроллер канала межблочного обмена, выбранный в качестве прототипа, блок-схема которого приведена на фиг.1. Контроллер содержит интерфейс шины ЭВМ, включающий в себя интерфейс PCI, конфигурационную память и регистры (RGT, RGCL1, RGCL2), первая группа входов-выходов интерфейса шины ЭВМ подключена к шине ЭВМ (PCI), устройство синхронизации, содержащее генератор тактовых импульсов с делителем частоты импульсов, интерфейс канала межблочного обмена (устройство формирования сигналов КМБО), первый вход которого соединен с выходом генератора тактовых импульсов устройства синхронизации (ТИ), а две линии входов-выходов и две выходные линии интерфейса канала межблочного обмена подключены к каналу межблочного обмена (КМБО), счетчик времени, счетный вход которого подключен к выходу делителя частоты импульсов устройства синхронизации (100 кГц), а информационные выходы счетчика времени соединены с первой группой входов интерфейса шины ЭВМ, таймер, вход синхронизации которого подключен к выходу делителя частоты импульсов устройства синхронизации (100 кГц), а информационные входы таймера соединены с первой группой выходов интерфейса шины ЭВМ, формирователь прерываний, первый вход которого соединен с выходом таймера, второй вход - с первым выходом интерфейса канала межблочного обмена, а выход формирователя прерываний соединен со входом интерфейса шины ЭВМ (INT А), регистр управления (RGC), группа входов которого соединена со второй группой выходов интерфейса шины ЭВМ, первый выход регистра управления соединен со входом пуска таймера, второй выход - со входом сброса счетчика времени (REC), третий выход - со вторым входом интерфейса канала межблочного обмена, регистр состояния (RGS), группа выходов которого соединена со второй группой входов интерфейса шины ЭВМ, а три входа регистра состояния соединены соответственно с первым и вторым выходами интерфейса канала межблочного обмена и выходом таймера, буферное запоминающее устройство, первая группа входов-выходов которого соединена со второй группой входов-выходов интерфейса шины ЭВМ, а вторая группа входов-выходов буферного запоминающего устройства соединена с группой входов-выходов интерфейса канала межблочного обмена. [Контроллер PCI-КМБО Инструкция по обслуживанию АГСК.468353.211 И11 2006 г.].Also known controller channel interblock exchange, selected as a prototype, a block diagram of which is shown in figure 1. The controller contains a computer bus interface including a PCI interface, configuration memory and registers (RGT, RGCL1, RGCL2), the first group of inputs and outputs of the computer bus interface is connected to a computer bus (PCI), a synchronization device containing a clock generator with a frequency divider pulses, the inter-block exchange channel interface (KMBO signal generation device), the first input of which is connected to the output of the clock pulse generator of the synchronization device (TI), and two input-output lines and two output lines of the inter-channel channel interface the main exchange are connected to the inter-block exchange channel (KMBO), a time counter, the counting input of which is connected to the output of the pulse divider of the synchronization device (100 kHz), and the information outputs of the time counter are connected to the first group of inputs of the computer bus interface, a timer, the synchronization input of which is connected to the output of the frequency divider of the pulses of the synchronization device (100 kHz), and the information inputs of the timer are connected to the first group of outputs of the computer bus interface, an interrupt driver, the first input of which is connected to the output a timer house, the second input is with the first output of the inter-block exchange channel interface, and the output of the interrupt driver is connected to the input of the computer bus interface (INT А), the control register (RGC), the input group of which is connected to the second group of outputs of the computer bus interface, the first register output control is connected to the timer start input, the second output is to the time counter reset input (REC), the third output is to the second input of the inter-block communication channel interface, the status register (RGS), the group of outputs of which are connected to the second group of interface inputs and the computer bus, and the three inputs of the status register are connected respectively to the first and second outputs of the interface of the inter-block exchange channel and the timer output, a buffer memory device, the first group of inputs and outputs of which are connected to the second group of inputs and outputs of the computer bus interface, and the second group of inputs the outputs of the buffer storage device is connected to the group of inputs and outputs of the interface of the inter-block exchange channel. [PCI-KMBO controller Service Manual AGSK.468353.211 I11 2006].
Это устройство обеспечивает обмен данными между управляющей ЭВМ и внешними устройствами в режиме реального времени по мультиплексной линии передачи информации с высокой точностью синхронизации обмена данными за счет использования встроенных таймера и счетчика времени. Недостатком устройства является отсутствие возможности регистрации единичных сбоев при отработках каналов передачи информации, особенно в случаях, когда сбои возникают не регулярно и редко (раз в несколько минут) и регистрация их обычными методами при помощи электронного осциллографа невозможна.This device provides data exchange between the host computer and external devices in real time via a multiplex information line with high accuracy of data exchange synchronization due to the use of the built-in timer and time counter. The disadvantage of this device is the lack of the ability to register single failures during the development of information transmission channels, especially in cases where failures do not occur regularly and rarely (once every few minutes) and recording them by conventional methods using an electronic oscilloscope is impossible.
Цель изобретения - расширение функциональных возможностей устройства за счет введения функции, обеспечивающей регистрацию и анализ единичных сбоев при отработках каналов передачи информации.The purpose of the invention is the expansion of the functionality of the device due to the introduction of a function that provides registration and analysis of individual failures during the development of information transmission channels.
Указанная цель достигается за счет того, что в контроллер канала межблочного обмена, содержащий интерфейс шины ЭВМ, первая группа входов-выходов которого подключена к шине ЭВМ, генератор тактовых импульсов, делитель частоты импульсов, вход которого подключен к выходу генератора тактовых импульсов, интерфейс канала межблочного обмена, первый вход которого соединен с выходом генератора тактовых импульсов, а две линии входов-выходов и две выходные линии интерфейса канала межблочного обмена подключены к каналу межблочного обмена, счетчик времени, счетный вход которого подключен к выходу делителя частоты импульсов, а информационные выходы счетчика времени соединены с первой группой входов интерфейса шины ЭВМ, таймер, вход синхронизации которого подключен к выходу делителя частоты импульсов, а информационные входы таймера соединены с первой группой выходов интерфейса шины ЭВМ, формирователь прерываний, первый вход которого соединен с выходом таймера, второй вход - с первым выходом интерфейса канала межблочного обмена, а выход - со входом интерфейса шины ЭВМ, регистр управления, группа входов которого соединена со второй группой выходов интерфейса шины ЭВМ, первый выход - со входом пуска таймера, второй выход - со входом сброса счетчика времени, третий выход - со вторым входом интерфейса канала межблочного обмена, регистр состояния, первый вход которого соединен с выходом таймера, второй и третий - соответственно с первым и вторым выходами интерфейса канала межблочного обмена, а группа выходов соединена со второй группой входов интерфейса шины ЭВМ, буферное запоминающее устройство, первая группа входов-выходов которого соединена со второй группой входов-выходов интерфейса шины ЭВМ, а вторая группа входов-выходов - с группой входов-выходов интерфейса канала межблочного обмена, введены элемент ИЛИ, первый вход которого подключен ко второму выходу интерфейса канала межблочного обмена, а второй вход - к четвертому выходу регистра управления, триггер, вход сброса которого подключен к выходу элемента ИЛИ, а вход установки - к пятому выходу регистра управления, ключ, управляющий вход которого подключен к выходу триггера, а информационный вход - ко второй выходной линии интерфейса канала межблочного обмена, и четыре контрольных выхода, первый, второй и третий из которых подключены соответственно к первой и второй линиям входов-выходов и к первой выходной линии интерфейса канала межблочного обмена, а четвертый контрольный выход подключен к выходу ключа.This goal is achieved due to the fact that in the controller of the inter-block exchange channel containing a computer bus interface, the first group of inputs and outputs of which are connected to the computer bus, a clock generator, a pulse frequency divider, the input of which is connected to the output of a clock generator, an inter-block channel interface exchange, the first input of which is connected to the output of the clock generator, and two input-output lines and two output lines of the interface of the inter-block exchange channel are connected to the inter-block exchange channel, counter a belt, the counting input of which is connected to the output of the pulse frequency divider, and the information outputs of the time counter are connected to the first group of inputs of the computer bus interface, a timer, the synchronization input of which is connected to the output of the pulse frequency divider, and the information inputs of the timer are connected to the first group of outputs of the computer bus interface , interrupt driver, the first input of which is connected to the timer output, the second input - with the first output of the inter-block communication channel interface, and the output - with the input of the computer bus interface, the control register a group of inputs of which is connected to the second group of outputs of the computer bus interface, the first output is with the timer start input, the second output is with the time counter reset input, the third output is with the second interface input of the inter-block communication channel, the status register, the first input of which is connected to timer output, the second and third, respectively, with the first and second outputs of the interface of the inter-block exchange channel, and the group of outputs is connected to the second group of inputs of the computer bus interface, a buffer storage device, the first group of inputs and outputs in which it is connected to the second group of inputs and outputs of the computer bus interface, and the second group of inputs and outputs - to the group of inputs and outputs of the interface of the inter-block exchange channel, an OR element is introduced, the first input of which is connected to the second output of the interface of the inter-block exchange channel, and the second input to the fourth output of the control register, a trigger, the reset input of which is connected to the output of the OR element, and the installation input to the fifth output of the control register, the key whose control input is connected to the output of the trigger, and the information input to the second a swarm of the output line of the inter-block exchange channel interface, and four control outputs, the first, second, and third of which are connected respectively to the first and second input-output lines and to the first output line of the interface of the inter-block exchange channel, and the fourth control output is connected to the key output.
На фиг.2 приведена блок-схема контроллера канала межблочного обмена, в которое входятFigure 2 shows the block diagram of the controller channel inter-block exchange, which includes
1 - шина ЭВМ;1 - computer bus;
2 - интерфейс шины ЭВМ;2 - computer bus interface;
3 - генератор тактовых импульсов;3 - clock generator;
4 - делитель частоты импульсов;4 - pulse frequency divider;
5 - счетчик времени;5 - time counter;
6 - таймер;6 - timer;
7 - формирователь прерываний;7 - shaper interrupt;
8 - регистр управления;8 - control register;
9 - регистр состояния;9 - status register;
10 - буферное запоминающее устройство;10 - buffer storage device;
11 - интерфейс канала межблочного обмена;11 - interface channel interblock exchange;
12 - элемент ИЛИ;12 - element OR;
13 - ключ;13 - key;
14 - триггер;14 - trigger;
15 - канал межблочного обмена;15 - channel interblock exchange;
16…19 - контрольные выходы.16 ... 19 - control outputs.
Интерфейс шины ЭВМ 2 через первую группу входов-выходов подключен к шине ЭВМ 1. Выход генератора тактовых импульсов 3 соединен с входом делителя частоты импульсов 4 и первым входом интерфейса канала межблочного обмена 11. Выход делителя частоты импульсов 4 соединен со счетным входом счетчика времени 5 и с входом синхронизации таймера 6. Информационные выходы счетчика времени 5 соединены с первой группой входов интерфейса шины ЭВМ 2, первая группа выходов которого соединена с информационными входами программируемого таймера 6. Выход программируемого таймера 6 соединен с первыми входами формирователя прерываний 7 и регистра состояния 9, второй вход которого соединен с первым выходом интерфейса канала межблочного обмена 11 и со вторым входом формирователя прерываний 7. Выход формирователя прерываний 7 подключен ко входу интерфейса шины ЭВМ 2. Группа входов регистра управления 8 соединена со второй группой выходов интерфейса шины ЭВМ 2, вторая группа входов которого соединена с группой выходов регистра состояния 9. Первый выход регистра управления 8 подключен ко входу пуска таймера 6, второй выход - ко входу сброса счетчика времени 5, третий выход - ко второму входу интерфейса канала межблочного обмена 11, четвертый выход - ко второму входу элемента ИЛИ 12, пятый выход - ко входу установки триггера 14. Второй выход интерфейса канала межблочного обмена 11 соединен с третьим входом регистра состояния 9 и с первым входом элемента ИЛИ 12. Первая группа входов-выходов буферного запоминающего устройства 10 соединена со второй группой входов-выходов интерфейса шины ЭВМ 2, а вторая группа входов-выходов буферного запоминающего устройства 10 соединена с группой входов-выходов интерфейса канала межблочного обмена 11. Выход элемента ИЛИ 12 соединен со входом сброса триггера 14, выход которого подключен к управляющему входу ключа 13. Две линии входов-выходов и две выходные линии интерфейса канала межблочного обмена 11 подключены к каналу межблочного обмена 15. Контрольные выходы 16, 17, 18 подключены соответственно к двум линиям входов-выходов и к первой выходной линии интерфейса канала межблочного обмена 11, а контрольный выход 19 - к выходу ключа 13, информационный вход которого подключен ко второй выходной линии интерфейса канала межблочного обмена 11.The interface of the computer bus 2 through the first group of inputs and outputs is connected to the
Интерфейс шины ЭВМ 2 обеспечивает сопряжение контроллера с шиной ЭВМ и функционирует в соответствии с протоколом шины ЭВМ.The interface of the computer bus 2 provides the interface of the controller with the computer bus and operates in accordance with the protocol of the computer bus.
Генератор тактовых импульсов 3 вырабатывает импульсный сигнал, частота которого определяет частоту кодовых посылок канала межблочного обмена.The clock generator 3 generates a pulse signal, the frequency of which determines the frequency of the code bursts of the inter-block exchange channel.
Делитель частоты импульсов 4 делит частоту импульсов генератора тактовых импульсов 3. Частота выходных импульсов делителя частоты импульсов 4 определяет дискретность счетчика времени 5 и программируемого таймера 6, что в итоге определяет точность синхронизации обмена данными.Pulse frequency divider 4 divides the pulse frequency of the clock pulse generator 3. The frequency of the output pulses of the pulse frequency divider 4 determines the discreteness of the time counter 5 and programmable timer 6, which ultimately determines the accuracy of synchronization of data exchange.
Счетчик времени 5 формирует код времени с ценой младшего разряда, равной периоду выходных импульсов делителя частоты импульсов 4. Этот код поступает на интерфейс шины ЭВМ 2 и может программно считываться ЭВМ. Также программно счетчик времени 5 может устанавливаться в ноль сигналом, поступающим на вход сброса со второго выхода регистра управления 8.The time counter 5 generates a time code with a low-order price equal to the period of the output pulses of the pulse frequency divider 4. This code is transmitted to the computer bus interface 2 and can be read out by the computer. Also, the software time counter 5 can be set to zero by the signal received at the reset input from the second output of the control register 8.
Таймер 6 формирует импульсы с периодом следования, определяемым значением кода, поступающего на информационные входы таймера 6 с интерфейса шины ЭВМ 2, и устанавливаемым программно в ЭВМ. Дискретность установки периода следования импульсов таймера 6 равна периоду выходных импульсов делителя частоты импульсов 4, которые поступают на вход синхронизации таймера 6. Работа таймера управляется программно сигналом, поступающим на вход пуска таймера 6 с первого выхода регистра управления 8. Выходные импульсы таймера 6 поступают на первый вход формирователя прерываний 7, который формирует сигнал прерывания, поступающий через интерфейс шины ЭВМ 2 на линию прерывания шины ЭВМ, вызывая прерывание программы ЭВМ. Выходные импульсы таймера 6 также поступают на первый вход регистра состояния 9 для считывания признака прерывания ЭВМ.The timer 6 generates pulses with a repetition period determined by the value of the code supplied to the information inputs of timer 6 from the computer bus interface 2, and installed programmatically in the computer. The discreteness of setting the repetition period of the pulses of timer 6 is equal to the period of the output pulses of the pulse frequency divider 4, which are fed to the synchronization input of timer 6. The timer is controlled by a software signal received at the start of timer 6 from the first output of control register 8. The output pulses of timer 6 are sent to the first the input of the interrupt driver 7, which generates an interrupt signal coming through the computer bus interface 2 to the computer bus interrupt line, causing the computer program to be interrupted. The output pulses of the timer 6 also go to the first input of the state register 9 to read the sign of a computer interrupt.
На второй вход формирователя прерываний 7 поступают импульсы конца передачи информации с первого выхода интерфейса канала межблочного обмена 11, которые вызывают прерывание программы ЭВМ по окончании кадра передачи информации. Эти импульсы также поступают на второй вход регистра состояния 9 для считывания признака прерывания ЭВМ.The second input of the interrupt generator 7 receives pulses from the end of the information transfer from the first output of the interface of the inter-block exchange channel 11, which cause the computer program to be interrupted at the end of the information transmission frame. These pulses are also fed to the second input of the state register 9 for reading the sign of a computer interruption.
Регистр управления 8 обеспечивает управление работой таймера 6, сброс счетчика времени 5, управление интерфейсом канала межблочного обмена 11 и управление триггером 14. Управляется регистр управления 8 программно от ЭВМ.The control register 8 provides control of the operation of timer 6, resetting the time counter 5, controlling the interface of the inter-block exchange channel 11 and controlling the trigger 14. The control register 8 is controlled programmatically from a computer.
Регистр состояния 9 обеспечивает чтение ЭВМ признаков прерываний (прерывание от таймера или прерывание конца обмена) и сигнала контроля передачи информации (контроль на четность и на встречную работу).The state register 9 provides the computer to read the signs of interruptions (interruption from the timer or interruption of the end of the exchange) and the signal for monitoring the transmission of information (parity and oncoming operation).
Буферное запоминающее устройство 10 предназначено для временного хранения передаваемой или принимаемой информации. Оно имеет два порта ввода-вывода. Первый порт обеспечивает обмен с ЭВМ через интерфейс шины ЭВМ 2, второй порт - с внешними устройствами через интерфейс канала межблочного обмена 11.Buffer storage device 10 is intended for temporary storage of transmitted or received information. It has two input / output ports. The first port provides an exchange with a computer via the computer bus interface 2, the second port - with external devices through the interface of the inter-block exchange channel 11.
Интерфейс канала межблочного обмена 11 обеспечивает управление каналом межблочного обмена 15 и функционирует в соответствии с протоколом канала. Он также обеспечивает аппаратную проверку передаваемой и принимаемой информации на четность и встречную работу (соответствие передаваемых и принимаемых битов информации). При обнаружении ошибки на втором выходе интерфейса канала межблочного обмена 11 формируется единичный сигнал, поступающий в регистр состояния 9 для передачи его в ЭВМ и на вход элемента ИЛИ 12. Интерфейс канала межблочного обмена 11 связан с каналом межблочного обмена 15 четырьмя линиями: две линии входов-выходов предназначены для передачи данных (DATA-A и DATA-B), и две выходные линии предназначены для передачи синхросигналов (SYN-A, SYN-B). Такая структура сигналов канала межблочного обмена соответствует стандарту RS-485. Возможно использование канала межблочного обмена и других стандартов, при этом число линий связи между интерфейсом канала межблочного обмена 11 и каналом межблочного обмена 15 и, соответственно, число контрольных выходов может быть иным.The interface of the inter-block exchange channel 11 provides control of the inter-block exchange channel 15 and operates in accordance with the channel protocol. It also provides a hardware check of the transmitted and received information for parity and counter operation (correspondence of the transmitted and received bits of information). If an error is detected, a single signal is generated at the second output of the interface of the inter-block exchange channel 11, which enters the state register 9 for transmission to the computer and to the input of the OR element 12. The interface of the inter-block exchange channel 11 is connected to the inter-block exchange channel 15 by four lines: two input lines The outputs are for data transmission (DATA-A and DATA-B), and the two output lines are for transmission of clock signals (SYN-A, SYN-B). This signal structure of the inter-block exchange channel complies with the RS-485 standard. It is possible to use an interblock exchange channel and other standards, while the number of communication lines between the interface of the interblock exchange channel 11 and the interblock exchange channel 15 and, accordingly, the number of control outputs may be different.
Элемент ИЛИ 12, ключ 13, триггер 14 и контрольные выходы 16…19 выполняют функцию, обеспечивающую регистрацию и анализ единичных сбоев при отработках каналов передачи информации.The OR element 12, the key 13, the trigger 14 and the control outputs 16 ... 19 perform a function that provides registration and analysis of single failures during the development of information transmission channels.
Контроллер работает следующим образом.The controller operates as follows.
Обмен информацией между ЭВМ и внешними устройствами осуществляется кадрами, состоящими из заголовка и данных. В заголовке передаются адрес внешнего устройства, число передаваемых слов и направление передачи. Перед передачей кадра в буферное запоминающее устройство 10 программно ЭВМ записывает заголовок кадра с данными при передаче информации от ЭВМ внешнему устройству или только заголовок при приеме информации. Передача кадра в канал межблочного обмена начинается с программной установки разряда ПУСК в регистре управления 8 (третий выход регистра управления 8). Если в заголовке кадра установлен признак приема информации от внешнего устройства, то принимаемые данные записываются в буферное запоминающее устройство 10.The exchange of information between computers and external devices is carried out by frames consisting of a header and data. The address of the external device, the number of transmitted words and the direction of transmission are transmitted in the header. Before transmitting the frame to the buffer memory 10, the computer programmatically records the header of the frame with data when transmitting information from the computer to the external device or only the header when receiving information. The transmission of the frame to the inter-block exchange channel begins with the software setting of the START discharge in the control register 8 (third output of the control register 8). If the sign of receiving information from an external device is set in the frame header, then the received data is recorded in the buffer memory 10.
Передача кадров может синхронизироваться импульсами таймера 6, запускающими формирователь прерываний 7, выходные импульсы которого через интерфейс шины ЭВМ 2 поступают в линию прерываний ЭВМ, или счетчиком времени 5, код которого может программно считываться ЭВМ.The transmission of frames can be synchronized by the pulses of the timer 6, which trigger the interrupt generator 7, the output pulses of which through the bus interface 2 enter the computer interrupt line, or a time counter 5, the code of which can be read out by the computer.
После окончания передачи кадра на первом выходе интерфейса канала межблочного обмена 11 формируется импульс, запускающий формирователь прерываний 7, который вырабатывает импульс, поступающий через интерфейс шины ЭВМ 2 на линию прерывания шины ЭВМ, вызывая прерывание программы, и сигнализирующий ЭВМ о том, что можно считывать с буферного запоминающего устройства принятые данные или записывать новые данные для передачи. Для идентификации сигнала, вызвавшего прерывание (сигнал таймера или сигнал конца кадра), эти сигналы поступают в соответствующие разряды признаков регистра состояния 9 (первый и второй входы регистра состояния 9), который программно может считываться ЭВМ.After the transmission of the frame at the first output of the interface of the inter-block exchange channel 11, a pulse is generated that triggers the interrupt driver 7, which generates a pulse transmitted through the computer bus interface 2 to the computer bus interrupt line, causing a program interrupt, and signaling the computer that can be read from buffer memory received data or record new data for transmission. To identify the signal that caused the interruption (timer signal or the signal of the end of the frame), these signals are supplied to the corresponding bits of the status register 9 (the first and second inputs of the status register 9), which can be read out by a computer.
Регистрация и анализ единичных сбоев при отработках каналов передачи информации осуществляется при помощи электронного запоминающего осциллографа. Вход синхронизации осциллографа подключается к контрольному выходу 19, сигнальные входы - к контрольным выходам 16…18. Если осциллограф одноканальный, то сигнальный вход осциллографа подключается к контрольным выходам 16…18 поочередно. Осциллограф должен быть включен в режиме синхронизации NORMAL, характеризующемся тем, что при наличии входного синхронизирующего сигнала отображение осциллограмм синхронизируется входным сигналом, а при отсутствии запуск осциллографа отключается, а в памяти и на экране осциллографа отображаются осциллограммы последних поступивших сигналов.Registration and analysis of single failures during the development of information transmission channels is carried out using an electronic storage oscilloscope. The oscilloscope synchronization input is connected to the control output 19, the signal inputs to the control outputs 16 ... 18. If the oscilloscope is single-channel, then the signal input of the oscilloscope is connected to the control outputs 16 ... 18 in turn. The oscilloscope must be switched on in the NORMAL synchronization mode, characterized in that when there is an input clock signal, the waveform display is synchronized by the input signal, and if not, the oscilloscope trigger is turned off, and the waveforms of the last received signals are displayed in the memory and on the oscilloscope screen.
Схема, обеспечивающая регистрацию и анализ единичных сбоев при отработках каналов передачи информации (элементы 12…14), работает следующим образом. В исходном состоянии триггер 14 находится в состоянии единица. В это состояние его можно установить, записав программно единицу в разряд пуска регистрации сбоев регистра управления 8 (пятый выход регистра управления 8). Единичный сигнал с выхода триггера 14 поступает на управляющий вход ключа 13 и разрешает прохождение сигнала через ключ 13 со второй выходной линии канала межблочного обмена 15 на контрольный выход 19, к которому подключен синхронизирующий вход осциллографа. Таким образом, осциллограф будет засинхронизирован импульсами синхронизации (SYN-B), и на экране осциллографа будут наблюдаться осциллограммы сигналов кадров передачи информации в линиях канала межблочного обмена 15. Если при передаче кадра информации интерфейс канала межблочного обмена 11 зафиксирует ошибку (сбой), на его втором выходе появится единичный сигнал, который через элемент ИЛИ 12 поступит на вход сброса триггера 14 и установит его в нулевое состояние. В результате выходной сигнал триггера 14, поступающий на управляющий вход ключа 13, запретит прохождение сигнала через ключ 13 с первой линии канала межблочного обмена 15 на контрольный выход 19 и осциллограф зафиксирует осциллограммы сигналов сбойного кадра в линиях канала межблочного обмена 15. Сигнальные входы осциллографа можно подключать и к другим цепям аппаратуры для фиксации в них осциллограмм сигналов в момент сбоя информации с целью анализа причин сбоя. Имеется также возможность программного управления триггером 14, сбрасывая его сигналом, поступающим с четвертого выхода регистра управления 8 через элемент ИЛИ 12 на вход сброса триггера 14. Это позволяет зафиксировать осциллограммы сигналов в линиях канала межблочного обмена 15 или в каких-либо других цепях при обнаружении сбоев программой ЭВМ, например приняты недостоверные данные.The scheme that provides registration and analysis of single failures during the development of information transmission channels (elements 12 ... 14) works as follows. In the initial state, the trigger 14 is in the state one. It can be set to this state by writing a unit to the start-up category of the failure register of control register 8 (fifth output of control register 8). A single signal from the output of the trigger 14 is fed to the control input of the key 13 and allows the signal to pass through the key 13 from the second output line of the inter-block exchange channel 15 to the control output 19, to which the synchronizing input of the oscilloscope is connected. Thus, the oscilloscope will be synchronized by synchronization pulses (SYN-B), and on the oscilloscope screen there will be oscillograms of information transmission frame signals in the lines of the inter-block exchange channel 15. If the interface of the inter-block exchange channel 11 fixes an error (failure) when transmitting the information frame, it will the second output will display a single signal, which, through the OR element 12, will be sent to the reset input of trigger 14 and set it to the zero state. As a result, the output signal of the trigger 14, arriving at the control input of the key 13, will prevent the signal from passing through the key 13 from the first line of the inter-block exchange channel 15 to the control output 19 and the oscilloscope will record the oscillograms of the signals of the failed frame in the lines of the inter-block exchange channel 15. The signal inputs of the oscilloscope can be connected and to other circuits of equipment for fixing waveforms of signals at the moment of information failure in order to analyze the causes of failure. There is also the possibility of programmed control of the trigger 14, resetting it with the signal coming from the fourth output of the control register 8 through the OR element 12 to the reset input of the trigger 14. This allows you to record the waveforms of the signals in the lines of the inter-block exchange channel 15 or in any other circuits when faults are detected a computer program, for example, false data has been received.
Таким образом, введение в известное устройство элемента ИЛИ, триггера, ключа и контрольных выходов с указанными связями позволяет расширить функциональные возможности устройства за счет введения функции, обеспечивающей регистрацию и анализ единичных сбоев при отработках каналов передачи информации.Thus, the introduction of an OR element, a trigger, a key, and control outputs with the indicated connections into the known device allows expanding the device’s functionality by introducing a function that provides registration and analysis of single failures when working out information transmission channels.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2007117672/09A RU2345407C1 (en) | 2007-05-11 | 2007-05-11 | Controller of interblock exchange channel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2007117672/09A RU2345407C1 (en) | 2007-05-11 | 2007-05-11 | Controller of interblock exchange channel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2007117672A RU2007117672A (en) | 2008-11-20 |
| RU2345407C1 true RU2345407C1 (en) | 2009-01-27 |
Family
ID=40240968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2007117672/09A RU2345407C1 (en) | 2007-05-11 | 2007-05-11 | Controller of interblock exchange channel |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2345407C1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2446559C1 (en) * | 2011-03-30 | 2012-03-27 | Открытое акционерное общество "Концерн "Созвездие" | Data transfer controller with pseudorandom operating frequency tuning |
| RU2586580C2 (en) * | 2012-03-05 | 2016-06-10 | Абб Текнолоджи Аг | Conflict detection in eia-485 buses |
| RU2794205C2 (en) * | 2021-08-04 | 2023-04-12 | Федеральное государственное казенное образовательное учреждение высшего образования "Калининградский пограничный институт Федеральной службы безопасности Российской Федерации" | Method for increasing security of data transmission and radio communication system with increased security protection |
-
2007
- 2007-05-11 RU RU2007117672/09A patent/RU2345407C1/en active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2446559C1 (en) * | 2011-03-30 | 2012-03-27 | Открытое акционерное общество "Концерн "Созвездие" | Data transfer controller with pseudorandom operating frequency tuning |
| RU2586580C2 (en) * | 2012-03-05 | 2016-06-10 | Абб Текнолоджи Аг | Conflict detection in eia-485 buses |
| RU2794205C2 (en) * | 2021-08-04 | 2023-04-12 | Федеральное государственное казенное образовательное учреждение высшего образования "Калининградский пограничный институт Федеральной службы безопасности Российской Федерации" | Method for increasing security of data transmission and radio communication system with increased security protection |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2007117672A (en) | 2008-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101127650B (en) | A method and testing backboard for single board production test | |
| US6195768B1 (en) | System and method for monitoring high speed data bus | |
| RU2345407C1 (en) | Controller of interblock exchange channel | |
| RU2307389C1 (en) | Inter-block exchange channel controller | |
| SU1238243A1 (en) | Versions of analyzer of code pulse sequences | |
| SU1183976A1 (en) | Interface for linking computer with indicator and group of peripheral units | |
| SU1132291A1 (en) | Device for detecting and recording fault signals | |
| SU1120338A1 (en) | Device for checking digital units | |
| SU1674056A1 (en) | Multichannel meter of time intervals | |
| RU2706198C1 (en) | Digital five-channel relay with reconstructive diagnostic function | |
| SU1663771A1 (en) | Device for error detection | |
| RU2299474C2 (en) | Device for generating and transmitting a series of signals | |
| SU1509902A2 (en) | Device for detecting errors in code transmission | |
| SU1027776A1 (en) | Apparatus for checking digital data reproduction from magnetic carrier | |
| SU1056200A1 (en) | Device for checking information when reading | |
| SU1689994A2 (en) | Apparatus for testing operative memory unuits | |
| RU1833897C (en) | Device for failures control and simulation | |
| SU1511749A1 (en) | Device for monitoring multiplexors | |
| SU1608672A1 (en) | Device for checking logic modules | |
| SU1086420A1 (en) | Information input device | |
| SU1638716A1 (en) | Defect localization device | |
| JPH0660885U (en) | Information display device | |
| SU1461230A1 (en) | Device for checking parameters of object | |
| SU1339568A1 (en) | Device for checking logic units | |
| SU1013956A2 (en) | Logic circuit checking device |