RU2314596C2 - Полупроводниковый модуль и способ изготовления полупроводникового модуля - Google Patents

Полупроводниковый модуль и способ изготовления полупроводникового модуля Download PDF

Info

Publication number
RU2314596C2
RU2314596C2 RU2002134766A RU2002134766A RU2314596C2 RU 2314596 C2 RU2314596 C2 RU 2314596C2 RU 2002134766 A RU2002134766 A RU 2002134766A RU 2002134766 A RU2002134766 A RU 2002134766A RU 2314596 C2 RU2314596 C2 RU 2314596C2
Authority
RU
Russia
Prior art keywords
insulating
insulating layer
contacting
semiconductor
semiconductor module
Prior art date
Application number
RU2002134766A
Other languages
English (en)
Other versions
RU2002134766A (ru
Inventor
Вольфганг КНАПП (CH)
Вольфганг КНАПП
Original Assignee
Абб Рисерч Лтд
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Абб Рисерч Лтд filed Critical Абб Рисерч Лтд
Publication of RU2002134766A publication Critical patent/RU2002134766A/ru
Application granted granted Critical
Publication of RU2314596C2 publication Critical patent/RU2314596C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Изобретение относится к силовой полупроводниковой технике. Сущность изобретения: полупроводниковый модуль содержит базовый элемент, изоляционный элемент с двухсторонним металлизированным покрытием, расположенный с помощью первого из обоих металлизированных покрытий на базовом элементе, и по меньшей мере один полупроводниковый элемент, расположенный на другом из обоих металлизированных покрытий. На краевом участке изоляционного элемента расположен электроизоляционный слой, причем поверхность этого изоляционного слоя образует с поверхностью второго металлизированного покрытия общую плоскую поверхность. Предложен также способ изготовления полупроводникового модуля. Техническим результатом изобретения является создание полупроводникового модуля, характеризующегося повышенной диэлектрической прочностью и одновременно простотой изготовления. 2 н. и 8 з.п. ф-лы, 5 ил.

Description

Изобретение относится к силовой полупроводниковой технике. Оно касается, в частности, полупроводникового модуля и способа изготовления такого полупроводникового модуля.
Уровень техники
Известен полупроводниковый модуль из R.Zehringer et al., "Power Semiconductor Materials and Devces", Materials Research Society Symposium Proceeding, Volume 483, 1998, S.369-380 (Церингер и др. Материалы для силовых полупроводников и устройства, труды симпозиума ученого общества по материалам, т.483, 1998 г., стр.369-380). В данной публикации описан полупроводниковый модуль, содержащий корпус, металлическую базовую пластинку и несколько установленных на ней, закрытых корпусом модуля полупроводниковых элементов, в данном случае ими являются чип "двухполюсный транзистор с изолированным затвором" (Isulated Gate Bipolar Transistor) и диоды. Корпус модуля заполнен в основном силиконовой гелевой массой, служащей в качестве электроизоляционного слоя и обеспечивающей коррозионную защиту и снижение растягивающих усилий, действующих на соединительные проводники. Базовая пластинка связана с водяным охладителем для отвода тепла от полупроводниковых элементов. На базовой пластинке расположена подложка в виде керамической пластинки с металлическим покрытием. Она обеспечивает электроизоляцию между полупроводниковыми элементами и базовой пластинкой или водяным охладителем, обладает, кроме того, хорошей теплопроводностью, необходимой для отвода тепла от полупроводниковых элементов к базовой пластинке. Базовая пластинка, керамическая пластинка и полупроводниковые элементы спаяны между собой, при этом металлические слои на керамической пластинке позволяют производить паяные соединения.
Хорошая теплопроводность и низкая электропроводность в настоящее время могут комбинироваться, чем исключаются трудности при изготовлении относительно тонких, но хорошо теплопроводящих изоляционных элементов, например из нитрида алюминия (AlN), с хорошей изолирующей способностью. Так, например, толщина слоя от 1,5 до 2 мм теоретически достаточна для изоляции при 20 кВ.
Однако краевые эффекты, вызываемые, в частности кромками и углами металлических слоев, отрицательно влияют на диэлектрическую прочность полупроводникового модуля, в частности мощных полупроводниковых модулей с напряжением свыше 1,2 кВ. Кромки и углы металлических слоев характеризуются наличием неоднородного, повышенного электрического поля. Такое превышение значения поля ведет к частичным разрядам и ограничивает диэлектрическую прочность всей конструкции. При этом напряженность поля по краям растет квадратично напряжению, вследствие чего для предупреждения подобных частичных разрядов потребовалась бы значительно более толстая электрическая изоляция. Пузырьки воздуха, которые могут образовываться в момент заполнения корпуса модуля гелем в краевых зонах, способствуют частичным разрядам и создают дополнительный критический фактор в отношении работоспособности полупроводникового модуля.
Имеются разные подходы к решению связанной с изоляцией проблемы. Согласно DE 19959248 на критических участках поля выполнены выемки, заполненные гелем, образующим дополнительную поверхность раздела, предупреждающую распространение разрядов. Согласно ЕР 1041626 на критических участках поле уменьшено за счет трехмерных закруглений подложки. Оба решения являются трудоемкими и дорогими в реализации.
Краткое описание сущности изобретения
Поэтому задачей изобретения является создание полупроводникового модуля указанного выше типа, характеризующегося повышенной диэлектрической прочностью и одновременно простотой изготовления. Другой задачей изобретения служит упрощенный и надежный способ получения полупроводникового модуля упомянутого типа.
Задачи решаются с помощью полупроводникового модуля и способа, признаки которых приведены в формуле изобретения.
Полупроводниковый модуль согласно изобретению, содержащий базовый элемент, по меньшей мере один изоляционный элемент, расположенный на базовом элементе с помощью первого из обоих металлизированных покрытий, нанесенных на противолежащие поверхности изоляционного элемента, по меньшей мере один полупроводниковый элемент, расположенный на втором из обоих металлизированных покрытий, отличается тем, что на краевом участке изоляционного элемента расположен электроизоляционный слой и что поверхность изоляционного слоя образует с поверхностью другого металлизированного покрытия общую плоскую поверхность.
Затупление кромок и углов металлизированного покрытия путем ровного утопления всего металлизированного изоляционного элемента повышает изоляционную способность полупроводникового модуля на критическом участке электрического поля. По сравнению с традиционными, заполненными силиконовым гелем полупроводниковыми модулями здесь достигается значительно лучшая электроизоляция, при этом сохраняются преимущества плоского, металлизированного изоляционного элемента, в частности хорошая теплопроводимость и низкая себестоимость.
Для контактирования полупроводниковых элементов контактирующие элементы заделываются в изоляционный слой, причем контактирующие элементы электрически изолируются изоляционным слоем как от второго металлизированного покрытия, так и от базового элемента. Контактирующие элементы содержат контактирующие поверхности, которые вместе с поверхностями изоляционного слоя и вторым металлизированным покрытием образуют общую плоскую поверхность.
Благодаря тому что все остальные существенные части полупроводникового модуля образуют общую плоскую поверхность, упрощается обработка и размещение полупроводниковых элементов.
Во втором варианте выполнения полупроводникового модуля согласно изобретению на поверхности базового элемента выполнено углубление, в котором расположен изоляционный элемент. Второе металлизированное покрытие изоляционного элемента электрически изолировано от базового элемента изоляционным слоем. Поверхность изоляционного элемента, поверхность второго металлизированного покрытия и поверхность базового элемента образуют общую плоскую поверхность.
В этом варианте выполнения полупроводниковые элементы и другие электронные компоненты, электрически изолированные между собой, могут располагаться рядом как на втором металлизированном покрытии, так и на самом базовом элементе. В частности, в так называемых модулях Press-Pack (сжато-упакованные модули), в которых полупроводниковые элементы с двухсторонними контактами контактируют через торцовый контакт и нагружаются усилием прижатия, отмечаются за счет этого интересные возможности. Так, например, два расположенных рядом полупроводниковых элемента могут быть соединены последовательно без учета геометрии соответствующего торцового контакта.
При изготовлении модулей "Press-Pack" благодаря наличию поверхности, общей для второго металлизированного покрытия изоляционного элемента и изоляционного слоя, сокращается одна технологическая операции. Ввиду того что стандартные подложки, используемые преимущественно в виде изоляционного элемента, не удовлетворяют требованиям в отношении плоского выполнения при использовании в модели "Press-Pack", то их приходится обрабатывать на станке, например фрезерном. Прецизионное фрезерование при изготовлении полупроводникового модуля согласно изобретению может сопровождаться фрезерованием изоляционного слоя и подготовкой контактирующих поверхностей и проводиться за одну операцию.
В способе изготовления полупроводникового модуля согласно изобретению по меньшей мере один изоляционный элемент закреплен с помощью первого из двух металлизированных покрытий, нанесенных на противолежащие поверхности изоляционного элемента, на базовом элементе или в углублении на поверхности базового элемента. Полупроводниковые элементы крепятся на втором металлизированном покрытии и/или, если изоляционный элемент расположен в углублении на поверхности, на поверхности базового элемента, а главные выводы и/или выводы затвора полупроводниковых элементов контактируют с соединительными проводниками или другими электрическими проводниками и соединены с контактирующими поверхностями контактирующих элементов.
Полупроводниковый модуль согласно изобретению отличается тем, что перед закреплением полупроводниковых элементов базовый элемент и по меньшей мере один изоляционный элемент вместе с контактирующими элементами помещают в литейную форму, заполняют электроизоляционным материалом свободную от базового, изоляционного и контактирующего элементов часть объема литейной формы, формируют изоляционный слой, затем отверждают изоляционный слой и с затвердевшего изоляционного слоя снимают материал в таком количестве, чтобы поверхность изоляционного слоя вместе с поверхностью второго из обоих металлизированных покрытий, контактирующими поверхностями контактирующих элементов, а также с поверхностностью базового элемента, в случае расположения изоляционного элемента в углублении, образовала общую плоскую поверхность, и что после закрепления полупроводниковых элементов подвижные контактные части устанавливаются перпендикулярно поверхности изоляционного слоя.
Нанесение изоляционного слоя и его съем до образования общей поверхности, проводимые перед закреплением полупроводниковых элементов, позволяют тестирование всего полупроводникового модуля на диэлектрическую прочность до того, как после трудоемкой и дорогостоящей технологической операции полупроводниковые элементы не будут закреплены и не будет обеспечен их контакт. В результате существенно снижается количество полностью укомплектованных полупроводниковых модулей с дефектной изоляцией.
При дополнительной предпочтительной операции способа согласно изобретению, проводимой перед заполнением литейной формы электроизоляционным материалом, в последней создается по меньшей мере частичный вакуум. В результате улучшается структура изоляционного слоя, в частности, становится возможным предупредить образование воздушных пузырьков, способствующих электрическим разрядам.
Краткое описание чертежей
Ниже изобретение подробнее поясняется с помощью примеров осуществления со ссылкой на чертежи, на которых изображают:
фиг.1 упрощенный вид в разрезе на первый пример осуществления полупроводникового модуля согласно изобретению перед помещением модуля в литейную форму для нанесения изоляционного слоя;
фиг.2 полупроводниковый модуль на фиг.1 в литейной форме при нанесении изоляционного слоя;
фиг.3 полупроводниковый модуль на фиг.2 с нанесенным на него изоляционным слоем;
фиг.4 готовый к монтажу полупроводниковый модуль на фиг.3,
фиг.5 упрощенный вид с разрезом на второй пример осуществления полупроводникового модуля согласно изобретению.
На всех фигурах одинаковые элементы обозначены одинаковыми позициями.
Способ осуществления изобретения
Способ изготовления полупроводникового модуля согласно изобретению поясняется с помощью фиг.1-4, на которых показан первый пример его осуществления.
На первой технологической операции на базовом элементе 1 закрепляется изоляционный элемент 2. Изоляционный элемент представляет собой преимущественно подложку с двухсторонним металлизированным покрытием, которая содержит, например, керамическую пластинку с содержанием AlO3 или AlN, металлизированную медью или алюминием. Коэффициент теплового расширения материала базового элемента, например, Мо AlDiC или графит с содержанием алюминия или меди, предпочтительно должен соответствовать такому же коэффициенту материала изоляционного элемента. Изоляционный элемент 2 закреплен с помощью первого металлизированного покрытия 21 непосредственно на базовом элементе, например, с помощью пайки или так называемого низкотемпературного соединения (LTB, Low Temperature Bonding). Второе металлизированное покрытие 22 может располагаться на нескольких, изолированных между собой участках.
В специально предусмотренных выемках базового элемента 1 располагаются контактирующие элементы 3 для контактирования полупроводниковых элементов. Для этого базовый элемент 1, изоляционный элемент 2 и контактирующие элементы 3 помещают в желобчатую литейную форму 41, показанную на фиг.1. Контактирующие элементы 3 с помощью соответствующих направляющих элементов позиционируют и выравнивают по отношению к базовому элементу 1. Литейную форму 41 закрывают ее второй частью 42.
Затем, как показано на фиг.2, через выполненные в литейной форме отверстия 43 заливается электроизоляционный материал 51 в полость 44 литейной формы (показано стрелками). Полость 44 соответствует внутреннему объему литейной формы, не заполненному базовым 1 и изоляционным элементом 2, а также контактирующими элементами 3. В основном полость 44 располагается на участке между контактирующими элементами 3 и базовым элементом 1. В качестве материала образуемого таким образом электроизоляционного слоя 51 применяется преимущественно пластмасса с хорошей текучестью, которая хорошо затвердевает и в затвердевшем состоянии на короткое время может нагреваться до температуры свыше 200°С без существенной деформации. Это важно особенно для таких полупроводниковых модулей, в которых полупроводниковые элементы припаяны к металлизированному покрытию изоляционного элемента. Кроме того, пластмасса должна обладать коэффициентом теплового расширения, который соответствует тому же коэффициенту находящихся рядом материалов. Такими пластмассами являются, например, эпоксиды, известные под торговыми наименованиями Stycast и Aratherm. Эти материалы в отношении пробивного напряжения приблизительно соответствуют силиконовому гелю, применяемому в обычных полупроводниковых модулях, но обладают существенно лучшей адгезией и более высокой диэлектрической константой, соответственно снижающей электрическое поле. В полупроводниковых модулях без припаянных полупроводниковых элементов, например в модулях "Press-Pack", могут также применяться более дешевые материалы, например литейные полиуретаны, которые находят широкое применение при получения внутренних изоляций. В случаях применения, когда к механической жесткости не предъявляется больших требований, может использоваться силиконовый каучук. Он выдерживает значительно более высокие температуры и обладает, в частности в сочетании с так называемыми праймерами, превосходным сцеплением с большинством материалов. Для снижения коэффициента теплового расширения и увеличения теплопроводности в материал изоляционного слоя примешиваются наполнители литьевой смолы в количестве более 50% от литейной массы.
Для облегчения процесса заливки и, в частности, для обеспечения однородности изоляционного слоя 51 перед литьем предпочтительно создавать в литейной форме вакуум. При этом воздух отсасывают из внутреннего объема литейной формы через отверстия 43 или другие специально предусмотренные отверстия. В результате обработки под вакуумом можно предупредить образование пузырьков воздуха внутри изоляционного слоя 51. Пузырьки воздуха могут способствовать образованию пробоев.
После операции заливки полупроводниковый модуль извлекают из литейной формы. Изоляционный слой 51 отверждается настолько, что может обрабатываться механически. За одну рабочую операцию производят съем материала с изоляционного материала 51 до образования общей поверхности с поверхностью второго металлизированного покрытия 22, например обдирочным шлифованием. В этой же плоскости располагаются и контактирующие поверхности 31 контактирующих элементов 3. Поверхности, на которых затем закрепляют проводник или электрод полупроводникового элемента, в частности, контактирующие поверхности 31 и поверхность второго металлизированного покрытия 22, необходимо соответственно предварительно подготовить.
С изоляционного слоя 51 удаляют, в частности, неизбежно образующуюся при литье пленку, которая содержит литьевую массу между деталью и литейной формой и в зависимости от прижимного усилия и качества поверхности деталей может быть очень тонкой, например составлять несколько микрон.
Благодаря расположению в одной плоскости подготовка контактирующих поверхностей 31, поверхности второго металлизированного покрытия 22 и поверхности изоляционного слоя 51 может проводиться одновременно одним инструментом и за одну рабочую операцию. В результате достигается существенное снижение затрат на обработку.
Благодаря абсолютно плоской рабочей поверхности возможно, кроме того, простым способом изменять поверхность, например, производить облагораживание или консервацию контактирующих поверхностей 31.
Также благоприятной оказывается плоская рабочая поверхность при следующей технологической операции, как показано на фиг.3, при которой полупроводниковые элементы 6 устанавливаются на втором металлизированном покрытии 22. Полупроводниковые элементы 6, например, припаивают к металлизированному покрытию или закрепляют посредством низкотемпературного соединения.
Затем полупроводниковые элементы 6 электрически соединяют между собой и с контактирующими поверхностями 31, например, посредством простых контактных соединительных проводников 7.
После этого контактирующие элементы 3, которые до этого времени оставались в основном плоскими, изгибают таким образом, чтобы контактная часть 32 располагалась вертикально к поверхности изоляционного слоя 51. Контактирующие поверхности 3 соответственно подготавливаются и намечается место необходимого изгиба, которым отделяют участок контактирующих поверхностей 3 от контактной части. Контактирующие элементы выполняют из листового металла, их размер и толщина выбираются с учетом протекающих токов. Контактирующий элемент содержит, как видно из фигур, нижний участок, который в сложенном виде располагается под верхним участком. Верхний участок содержит контактирующую поверхность 31 и контактную часть 32. Поскольку верхняя часть располагается лишь на токопроводящей дорожке, то нижний участок служит экраном для поля. Углы и кромки контактирующих элементов, в частности нижнего участка, предпочтительно закруглить для предупреждения превышающих значений поля. Нижний участок отделен от верхнего механически, участок, содержащий складку, свободен от механического напряжения, отрицательно сказывающегося на изоляционный слой или его изолирующую способность. Даже при размыкании контактной части 32 не происходит повреждения этого диэлектрически чувствительного участка. Если контактирующие элементы получены вырубкой из листовой заготовки, например, из посеребренного медного листа, то в результате вырубки образуется слегка закругленная поверхность, которая способна понизить электрическое поле в зоне складки при расположении листа закруглением наружу.
Затем на полупроводниковый модуль устанавливают крышку 9, как показано на фиг.4. Кроме того, полое пространство внутри корпуса заполняют, подобно обычным полупроводниковым модулям, силиконовым гелем 52.
Вертикально ориентированные контактные части 32, выведенные наружу из полупроводникового модуля через крышку 9 корпуса, приводятся в контакт с помощью контактных штеккеров 33.
При изготовлении полупроводникового модуля согласно изобретению во втором варианте выполнения, показанном на фиг.5, применяется тот же способ согласно изобретению.
При этом изоляционный элемент 2 при первой рабочей операции размещают в углублении базового элемента 1 и закрепляют.
Затем базовый элемент 1 и изоляционный элемент 2 с или без контактирующих элементов помещают в литейную форму и заливают электроизоляционный материал в соответствующие полости между базовым и изоляционным элементами.
Как показано на фиг.5, поверхность второго металлизированного покрытия 22, поверхность базового элемента 1 и поверхность изоляционного слоя 51 лежат в общей плоскости. Традиционные стандартные подложки, применяемые преимущественно в качестве изоляционного элемента, не удовлетворяют требованиям в отношении ровности их поверхности для использования в модулях "Press-Pack", их необходимо обрабатывать механически, например фрезерованием или шлифованием. Прецизионное фрезерование благодаря расположению в виде общей поверхности может сопровождаться при изготовлении полупроводникового модуля согласно изобретению фрезерованием изоляционного слоя и проводиться за одну рабочую операцию. Наряду с упомянутым упрощением монтажа полупроводниковых элементов такое расположение позволяет также применять типовые торцевые контакты 8, содержащие контактные пружины и обеспечивающие достаточное прижимное усилие, воздействующее на полупроводниковые элементы 6.
Перечень позиций
1 базовый элемент
2 изоляционный элемент, подложка
21, 22 металлизированные покрытия
3 контактирующий элемент
31 контактирующая поверхность
32 контактная часть
33 контактный штеккер
41, 42 литейная форма
43 впускные отверстия
44 полость
51 изоляционный слой
52 изоляционный гель
6 полупроводниковые элементы, чип
7 контактирующие проводники
8 торцовый контакт
9 корпус
10 крышка-пластина

Claims (10)

1. Полупроводниковый модуль, содержащий
базовый элемент (1),
по меньшей мере один изоляционный элемент (2), расположенный на базовом элементе (1) с помощью первого из двух металлизированных покрытий, нанесенных на противолежащие поверхности изоляционного элемента,
по меньшей мере один полупроводниковый элемент (6), расположенный на втором из двух металлизированных покрытий (22), отличающийся тем, что на краевом участке изоляционного элемента (2) расположен электроизоляционный слой (51), поверхность которого образует с поверхностью другого металлизированного покрытия (22) общую плоскую поверхность.
2. Полупроводниковый модуль по п.1, отличающийся тем, что контактирующий элемент (3) для контактирования по меньшей мере с одним полупроводниковым элементом (6) утоплен в изоляционный слой (51), причем контактирующий элемент (3) электрически изолирован изоляционным слоем (51) от металлизированных покрытий (21, 22), при этом контактирующий элемент (3) содержит контактирующую поверхность (31), которая вместе с поверхностью изоляционного слоя (51) и поверхностью второго металлизированного покрытия (22) образует общую плоскую поверхность.
3. Полупроводниковый модуль по п.2, отличающийся тем, что контактирующий элемент (3) электрически изолирован изоляционным слоем (51) от базового элемента (1).
4. Полупроводниковый модуль по одному из пп.2-3, отличающийся тем, что контактирующий элемент (3) содержит подвижную контактную часть (32), поверхность которой в предварительно собранном состоянии лежит в одной плоскости с поверхностью изоляционного слоя (51), причем
контактная часть (32) в собранном состоянии расположена в основном перпендикулярно поверхности изоляционного слоя (51).
5. Полупроводниковый модуль по п.1, отличающийся тем, что
базовый элемент (1) содержит углубление на своей поверхности, в котором расположен изоляционный элемент (2), причем второе металлизированное покрытие (22) электрически изолировано от базового элемента (1) изоляционным слоем (51), при этом поверхность изоляционного слоя (51) образует с поверхностью второго металлизированного покрытия (22) и поверхностью базового элемента (1) общую плоскую поверхность.
6. Полупроводниковый модуль по п.5, отличающийся тем, что
на поверхности базового элемента (1) расположен по меньшей мере один полупроводниковый элемент (6).
7. Полупроводниковый модуль по одному из пп.1-3, отличающийся тем, что
изоляционный слой (51) выполнен из материала, способного нагреваться без деформации на несколько секунд, в частности на 5-10 с, до температуры свыше 200°С, в частности до температуры свыше 220°С.
8. Способ изготовления полупроводникового модуля, содержащий следующие рабочие операции:
по меньшей мере один изоляционный элемент (2) закрепляют с помощью первого (21) из двух металлизированных покрытий, нанесенных на противолежащие поверхности изоляционного элемента, на базовом элементе (1) или в углублении на поверхности базового элемента (1), а
полупроводниковые элементы (6) закрепляют на другом металлизированном покрытии (22) причем
главные выводы и/или выводы затворов полупроводниковых элементов (6) приводят в контакт с соединительными проводниками (7) и другими электрическими проводниками и соединяют с контактирующими поверхностями (31) контактирующих элементов (3),
отличающийся тем, что перед закреплением полупроводниковых элементов (6)
базовый элемент (1) и изоляционный элемент (2) помещают вместе с контактирующими элементами (3) в литейную форму (41, 42),
формируют изоляционный слой (51) заполнением электроизоляционным материалом незанятой базовым элементом (1), изоляционным элементом (2) и контактирующим элементом (3) части объема литейной формы (44),
отверждают изоляционный слой (51) и затем снимают с него материал в таком количестве, чтобы поверхность изоляционного слоя (51) образовала с поверхностью второго металлизированного покрытия (22), а с контактирующими поверхностями (31) контактирующих элементов общую плоскую поверхность, и после закрепления полупроводниковых элементов подвижные контактные части (32) контактирующих элементов (3) устанавливают перпендикулярно поверхности изоляционного слоя (51).
9. Способ по п.8, отличающийся тем, что изоляционный элемент (2) располагается в углублении базового элемента (1) и изоляционный слой (51) с базовым элементом (1) образуют общую плоскую поверхность.
10. Способ по п.8 или п.9, отличающийся тем, что
в литейной форме (41, 42) создают по меньшей мере частично вакуум перед ее заполнением электроизоляционным материалом, который заливают в свободный объем литейной формы без образования пузырьков и с обеспечением однородности.
RU2002134766A 2001-12-24 2002-12-23 Полупроводниковый модуль и способ изготовления полупроводникового модуля RU2314596C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01811271.4 2001-12-24
EP20010811271 EP1324386B1 (de) 2001-12-24 2001-12-24 Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls

Publications (2)

Publication Number Publication Date
RU2002134766A RU2002134766A (ru) 2004-06-27
RU2314596C2 true RU2314596C2 (ru) 2008-01-10

Family

ID=8184341

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2002134766A RU2314596C2 (ru) 2001-12-24 2002-12-23 Полупроводниковый модуль и способ изготовления полупроводникового модуля

Country Status (5)

Country Link
US (1) US6921969B2 (ru)
EP (1) EP1324386B1 (ru)
JP (1) JP4388739B2 (ru)
CN (1) CN100338763C (ru)
RU (1) RU2314596C2 (ru)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10326176A1 (de) * 2003-06-10 2005-01-05 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleitermodul
JP4496404B2 (ja) * 2003-10-10 2010-07-07 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合基板およびその製造方法
DE102004042366B3 (de) * 2004-09-01 2005-09-08 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleitermodul
DE102008005747A1 (de) * 2008-01-24 2009-07-30 Bayerische Motoren Werke Aktiengesellschaft Leistungselektronikmodul
US7817422B2 (en) 2008-08-18 2010-10-19 General Electric Company Heat sink and cooling and packaging stack for press-packages
US8120915B2 (en) * 2008-08-18 2012-02-21 General Electric Company Integral heat sink with spiral manifolds
DE102009002993B4 (de) * 2009-05-11 2012-10-04 Infineon Technologies Ag Leistungshalbleitermodul mit beabstandeten Schaltungsträgern
DE102009026558B3 (de) * 2009-05-28 2010-12-02 Infineon Technologies Ag Leistungshalbleitermodul mit beweglich gelagerten Schaltungsträgern und Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls
US8218320B2 (en) 2010-06-29 2012-07-10 General Electric Company Heat sinks with C-shaped manifolds and millichannel cooling
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
RU2602835C9 (ru) * 2015-05-13 2017-02-02 Акционерное общество "Концерн радиостроения "Вега" Способ экранирования в электронном модуле
DE102015109186A1 (de) 2015-06-10 2016-12-15 Infineon Technologies Ag Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
CN105402696A (zh) * 2015-11-18 2016-03-16 惠州市华阳光电技术有限公司 一种led电源、填充胶及其灌封工艺
CN106051640A (zh) * 2016-06-24 2016-10-26 安庆市奥立德光电有限公司 一种led电源及其填充料的封装工艺
DE102018127045A1 (de) * 2018-10-30 2020-04-30 Infineon Technologies Ag Kontaktelement, leistungshalbleitermodul mit einem kontaktelement und verfahren zum herstellen eines kontaktelementes

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2196178B (en) * 1986-10-09 1990-04-11 Amp Inc Semiconductor chip carrier system
US4873615A (en) * 1986-10-09 1989-10-10 Amp Incorporated Semiconductor chip carrier system
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
US5436492A (en) * 1992-06-23 1995-07-25 Sony Corporation Charge-coupled device image sensor
JPH0722096A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp 混成集積回路
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
US5834840A (en) * 1995-05-25 1998-11-10 Massachusetts Institute Of Technology Net-shape ceramic processing for electronic devices and packages
US5801073A (en) * 1995-05-25 1998-09-01 Charles Stark Draper Laboratory Net-shape ceramic processing for electronic devices and packages
DE19527611B4 (de) * 1995-07-28 2006-05-24 Schulz-Harder, Jürgen, Dr.-Ing. Verfahren zum Herstellen eines Substrats für elektrische Schaltkreise
US5825623A (en) * 1995-12-08 1998-10-20 Vlsi Technology, Inc. Packaging assemblies for encapsulated integrated circuit devices
US5789270A (en) * 1996-01-30 1998-08-04 Industrial Technology Research Institute Method for assembling a heat sink to a die paddle
US5801074A (en) * 1996-02-20 1998-09-01 Kim; Jong Tae Method of making an air tight cavity in an assembly package
JP2828016B2 (ja) * 1996-03-08 1998-11-25 日本電気株式会社 絶縁型半導体装置の製造方法
US5943558A (en) * 1996-09-23 1999-08-24 Communications Technology, Inc. Method of making an assembly package having an air tight cavity and a product made by the method
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6281579B1 (en) * 1997-02-14 2001-08-28 International Rectifier Corporation Insert-molded leadframe to optimize interface between powertrain and driver board
TW408453B (en) * 1997-12-08 2000-10-11 Toshiba Kk Package for semiconductor power device and method for assembling the same
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
DE19914815A1 (de) 1999-03-31 2000-10-05 Abb Research Ltd Halbleitermodul
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
DE19959248A1 (de) 1999-12-08 2001-06-28 Daimler Chrysler Ag Isolationsverbesserung bei Hochleistungs-Halbleitermodulen
US6384472B1 (en) * 2000-03-24 2002-05-07 Siliconware Precision Industries Co., Ltd Leadless image sensor package structure and method for making the same

Also Published As

Publication number Publication date
JP4388739B2 (ja) 2009-12-24
CN1428850A (zh) 2003-07-09
JP2003197852A (ja) 2003-07-11
EP1324386A1 (de) 2003-07-02
EP1324386B1 (de) 2011-06-15
US20030116839A1 (en) 2003-06-26
US6921969B2 (en) 2005-07-26
CN100338763C (zh) 2007-09-19

Similar Documents

Publication Publication Date Title
RU2314596C2 (ru) Полупроводниковый модуль и способ изготовления полупроводникового модуля
CA2276376C (en) Power module board and power module using the board
US4766481A (en) Power semiconductor module
KR100576298B1 (ko) 수지몰드형 디바이스 및 그 제조장치
JPH06224316A (ja) 電力回路パッケージを形成する方法
US6404048B2 (en) Heat dissipating microelectronic package
JP4465906B2 (ja) パワー半導体モジュール
KR20020084684A (ko) 전기적으로 절연된 전력 장치 패키지
RU2322729C1 (ru) Корпус полупроводникового прибора с высокой нагрузкой по току (варианты)
US7229855B2 (en) Process for assembling a double-sided circuit component
RU2193260C1 (ru) Способ изготовления многокомпонентного трехмерного электронного модуля
RU2002134766A (ru) Полупроводниковый модуль и способ изготовления полупроводникового модуля
US6281579B1 (en) Insert-molded leadframe to optimize interface between powertrain and driver board
US6727585B2 (en) Power device with a plastic molded package and direct bonded substrate
US5898128A (en) Electronic component
EP4187596A1 (en) Power semiconductor module, method for assembling a power semiconductor module and housing for a power semiconductor module
KR100453019B1 (ko) 비교적높은전압들에적합한표면실장용반도체장치제조방법및그반도체장치
JP2004529505A (ja) パワー半導体モジュール
KR900001984B1 (ko) 수지봉합형 반도체장치
US6982482B2 (en) Packaging of solid state devices
CN110164826A (zh) 一种功率模块及电子设备
CN102150259B (zh) 半导体装置以及用于制造半导体装置的方法
RU2193259C1 (ru) Способ изготовления трехмерного полимерного электронного модуля
US20240055310A1 (en) Semiconductor package
EP4053887A1 (en) Method and device for producing a housing

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20121224