RU2281615C1 - Virtual reality system - Google Patents

Abstract

FIELD: engineering of computer hardware, possible use together with personal computer for forming a three-dimensional image.

SUBSTANCE: system contains control block, six row accumulators, frame scanning block, two blocks for modulation of radiations, four amplifiers, four piezo-deflectors, four sources of positive supporting voltage, four sources of negative supporting voltage and two lusterless screens.

EFFECT: increased resolution of images on screens and increased frequency of frames.

9 dwg

Description

Изобретение относится к аппаратным устройствам компьютерного оборудования и используется совместно с персональным компьютером (PC) для формирования трехмерного изображения. The invention relates to hardware devices of computer equipment and is used in conjunction with a personal computer (PC) to form a three-dimensional image.

Прототипом принят кибершлем V8 фирмы Virtual Research Sistems [1, c.557], содержащий блок управления, два соединительных кабеля и шлем, включающий две ЖК-матрицы размером по диагонали 1,3'' (дюйма). В качестве входного сигнала используется выходной сигнал видеоадаптера VGA в режиме 640×480 при построчной развертке и частоте кадров 60 Гц. Сигнал подается на вход блока управления через 15-контактныи VGA-разъем. Блок управления выполняет функции коммутирующего устройства, имеет два входа для раздельного подключения левого и правого экранов. Оба сигнала поступают на экраны шлема независимо друг от друга. Шлем соединяется с блоком управления 50-контактным SCSI-разъемом. Каждая ЖК-матрица размером по диагонали 1,3'' с разрешением 307200 элементов. Недостатками прототипа являются: недостаточное разрешение ЖК-матриц [1, с.558], частота ограничена 60 Гц, высокая стоимость.The prototype was adopted by the V8 cyber helmet of Virtual Research Sistems [1, p. 577], which contains a control unit, two connecting cables and a helmet, which includes two LCD matrices with a diagonal size of 1.3 '' (inches). As the input signal, the output signal of the VGA video adapter in the 640 × 480 mode is used with progressive scanning and a frame frequency of 60 Hz. The signal is input to the control unit via a 15-pin VGA connector. The control unit performs the functions of a switching device, has two inputs for separately connecting the left and right screens. Both signals are fed to the helmet screens independently of each other. The helmet connects to the control unit with a 50-pin SCSI connector. Each LCD is 1.3 '' diagonal with a resolution of 307200 elements. The disadvantages of the prototype are: insufficient resolution of the LCD matrices [1, p.558], the frequency is limited to 60 Hz, high cost.

Цель изобретения - повышение разрешения изображений на экранах и увеличение частоты кадров.The purpose of the invention is to increase the resolution of images on screens and increase the frame rate.

Техническим результатом является увеличение разрешения изображения на экранах в 1,56 раза (480000/307200) и частоты кадров в 1,41 раза (85/60), достигаемое применением развертки растра двумя строками одновременно, преобразование двоичных кодов в яркостное излучение двух излучателей (для двух строк) и электронно-оптической разверткой растров.The technical result is to increase the resolution of the image on the screens by 1.56 times (480000/307200) and the frame rate by 1.41 times (85/60), achieved by applying the raster scan in two lines at the same time, converting binary codes into the luminous radiation of two emitters (for two lines) and electron-optical scanning of rasters.

Сущность изобретения заключается в том, что в систему виртуальной реальности, содержащую блок управления, два соединительных кабеля и шлем, введены шесть строчных накопителей кодов, шесть блоков импульсных усилителей, два блока модуляции излучений, последовательно соединенные первый усилитель и первый пьезодефлектор с отражателем на торце, второй усилитель и второй пьезодефлектор с отражателем на торце, третий усилитель и третий пьезодефлектор с отражателем на торце, четвертый усилитель и четвертый пьезодефлектор с отражателем на торце, четыре источника опорных напряжений и два матовых экрана. Используется построчная развертка без обратных ходов. Стереокадр формируется видеоадаптером PC из левого и правого кадров стереопары. Используется видеорежим 800×600×85. С блока управления коды левого и правого кадров раздельно по цветам сигналов R, G, В поступают в строчные накопители кодов, усиливаются в 1-6 импульсных усилителях, поступают в первый и второй блоки модуляции излучений, лучи с которых развертываются пьезодефлекторами на левом и правом экранах.The essence of the invention lies in the fact that in a virtual reality system containing a control unit, two connecting cables and a helmet, six lowercase codes stores, six pulse amplifier units, two radiation modulation units, a first amplifier and a first piezoelectric reflector with a reflector at the end are connected in series, a second amplifier and a second piezoelectric deflector with a reflector at the end, a third amplifier and a third piezoelectric deflector with a reflector at the end, a fourth amplifier and a fourth piezoelectric deflector There are four reference voltage sources and two matte screens. Used progressive scan without reverse moves. The stereo frame is formed by the PC video adapter from the left and right frames of the stereo pair. The video mode is 800 × 600 × 85. From the control unit, the codes of the left and right frames separately according to the colors of the signals R, G, B enter the lower case codes, are amplified by 1-6 pulse amplifiers, enter the first and second blocks of radiation modulation, the rays from which are deployed by piezoelectric deflectors on the left and right screens .

Функциональная схема системы представлена на фиг.1, блок-схема строчного накопителя кодов - на фиг.3, развертка растра и управляющие сигналы - на фиг.2, функциональные схемы первого и второго блоков регистров - на фиг.4 и 5, конструкция пьезодефлектора - на фиг.6, блок модуляции излучений - на фиг.7, суммирующий усилитель - на фиг.8. The functional diagram of the system is shown in Fig. 1, a block diagram of a line code store is shown in Fig. 3, the raster scan and control signals are shown in Fig. 2, the functional diagrams of the first and second register blocks are shown in Figs. 4 and 5, and the piezoelectric deflector design is in Fig.6, the radiation modulation unit - in Fig.7, the summing amplifier - in Fig.8.

Система виртуальной реальности включает (фиг.1) блок 1 управления, шесть идентичных строчных накопителя 2_1-6 кодов, шесть блоков 3-8 импульсных усилителей, блок 9 строчной развертки из последовательно соединенных делителя 10 частоты (4:1), задающего генератора 11 и выходного каскада 12, блок 13 кадровой развертки из последовательно соединенных элемента И 14, задающего генератора 15 и суммирующего усилителя 16 и делителя 17 частоты (2:1), первый блок 18 модуляции излучений, второй блок 19 модуляции излучений, последовательно соединенные первый усилитель 20 и первый пьезодефлектор 21 с отражателем на торце, первый источник 22 положительного опорного напряжения, второй источник 23 отрицательного опорного напряжения, второй усилитель 24 и второй пьезодефлектор 25 с отражателем на торце, третий источник 26 положительного опорного напряжения, четвертый источник 27 отрицательного опорного напряжения и первый матовый экран 28, последовательно соединенные третий усилитель 29 и третий пьезодефлектор 30 с отражателем на торце, пятый источник 31 положительного опорного напряжения, шестой источник 32 отрицательного опорного напряжения, четвертый усилитель 33 и четвертый пьезодефлектор 34 с отражателем на торце, седьмой источник 35 положительного опорного напряжения, восьмой источник 36 отрицательного опорного напряжения и второй матовый экран 37. The virtual reality system includes (Fig. 1) a control unit 1, six identical lowercase drives 2 _1-6 codes, six blocks of 3-8 pulse amplifiers, a horizontal scan unit 9 from a series-connected frequency divider 10 (4: 1), a master oscillator 11 and the output stage 12, the block 13 frame scan of a series-connected element And 14, the master oscillator 15 and the summing amplifier 16 and the frequency divider 17 (2: 1), the first block 18 of the modulation of radiation, the second block 19 of the modulation of radiation, connected in series to the first amplifier 20 and the first piezoelectric deflector 21 with a reflector at the end, the first source 22 of the positive reference voltage, the second source 23 of the negative reference voltage, the second amplifier 24 and the second piezoelectric deflector 25 with the reflector at the end, the third source 26 of the positive reference voltage, the fourth source of the negative reference voltage 27 and the first matte screen 28, connected in series with the third amplifier 29 and the third piezoelectric deflector 30 with a reflector at the end, the fifth source 31 of the positive reference voltage, the sixth source 32 of the negative Nogo reference voltage, the fourth amplifier 33 and the fourth pezodeflektor reflector 34 on the end of the seventh source 35 positive reference voltage source 36, the eighth negative reference voltage and a second matte screen 37.

Строчные накопители 2_1-6 кодов идентичны, каждый включает (фиг.3) первый блок 38 регистров, второй блок 39 регистров и делитель 40 частоты (2:1). Блоки регистров 38 и 39 идентичны (фиг.4, 5), каждый включает первый 41, второй 42, третий 43 и четвертый 44 ключи, первый 45, второй 46, третий 47 и четвертый 48 распределители импульсов, первые восемь регистров 49_1-8 и вторые восемь регистров 50_1-8. Пьезодефлекторы 21, 25, 30 и 34 (фиг.6) являются торцевыми биморфными пьезоэлементами со световым отражателем на торце, конструктивно выполнены [2, c.118] из первой 51 и второй 52 пьезопластин, внутреннего электрода 53, первого 54 и второго 55 внешних электродов. Один конец пьезопластин жестко закреплен в держателе 56, на свободном торце расположен световой отражатель 57. Блоки 18, 19 модуляции излучений идентичны (фиг.7), каждый включает первый излучатель 58 трех основных цветов (R, G, В), второй излучатель 59 трех основных цветов и объектив 60. Входами блока являются входы излучателей 58, 59. Выходом являются излучения излучателей, фокусируемые объективом 60 в два цветовых пятна на отражателе своего пьезодефлектора 21, 30, каждый диаметром не более 0,02 мм. Плоскости излучения находятся в задней фокальной плоскости объектива 60, в передней фокальной плоскости которого расположен отражатель пьезодефлектора. Каждый излучатель включает 24 светодиода: 8 - красного цвета излучения, 8 - зеленого и 8 синего цвета излучения. Суммирующий усилитель 16 (фиг.8) включает последовательно соединенные счетчик 61 импульсов, дешифратор 62, ключ 63, формирователь 64 импульсов и выходной усилитель 65. Первым входом является первый вход выходного усилителя 65, вторым - счетный вход счетчика 61 импульсов, управляющим входом является управляющий вход счетчика 61 импульсов и объединенный с ним первый управляющий вход ключа 63.Line drives 2 _1-6 codes are identical, each includes (Fig. 3) a first block of 38 registers, a second block of 39 registers and a frequency divider 40 (2: 1). The blocks of registers 38 and 39 are identical (Figs. 4, 5), each includes the first 41, second 42, third 43 and fourth 44 keys, the first 45, second 46, third 47 and fourth 48 pulse distributors, the first eight registers 49 _1-8 and the second eight registers 50 _1-8 . Piezoelectric deflectors 21, 25, 30 and 34 (Fig. 6) are end bimorph piezoelectric elements with a light reflector at the end, structurally made [2, p.118] from the first 51 and second 52 piezoelectric plates, the inner electrode 53, the first 54 and second 55 outer electrodes. One end of the piezoelectric plates is rigidly fixed in the holder 56, a light reflector 57 is located on the free end. The radiation modulation units 18, 19 are identical (Fig. 7), each includes a first emitter 58 of three primary colors (R, G, B), a second emitter 59 of three primary colors and the lens 60. The inputs of the block are the inputs of the emitters 58, 59. The output is the radiation of the emitters focused by the lens 60 into two color spots on the reflector of its piezoelectric deflector 21, 30, each with a diameter of not more than 0.02 mm. The radiation planes are located in the rear focal plane of the lens 60, in the front focal plane of which there is a piezoelectric reflector. Each emitter includes 24 LEDs: 8 - red radiation, 8 - green and 8 blue radiation. The summing amplifier 16 (Fig. 8) includes serially connected pulse counter 61, a decoder 62, a key 63, a pulse shaper 64 and an output amplifier 65. The first input is the first input of the output amplifier 65, the second is the counting input of the pulse counter 61, the control input is a control the input of the pulse counter 61 and the first control input of the key 63 combined with it.

На 1-6 информационные входы блока 1 управления (фиг.1) с соответствующих выходов видеоадаптера PC (поддерживающего выход на два дисплея) поступают два цифровых видеосигнала (левого и правого кадров), представляемые раздельно 8-разрядными цветовыми сигналами R, G, В. На управляющие 1-3 входы блока 1 с видеоадаптера поступают частота дискретизации 40,8 МГц, кадровые 85 Гц и строчные 51 кГц синхроимпульсы.To 1-6 information inputs of the control unit 1 (Fig. 1), two digital video signals (left and right frames), represented separately by 8-bit color signals R, G, B, are received from the corresponding outputs of the PC video adapter (supporting the output to two displays) The control 1-3 inputs of block 1 from the video adapter receive a sampling frequency of 40.8 MHz, a frame frequency of 85 Hz, and lowercase 51 kHz clock pulses.

Частота дискретизации кодов цветовых сигналов составляет:The sampling rate of color codes is:

600_строк×85 Гц×800_{отсчетов}=40,8 МГц600 _lines × 85 Hz × 800 _samples = 40.8 MHz

Частота строчных синхросигналов: 600×85 Гц=51 кГц.Horizontal sync frequency: 600 × 85 Hz = 51 kHz.

При развертке растра двумя строками одновременно частота строк составляет: 51 кГц:2=25,5 кГц. Длительность строки при этом составляет 39,2 мкс (1000 мкс/25,5 кГц).When scanning a raster with two lines at the same time, the line frequency is: 51 kHz: 2 = 25.5 kHz. The line length in this case is 39.2 μs (1000 μs / 25.5 kHz).

Блок 9 строчной развертки выдает на входы усилителей 20, 29 линейно изменяющееся напряжение в виде равнобедренного треугольника (фиг.2). Напряжение сигнала сначала возрастает пропорционально времени, отражатели пьезодефлекторов 21, 30 с равномерной скоростью синхронно и синфазно поворачиваются слева направо, по достижении края растра напряжение развертки уменьшается пропорционально времени, отражатели с той же скоростью возвращаются обратно, период управляющего напряжения равен длительности двух строк, поэтому пьезодефлекторы колеблются с частотой 12,75 кГц. Так как развертка растра выполняется двумя строками одновременно за один период колебания пьезодефлектора 21 (30) развертываются четыре строки: две слева направо и две справа налево, развертка строк без обратных ходов и встречная, первая пара строк слева направо (фиг.2), вторая пара строк идет ей навстречу - справа налево. Выполнение такой развертки осуществляют блоки регистров 38, 39. Делитель 10 частоты выполняет деление 4:1, на вход задающего генератора 11 поступают импульсы 12,75 кГц. Задающий генератор 11 формирует управляющие прямоугольные импульсы с периодом 78,4 мкс, которые поступают в выходной каскад 12, формирующий управляющие треугольной формы сигналы с периодом 78,4 мкс. Сигнал с усилителя 12 поступает на внутренний электрод 53 (фиг.6) пьезодефлектора 21, 30, к внешнему электроду 54 приложено напряжение с источника 22 положительного опорного напряжения, к внешнему электроду 55 приложено напряжение с источника 23 опорного напряжения. При подаче управляющего напряжения на внутренний электрод происходит деформация пьезопластин [2 с.122], торец со световым отражателем приходит в колебательное движение и отклоняет луч излучения, выполняя строчную развертку одновременно двух лучей. Коды поступают с блоков 2_1-6 с в соответствующие блоки 3-8 импульсных усилителей, которых в каждом блоке по 16 штук, используются микросхемы 533АП6 [3, с.128]. Сигналы кодов, усиленные до необходимой величины, запитывают свои светодиоды в излучателях 58, 59. Объектив 60 фокусирует их излучение на отражателях пьезодефлекторов 21, 30, которые выполняют развертку двух строк на отражателях пьезодефлекторов 25, 34, которые выполняют кадровую развертку изображения на экранах 28, 37. Ширина отражателей пьезодефлекторов 21, 30 принимается 1 мм (для облегчения юстировки), длина до 3 мм. Ширина отражателей пьезодефлекторов 25, 34 принимается 2 мм, длина не менее 24 мм (0,03 мм×800). Кадровая развертка с обратным ходом (фиг.2), равным длительности 4-х парных строк: 39,2 мкс×4=156,8 мкс, 1,33% от длительности кадра. Форма управляющего напряжения кадровой развертки представлена на фиг.2. Период развертки 11,76 мс (1000 мс/85). Задающий генератор 15 формирует линейно изменяющееся пилообразное напряжение, поступающее на первый вход суммирующего усилителя 16. На вход задающего генератора 15 поступают импульсы с элемента И 14 в момент прихода на его входы синхронных импульсов строки и кадра. На второй вход суммирующего усилителя 16 поступают с делителя 17 частоты (2:1) импульсы частотой 25,5 кГц. Каждый импульс 25,5 кГц перемещает пару строк в конце растра на шаг в две строки. Назначение блоков с 61 по 64 подавать на второй вход выходного усилителя 65 в нужное время импульсы соответствующей амплитуды и длительности. Счетчик 6-19-разрядный, производит счет импульсов 25,5 кГц, цикл счета 300 импульсов, при поступлении 296-го импульса дешифратор 62 выдает сигнал U₃, закрывающий ключ 63. Развертка кадра идет вниз, и следует обратный ход. Блок 1 управления, строчные накопители 2_1-6 кодов, блоки 3-8 импульсных усилителей, блок 9 строчной развертки и блок 13 кадровой развертки смонтированы совместно в корпусе внешнего блока 66. Блоки 18, 19 модуляции излучений, пьезодефлекторы 21, 25, 30, 34, усилители 20, 24, 29, 33 и источники опорных напряжений смонтированы соответствующим образом непосредственно в шлеме 67. Входы блоков 18, 19 соединены с выходами блоков 3-8 импульсных усилителей многожильным соединительным кабелем с 96-ю информационными линиями (16×6), плюс к ним две управляющие линии: от блока 9 к усилителям 20, 29 и от блока 13 к усилителям 24, 33. Каждый строчный накопитель 2 кодов (фиг.3) включает первый 38 и второй 39 блоки регистров и делитель 40 частоты (2:1). Блок 38 принимает нечетные строки кадра, блок 39 принимает четные строки кадра. Процесс накопления кодов строк начинает блок 38 регистров (фиг.4). Первый ключ 41 (вход 1) открывается импульсом 25,5 кГц с блока 17 и пропускает импульсы дискретизации 40,8 МГц_д с блока 1 на вход распределителя 45 импульсов, выдающего с 800 выходов тактовые импульсы U_Т. Первые восемь регистров 49_1-8 и вторые восемь регистров 50_1-8 включают по 800 разрядов каждый, по числу отсчетов в строке, при нечетных строках заполняются регистры 49_1-8 в блоке 38, при четных строках заполняются регистры 49_1-8 в блоке 39. При поступлении следующей пары строк коды нечетной строки заполняют регистры 50_1-8 в блоке 38, коды четной строки заполняют регистры 50_1-8 в блоке 39. В регистры 49₁ и 50₁ заносятся первые разряды кодов, в регистры 49₂ и 50₂ заносятся вторые разряды кодов,... в регистры 49₈ и 50₈ заносятся восьмые разряды кодов. Всего в каждый регистр заносятся 800 бит, в 8 регистров 800 байт (6400 бит), первый импульс U_Т с блока 45 поступает параллельно на первые (тактовые) входы первых разрядов регистров 49_1-8, по которому сигналы разрядов первого кода строки поступают в первые разряды регистров 49_1-8, по второму U_Т сигналы разрядов второго кода строки поступают во вторые разряды регистров 49_1-8 и т.д., при 800-тактовом импульсе сигналы разрядов 800-го кода строки поступают в 800-е разряды регистров 49_1-8. Сигнал с 800-го выхода блока 48 закрывает ключ 41 и открывает ключ 41 в блоке 39 (фиг.5). Тем же порядком 800 кодов четной строки заполняют регистры 49_1-8 в блоке 39. Тактовый сигнал с 800-го выхода блока 45 (в блоке 39) поступает на 4-е управляющие входы блоков 38, 39. В блоке 38 этот сигнал открывает ключ 42 и ключ 43. Ключ 42 пропускает сигналы U_ВЫД 20,4 МГц на вход распределителя 46 импульсов, а ключ 43 пропускает тактовые импульсы 40,8 МГЦ на вход распределителя 47 импульсов. В блоке 39 сигнал с 4-го управляющего входа открывает один ключ 42, пропускающий сигналы U_ВЫД 20,4 МГц на вход распределителя 46 импульсов. Сигналы U_ВЫД в блоке 38 выдают коды первой строки с регистров 49_1-8, а в блоке 39 выдают коды второй строки с регистров 49_1-8. Так как коды выдаются сигналами 20,4 МГц в два раза меньшей частоты, чем 40,8 МГЦ, то, следовательно, длительность выдаваемых строк увеличивается в два раза и составляет: 19,6 мкс×2=39,2 мкс. Одновременно в блоке 38 распределитель 47 импульсов выдает U_Т тактовые импульсы 40,8 МГц на первые входы разрядов регистров 50_1-8 и коды 3-й строки заносятся в разряды регистров 50_1-8 Сигнал с 800-го выхода блока 47 в блоке 38 закрывает ключ 43 и открывает ключ 43 (вход) в блоке 39, пропускающий импульсы 40,8 МГЦ на вход распределителя 47 импульсов в блоке 39. В регистры 50_1-8 блока 39 поступают коды 4-й строки. Затем сигнал с 800-го выхода закрывает ключ 43 и открывает ключи 44 в блоках 38, 39, на входы которых поступают импульсы U_ВЫД 20,4 МГц, параллельно выдающие коды 3-й и 4-й строк в блоки импульсных усилителей. Коды следующей 5-й строки поступают в освободившиеся регистры 48_1-8 блока 38, а коды 6-й строки поступают в освободившиеся разряды регистров 49_1-8 блока 39, Пока коды 5-й и 6-й строк друг за другом заполняют регистры 49_1-8 в блоках 38 и 39, коды 3-й и 4-й строк выдаются из регистров 50_1-8 блоков 38, 39 и блоки импульсных усилителей. Так как развертка второй пары строк (3 и 4) выполняется встречно первой паре строк 1 и 2, то и выдача кодов этих строк начинается не с 1-го кода, а с 800-го кода к первому коду. Такой процесс выдачи выполняется сигналами U_ВЫД с выходов распределителя 48 импульсов, которые подключены к вторым управляющим входам регистров 50_1-8 в следующем порядке: первый выход подключен к 800-м разрядам регистров, а 800-й выход подключен к первым разрядам регистров. Сигналы кодов со строчных накопителей 2_1-6 кодов поступают соответственно в блоки 3-8 импульсных усилителей, где усиливаются и поступают с блоков 3, 4, 5 в блок 19 модуляции излучений (фиг.1), с блоков 6, 7, 8 - в блок 18 модуляции излучений. Каждый блок модуляции излучений выполняет яркостную модуляцию трех цветов (R, G, В) в двух излучателях одновременно. Яркостная модуляция выполняется включением на излучение числа светодиодов в излучателе соответственно весам разрядов в коде. Яркость, насыщенность и цветовой тон результирующего цвета с излучателя на экране определяется суммарной энергией и взаимным соотношением цветов в излучателе. Распределение светодиодов и нейтральных светофильтров по весам разрядов в коде приведено в таблице.Block 9 line scan produces at the inputs of the amplifiers 20, 29 a linearly varying voltage in the form of an isosceles triangle (figure 2). The signal voltage first increases in proportion to time, the piezoelectric deflectors 21, 30 at a uniform speed synchronously and in-phase rotate from left to right, when the raster edge is reached, the sweep voltage decreases in proportion to time, the reflectors return at the same speed, the control voltage period is equal to the length of two lines, so the piezoelectric deflectors oscillate with a frequency of 12.75 kHz. Since the raster scan is performed in two rows at the same time for one oscillation period of the piezoelectric deflector 21 (30), four rows are deployed: two from left to right and two from right to left, scan of lines without backward moves and counter, the first pair of lines from left to right (figure 2), the second pair lines goes towards her - from right to left. Such a sweep is performed by blocks of registers 38, 39. The frequency divider 10 performs a 4: 1 division, 12.75 kHz pulses are fed to the input of the master oscillator 11. The master oscillator 11 generates a control rectangular pulses with a period of 78.4 μs, which are fed to the output stage 12, forming a triangular-shaped control signals with a period of 78.4 μs. The signal from the amplifier 12 is fed to the internal electrode 53 (Fig. 6) of the piezoelectric deflector 21, 30, the voltage from the source 22 of the positive reference voltage is applied to the external electrode 54, and the voltage from the voltage source 23 is applied to the external electrode 55. When a control voltage is applied to the internal electrode, the piezoelectric plates are deformed [2 p. 122], the end face with the light reflector comes into vibrational motion and deflects the radiation beam, performing a horizontal scan of two rays simultaneously. Codes come from blocks 2 _1-6 s in the corresponding blocks of 3-8 pulse amplifiers, of which each block has 16 pieces, 533AP6 microcircuits are used [3, p.128]. The code signals, amplified to the required value, feed their LEDs in the emitters 58, 59. The lens 60 focuses their radiation on the reflectors of the piezoelectric deflectors 21, 30, which scan two lines on the reflectors of the piezoelectric deflectors 25, 34, which perform a frame scan of the image on the screens 28, 37. The width of the reflectors of the piezoelectric deflectors 21, 30 is taken 1 mm (to facilitate alignment), length up to 3 mm. The width of the reflectors of the piezoelectric deflectors 25, 34 is taken 2 mm, the length is not less than 24 mm (0.03 mm × 800). Frame scan with a reverse stroke (figure 2) equal to the duration of 4 paired lines: 39.2 μs × 4 = 156.8 μs, 1.33% of the frame duration. The form of the control voltage frame scan is presented in figure 2. The sweep period is 11.76 ms (1000 ms / 85). The master oscillator 15 generates a linearly varying sawtooth voltage supplied to the first input of the summing amplifier 16. The input of the master oscillator 15 receives pulses from the element And 14 at the time of arrival of synchronous pulses of the line and frame at its inputs. The second input of the summing amplifier 16 receives pulses of a frequency of 25.5 kHz from a frequency divider 17 (2: 1). Each 25.5 kHz pulse moves a pair of lines at the end of the raster by a two-line step. The purpose of the blocks 61 to 64 is to provide pulses of the corresponding amplitude and duration to the second input of the output amplifier 65 at the right time. The counter is 6-19-bit, it counts pulses of 25.5 kHz, the cycle counts 300 pulses, when the 296th pulse arrives, the decoder 62 gives a signal U ₃ , which closes the key 63. The frame sweep goes down, and the reverse moves. The control unit 1, line drives 2 _1-6 codes, blocks 3-8 pulse amplifiers, block 9 line scan and block 13 frame scan are mounted together in the housing of the external unit 66. Blocks 18, 19 radiation modulation, piezoelectric deflectors 21, 25, 30, 34, amplifiers 20, 24, 29, 33 and reference voltage sources are mounted directly directly in the helmet 67. The inputs of blocks 18, 19 are connected to the outputs of blocks 3-8 of pulse amplifiers by a multicore connecting cable with 96 data lines (16 × 6) , plus two control lines to them: from block 9 to preamplifier 20, 29 and from block 13 to the amplifiers 24, 33. Each drive line 2 codes (3) comprises a first 38 and second 39 register blocks 40 and frequency divider (2: 1). Block 38 receives the odd lines of the frame, block 39 receives the even lines of the frame. The process of accumulating line codes starts block 38 registers (figure 4). The first key 41 (input 1) opens with a 25.5 kHz pulse from block 17 and passes 40.8 MHz _d sampling pulses from block 1 to the input of a pulse distributor 45, which generates clock pulses U _T from 800 outputs. The first eight registers 49 _1-8 and the second eight registers 50 _1-8 include 800 bits each, according to the number of samples in a row, with odd lines, registers 49 _1-8 in block 38 are filled, with even lines, registers 49 _1-8 in block 39. Upon receipt of the next pair of lines, the codes of the odd line fill the registers 50 _1-8 in block 38, the codes of the even line fill the registers 50 _1-8 in block 39. The first bits of the codes are entered into registers 49 ₁ and 50 ₁ , into registers 49 ₂ and 50 _{2 the} second digits of the codes are entered, ... the eighth digits of the codes are entered into the registers 49 ₈ and 50 ₈ . In total, 800 bits are entered in each register, 800 bytes (6400 bits) in 8 registers, the first pulse U _T from block 45 is sent in parallel to the first (clock) inputs of the first bits of registers 49 _1-8 , by which the signals of the bits of the first line code are sent to the first bits of the registers 49 _1-8 , for the second U _{T, the} signals of the bits of the second line code go to the second bits of the registers 49 _1-8 , etc., with an 800-clock pulse, the signals of the bits of the 800th line code go to the 800th bits registers 49 _1-8 . The signal from the 800th output of block 48 closes the key 41 and opens the key 41 in block 39 (Fig. 5). In the same order, 800 even-line codes are filled in registers 49 _1-8 in block 39. The clock signal from the 800th output of block 45 (in block 39) is fed to the 4th control inputs of blocks 38, 39. In block 38, this signal opens the key 42 and a key 43. A key 42 passes 20.4 MHz U _OUT signals to the input of the pulse distributor 46, and a key 43 passes 40.8 MHz clock pulses to the input of the 47 pulse distributor. In block 39, the signal from the 4th control input opens one key 42, which transmits signals U _OUT 20.4 MHz to the input of the pulse distributor 46. Signals U _OUT in block 38 give the codes of the first line from registers 49 _1-8 , and in block 39 give the codes of the second line from registers 49 _1-8 . Since the codes are issued by 20.4 MHz signals at half the frequency than 40.8 MHz, therefore, the duration of the output lines is doubled and amounts to: 19.6 μs × 2 = 39.2 μs. At the same time, in block 38, the pulse distributor 47 gives U _T clock pulses of 40.8 MHz to the first inputs of the bits of the registers 50 _1-8 and the codes of the 3rd line are entered into the bits of the registers 50 _1-8. The signal from the 800th output of the block 47 in block 38 closes the key 43 and opens the key 43 (input) in block 39, which transmits pulses of 40.8 MHz to the input of the pulse distributor 47 in block 39. The 4th line codes are sent to the registers 50 _{1-8 of} block 39. Then the signal from the 800th output closes the key 43 and opens the keys 44 in blocks 38, 39, the inputs of which receive pulses U _OUT 20.4 MHz, in parallel issuing codes of the 3rd and 4th lines in the blocks of pulse amplifiers. The codes of the next 5th line go to the freed registers 48 _{1-8 of} block 38, and the codes of the 6th line go to the freed bits of registers 49 _{1-8 of} block 39, While the codes of the 5th and 6th lines fill the registers one after another 49 _1-8 in blocks 38 and 39, codes of the 3rd and 4th lines are issued from the registers 50 _{1-8 of} blocks 38, 39 and blocks of pulse amplifiers. Since the scan of the second pair of lines (3 and 4) is performed counter to the first pair of lines 1 and 2, then the issuance of codes for these lines does not begin with the 1st code, but with the 800th code to the first code. Such a process of issuing is performed by U _OUT signals from the outputs of the 48 pulse distributor, which are connected to the second control inputs of the registers 50 _1-8 in the following order: the first output is connected to the 800th bits of the registers, and the 800th output is connected to the first bits of the registers. The code signals from the lowercase drives 2 _1-6 codes are respectively received in blocks of 3-8 pulse amplifiers, where they are amplified and supplied from blocks 3, 4, 5 to block 19 of the radiation modulation (Fig. 1), from blocks 6, 7, 8 - in block 18 modulation of radiation. Each radiation modulation unit performs luminance modulation of three colors (R, G, B) in two emitters simultaneously. Brightness modulation is performed by switching on the radiation of the number of LEDs in the emitter according to the weight of the bits in the code. The brightness, saturation and hue of the resulting color from the emitter on the screen is determined by the total energy and the mutual ratio of colors in the emitter. The distribution of LEDs and neutral filters according to the discharge weights in the code is given in the table.

№ разряда в кодеDischarge number in code 1one 22 33 4four 55 66 77 88 старшийolder             младший разрядlow order разрядdischarge             Светодиодов в разряде LEDs in discharge 1one 1one 1one 1one 1one 1one 1one 1one Кратность светофильтраMultiplicity of the filter -- 2^х 2 ^x 4^х 4 ^x 8^х 8 ^x 16^х 16 ^x 32^х 32 ^x 64^х 64 ^x 128^х 128 ^x

В излучателях применены светодиоды типа HLMP фирмы "Хьюлетт-Паккард" [4, c.71]. Для красного излучения приняты светодиоды HLMP-AL00 с силой света 0,4 кд [4, c.71], длиной волны 0,59 мкм при токе 0,02 А, для зеленого излучения - светодиоды HLMP-АМ00 с силой света 0,8 кд, длиной волны 0,526 мкм при токе 0,02 А, для синего излучения - светодиоды HLMP-АВ00 с силой света 0,3 кд, длиной волны 0,475 мкм при токе 0,02 А. Суммарное излучение светодиодов трех цветов излучателя смешивается объективом 60 при фокусировке в световое пятно диаметром не более 0,02 мм, которое и определяет разрешение изображения и размеры экрана. Суммарная сила света одного излучателя с учетом, что светодиоды всех цветов имеют силу света синего светодиода 0,3 кд, составляет:In emitters, HLMP type LEDs of the Hewlett-Packard company are used [4, p. 71]. For red radiation, HLMP-AL00 LEDs with a light intensity of 0.4 cd were adopted [4, p. 71], a wavelength of 0.59 μm at a current of 0.02 A, for green radiation, HLMP-AM00 LEDs with a light intensity of 0.8 cd, wavelength 0.526 μm at a current of 0.02 A, for blue radiation - HLMP-AB00 LEDs with a light intensity of 0.3 cd, wavelength 0.475 μm at a current of 0.02 A. The total radiation of the LEDs in three colors of the emitter is mixed by a lens 60 at focusing into a light spot with a diameter of not more than 0.02 mm, which determines the image resolution and screen size. The total luminous intensity of one emitter, taking into account that the LEDs of all colors have a light intensity of blue LED 0.3 cd, is:

где 3 - число цветов в излучателе,where 3 is the number of colors in the emitter,

0,3 кд - сила света синего светодиода,0.3 cd - light intensity of the blue LED,

коэффициенты двоичных разрядов с 2 по 8.

bit ratios 2 through 8.

С учетом потерь силы излучения при проекции от излучателя до экрана в 10^х раз максимальная яркость одного разрешающего элемента на экране с размером его поперечного сечения 0,5×0,5 мм (0,0025 мм²) составляет:Taking into account loss of strength by the projection radiation from the source to the screen 10 in the ^x times the maximum brightness of the screen element allowing the size of its cross-section 0.5 × 0.5 mm (0.0025 mm ²⁾ is:

где 1,79 кд - сила света одного излучателя,where 1.79 cd is the light intensity of one emitter,

10 - кратность ослабления силы света при проекции,10 - the ratio of the attenuation of light when projected,

0,0025·10^-6 м² - площадь разрешающего светового элемента на экране 0,5×0,5 мм.0.0025 · 10 ^-6 m ² - the area of the resolving light element on the screen is 0.5 × 0.5 mm.

При диаметре сфокусированного пятна от излучателя 0,02 мм и угле 2α отклонения пьезодефлектором 21 в 15° [5, с.56] расстояние от отражателя пьезодефлектора 21 до отражателя пьезодефлектора 25 составляет:When the diameter of the focused spot from the emitter is 0.02 mm and the angle of 2α deviation of the piezoelectric deflector 21 at 15 ° [5, p. 56], the distance from the reflector of the piezoelectric deflector 21 to the reflector of the piezoelectric deflector 25 is:

где 800 - число отсчетов в строке,where 800 is the number of samples in a row,

0,02 мм - диаметр одного разрешающего элемента,0.02 mm is the diameter of one resolving element,

∠7,5° - отклонение луча отражателем пьезодефлектора 21 при колебании.∠7.5 ° - the deviation of the beam by the reflector of the piezoelectric deflector 21 during oscillation.

Учитывая расхождение луча при проекции от отражателя пьезодефлектора 25 до экрана 28, диаметр разрешающего элемента на экране принимается диаметром 0,05 мм и при угле 2α отклонения вторым пьезодефлектором 25 то же в 15° расстояние от отражателя пьезодефлектора 25 до экрана. 28 составляет:Given the divergence of the beam when projecting from the reflector of the piezoelectric deflector 25 to the screen 28, the diameter of the resolving element on the screen is taken to be 0.05 mm in diameter and at an angle of 2α deviation by the second piezoelectric deflector 25, the same 15 ° distance from the reflector of the piezoelectric deflector 25 to the screen. 28 is:

где 600 - число строк в кадре,where 600 is the number of lines in the frame,

0,05 мм - диаметр разрешающего элемента на экране, 0.05 mm - the diameter of the resolving element on the screen,

∠7,5° - угловое отклонение луча отражателем пъезодефлектора 25 (34).∠7.5 ° - the angular deviation of the beam by the reflector of the piezoelectric deflector 25 (34).

В этом варианте (пьезодефлекторов) размер каждого экрана составляет: In this embodiment (piezoelectric deflectors), the size of each screen is:

по горизонтали 0,05 мм×800=40 мм,horizontally 0.05 mm × 800 = 40 mm,

по вертикали 0,05 мм×600=30 мм,vertical 0.05 mm × 600 = 30 mm,

по диагонали 50 мм или 1,97'' (дюймов). diagonally 50 mm or 1.97 '' (inches).

Пьезодефлекторы 21, 30 по управляющим напряжениям с усилителей 20, 29 выполняют каждый строчную развертку двух строк параллельно на отражателях пьезодефлекторов соответственно 25, 34, выполняющих по управляющим напряжениям с блоков 24, 33 кадровую развертку соответственно на экранах 28, 37. Трехмерное изображение воспринимается зрителем раздельным наблюдением левого кадра стереопары левым глазом на левом экране 37, правого кадра стереопары правым глазом на правом экране 28.Piezoelectric deflectors 21, 30 according to control voltages from amplifiers 20, 29 perform each line scan of two lines in parallel on the reflectors of piezoelectric deflectors 25, 34, respectively, performing frame scan according to control voltages from blocks 24, 33, respectively, on screens 28, 37. The 3D viewer is perceived separately observing the left frame of the stereo pair with the left eye on the left screen 37, the right frame of the stereo pair with the right eye on the right screen 28.

Работа системы.System operation.

Для восприятия зрителем трехмерного пространства система виртуальной реальности используется совместно с PC. Блок 1 управления подключается к двум соответствующим цифровым выходам видеоадаптера. На 1-3 информационные входы блока 1 управления поступают коды цветовых сигналов левого кадра стереопары, на 4-6 информационные входы поступают коды цветовых сигналов правого кадра стереопары, на 1-3 управляющие входы поступают импульсы дискретизации U_Д 40,8 МГц, кадровые и строчные синхроимпульсы. Блок 1 управления выполняет функции коммутирующего устройства, распределяя выдачу кодов цветовых сигналов стереопары на входы шести строчных накопителей 2_1-6 кодов. Строчные накопители 2₁ и 2₄ принимают коды сигналов R соответственно левого и правого кадров, строчные накопители 2₂ и 2₅ принимают коды сигналов G левого и правого кадров, строчные накопители 2₃ и 2₆ принимают коды сигналов В. С началом кадра коды первой строки, затем второй строки код за кодом заполняют регистры 49_1-8 сначала в блоке 38, затем в блоке 39. По окончании занесения кодов второй строки коды 3-й строки заполняют регистры 50_1-8 в блоке 38, затем коды 4-й строки заполняют регистры 50_1-8 в блоке 39. В это же время коды 1-й и 2-й строк параллельно выдаются в блоки импульсных усилителей, а после усиления сигналов запитывают свои светодиоды для излучения в первом 58 и втором 59 излучателях блока 60 модуляции излучений. Первым излучатель 58 моделированным по яркости лучом воспроизводит первую (нечетную) строку, второй излучатель 59 модулированным по яркости лучом воспроизводит вторую (четную) строку. Развертка кадра параллельно двумя строками позволяет увеличить в 2 раза длительность развертываемых строк, и, следовательно, уменьшить в 2 раза частоту колебаний пьезодефлекторов 21, 30. Во время заполнения кодами 5-й и 6-й строк регистров в блоках 38, 39 на входы импульсных усилителей блоков 3-8 выдаются коды 3-й и 4-й строк и т.д. Коды сигналов R, G, В с блоков 3-5 импульсных усилителей поступают в блок 19 модуляции излучений, коды сигналов R, G, В с блоков 6-8 поступают в блок 18 модуляции излучений. Пьезодефлектор выполняет строчную развертку двух строк на отражателе пьезодефлектора 25, выполняющего кадровую развертку правого кадра на экране 28. Пьезодефлектор 30 выполняет строчную развертку двух строк на отражателе пьезодефлектора 34, выполняющего кадровую развертку левого кадра на экране 37. Для восприятия трехмерного пространства зритель надевает шлем 67 на голову и наблюдает левым глазом левое изображение стереопары и правым глазом правое изображение. Размер каждого экрана 40×30 мм, диагональ 50 мм (1,97''). Разрешение кадра 480000 элементов (800×600). Частота кадров 85 Гц. Входы блоков 18, 19 шлема 67 соединяются с выходами 3-8 блоков импульсных усилителей, смонтированных во внешнем блоке 66, многожильным соединительным кабелем с 96-ю информационными линиями.For the viewer to perceive three-dimensional space, a virtual reality system is used in conjunction with a PC. The control unit 1 is connected to two corresponding digital outputs of the video adapter. For 1-3 information inputs of the control unit 1, codes of color signals of the left frame of the stereo pair are received, for 4-6 information inputs of the codes of color signals of the right frame of the stereo pair, for 1-3 control inputs are sampling pulses U _D 40.8 MHz, frame and lowercase clock pulses. The control unit 1 performs the functions of a switching device, distributing the issuance of codes of color signals of a stereo pair to the inputs of six lowercase drives 2 _1-6 codes. Lowercase drives 2 ₁ and 2 ₄ receive codes of R signals of the left and right frames, lowercase drives 2 ₂ and 2 ₅ receive codes of G signals of the left and right frames, lowercase drives 2 ₃ and 2 ₆ receive codes of signals B. At the beginning of the frame, the codes of the first lines, then the second line, code by code, is filled in registers 49 _1-8 first in block 38, then in block 39. Upon completion of entering the codes of the second line, codes of the 3rd line are filled in registers 50 _1-8 in block 38, then the codes of 4th lines fill the registers 50 _1-8 in block 39. At the same time, the codes of the 1st and 2nd lines in parallel issue They are integrated into pulsed amplifier units, and after amplification of the signals, they feed their LEDs for radiation in the first 58 and second 59 emitters of the radiation modulation unit 60. The first emitter 58 produces a brightness-modeled beam that reproduces the first (odd) line, the second emitter 59 produces a brightness-modulated ray that reproduces the second (even) line. Scanning the frame in parallel with two lines allows you to increase by 2 times the duration of the scanned lines, and, therefore, reduce by 2 times the oscillation frequency of the piezoelectric deflectors 21, 30. While filling the 5th and 6th lines of the registers in blocks 38, 39 to the pulse inputs amplifiers of blocks 3-8 are given codes of the 3rd and 4th rows, etc. Codes of signals R, G, B from blocks 3-5 of pulse amplifiers enter block 19 of radiation modulation, codes of signals R, G, B from blocks 6-8 go to block 18 of radiation modulation. The piezoelectric deflector performs a horizontal scan of two lines on the reflector of the piezoelectric deflector 25, which performs a vertical scan of the right frame on the screen 28. The piezoelectric deflector 30 performs a horizontal scan of two lines on the reflector of the piezoelectric deflector 34, which performs a vertical scan of the left frame on the screen 37. To perceive three-dimensional space, the viewer wears a helmet 67 on head and observes the left image of the stereo pair with the left eye and the right image with the right eye. The size of each screen is 40 × 30 mm, the diagonal is 50 mm (1.97``). The frame resolution is 480,000 elements (800 × 600). Frame rate 85 Hz. The inputs of the blocks 18, 19 of the helmet 67 are connected to the outputs of 3-8 blocks of pulse amplifiers mounted in the external block 66, a multicore connecting cable with 96 data lines.

Использованные источники.Used sources.

1. Колесниченко О.В., Шишигин И.В. Аппаратные средства PC. 5-е изд, СПб, 2004, с.557, 558.1. Kolesnichenko OV, Shishigin I.V. PC hardware. 5th ed., St. Petersburg, 2004, p. 557, 558.

2. Фридлянд М.В., Сошников В.Г. Системы автоматического регулирования в устройствах видеозаписи. М., 1988, с.118 рис.5.5, с.122, рис.5.10.2. Fridland M.V., Soshnikov V.G. Automatic control systems in video recording devices. M., 1988, p. 118 fig. 5.5, p. 122, fig. 5.10.

3. Цифровые интегральные микросхемы. Минск, 1991, с.128.3. Digital integrated circuits. Minsk, 1991, p.128.

4. "Радио", №7, 1998, с.71.4. "Radio", No. 7, 1998, p. 71.

5. Днепровский Е.В. и др. Расчет элементов лазерных сканирующих систем. Минск, 1986, с.56, табл.2.3.5. Dneprovsky E.V. et al. Calculation of elements of laser scanning systems. Minsk, 1986, p. 56, table 2.3.

Claims (1)

Система виртуальной реальности, содержащая блок управления, два соединительных кабеля и шлем, отличающаяся тем, что в нее введены 1-6 строчные накопители кодов, 1-6 блоков импульсных усилителей, входы которых подключены к выходам соответствующих строчных накопителей кодов, блок строчной развертки из последовательно соединенных делителя частоты, вход которого подключен к третьему управляющему выходу блока управления, задающего генератора и выходного каскада, блок кадровой развертки из последовательно соединенных элемента И, первый и второй входы которого подключены к третьему и второму управляющим выходам блока управления, задающего генератора и суммирующего усилителя, и делителя частоты (2:1), вход которого подключен к первому входу элемента И, а выход подключен к второму входу суммирующего усилителя, управляющий вход которого подключен к выходу элемента И, 1-8 информационные входы каждого строчного накопителя кодов подключены к соответствующим 1-8 выходам блока управления, первые управляющие входы строчных накопителей кодов объединены и подключены к выходу делителя частоты в блоке кадровой развертки, вторые управляющие входы строчных накопителей кодов объединены и подключены к первому управляющему выходу блока управления, введены первый блок модуляции излучений, входы которого подключены к выходам 4-6 блоков импульсных усилителей, второй блок модуляции излучений, входы которого подключены к выходам 1-3 блоков импульсных усилителей, последовательно соединенные первый усилитель, вход которого подключен к выходу блока строчной развертки, и первый пьезодефлектор с отражателем на торце, первый источник положительного опорного напряжения, выход которого подключен к вторым входам первого усилителями первого пьезодефлектора, второй источник отрицательного опорного напряжения, выход которого подключен к третьим входам первого усилителя и первого пьезодефлектора, последовательно соединенные второй усилитель, вход которого подключен к выходу блока кадровой развертки, и второй пьезодефлектор с отражателем на торце, третий источник положительного опорного напряжения, выход которого подключен к вторым входам второго усилителя и второго пьезодефлектора, четвертый источник отрицательного опорного напряжения, выход которого подключен к третьим входам второго усилителя и второго пьезодефлектора, и первый матовым экран, оптически соединенный через отражатели второго и первого пьезодефлекторов с излучающей стороной первого блока модуляции излучений, последовательно соединенные третий усилитель, вход которого подключен к выходу блока строчной развертки, и третий пьезодефлектор с отражателем на торце, пятый источник положительного опорного напряжения, выход которого подключен к вторым входам третьего усилителя и третьего пьезодефлектора, шестой источник отрицательного опорного напряжения, выход которого подключен к третьим входам третьего усилителя и третьего пьезодефлектора, последовательно соединенные четвертый усилитель, вход которого подключен к выходу блока кадровой развертки, и четвертый пьезодефлектор с отражателем на торце, седьмой источник положительного опорного напряжения, выход которого подключен к вторым входам четвертого усилителя и четвертого пьезодефлектора, восьмой источник отрицательного опорного напряжения, выход которого подключен к третьим входам четвертого усилителя и четвертого пьезодефлектора, и второй матовый экран, оптически соединенный через отражатели четвертого и третьего пьезодефлекторов с излучающей стороной второго блока модуляции излучений, строчные накопители кодов идентичны, каждый включает последовательно соединенные первый блок регистров и второй блок регистров, и делитель частоты (2:1), первый управляющий вход строчного накопителя кодов является первым управляющим входом первого блока регистров, вторые управляющие входы первого и второго блоков регистров объединены и являются вторым управляющим входом строчного накопителя кодов, к которому подключен вход делителя частоты, выход которого подключен к третьим управляющим входам первого и второго блоков регистров, первый управляющий выход первого блока регистров является первым управляющим входом второго блока регистров, второй управляющий выход первого блока регистров является шестым управляющим входом второго блока регистров, четвертые управляющие входы первого и второго блоков регистров объединены и подключены к первому управляющему выходу второго блока регистров, пятые управляющие входы первого и второго блоков регистров объединены и подключены к второму управляющему выходу второго блока регистров, 1-8 информационные входы первого и второго блоков регистров поразрядно объединены и подключены к соответствующим 1-8 выходам блока управления, 1-8 выходы первого блока регистров подключены к 1-8 входам соответствующего блока импульсных усилителей, 9-16 выходы второго блока регистров подключены к 9-16 входам того же блока импульсных усилителей, первый и второй блоки регистров идентичны, каждый включает последовательно соединенные первый ключ и первый распределитель импульсов, второй ключ и второй распределитель импульсов, третий ключ и третий распрелитель импульсов, четвертый ключ и четвертый распределитель импульсов, первые восемь регистров и вторые восемь регистров, 1-5-м управляющими входами блока регистров являются соответственно первый управляющий вход первого ключа, объединенные сигнальные входы первого и третьего ключей, объединенные сигнальные входы второго и четвертого ключей, первый управляющий вход второго ключа и первый управляющий вход четвертого ключа, в первом блоке регистров первый управляющий вход третьего ключа подключен к первому управляющему входу второго ключа, во втором блоке регистров первый управляющий вход третьего ключа является шестым управляющим входом блока, 1-800 выходы первого распределителя импульсов подключены к первым (тактовым) управляющим входам в каждом регистре в последовательности с 1-го по 800-й разряды первых восьми регистров, 800-й выход первого распределителя импульсов в каждом блоке регистров подключен к второму управляющему входу первого ключа и является первым управляющим выходом блока, 1-800 выходы второго распределителя импульсов подключены к вторым управляющим входам в каждом разряде в последовательности с 1-го по 800-й разряды первых восьми регистров, 800-й выход второго распределителя импульсов подключен к третьим управляющим входам разрядов последовательно с 1-го по 800-й разряды первых восьми регистров и к второму управляющему входу второго ключа, информационные (первые) входы разрядов в каждом регистре первых восьми регистров объединены и являются 1-8 информационными входами блока регистров, выходы разрядов в каждом из первых восьми регистров объединены и являются 1-8 выходами первого блока регистров и 9-16 выходами во втором блоке регистров, 1-800 выходы третьего распределители импульсов подключены к первым (тактовым) управляющим входам разрядов последовательны с 1-го по 800-й разряды вторых восьми регистров, 800-й выход в каждом блоке регистров подключен к второму управляющему входу третьего ключа и является вторым управляющим выходом блока регистров, 1-800 выходы четвертого распределителя импульсов подключены к вторым управляющим входам в каждом разряде в последовательности от 800-го разряда к первому разряду вторых восьми регистров, 800-й выход четвертого распределителя импульсов подключен к второму управляющему входу четвертого ключа, информационные (первые) входы разрядов в каждом регистре вторых восьми регистров объединены и являются 1-8 информационными входами блока регистров, выходы разрядов каждого регистра вторых восьми регистров объединены и являются 1-8 выходами в первом блоке регистров и 9-16 выходами во втором блоке регистров, первый и второй блоки модуляции излучений идентичны, каждый включает первый и второй излучатели и объектив, входами блока модуляции являются входы первого и второго излучателей, входы первого блока модуляции излучений подключены к выходам 4-6 блоков импульсных усилителей, входы второго блока модуляции излучений подключены к выходам 1-3 блока импульсных усилителей, выходом каждого блока модуляции излучении являются излучения первого и второго излучателей, излучающие плоскости которых находятся в задней фокальной плоскости объектива, в передней фокальной плоскости которого находятся отражатели соответственно первого, третьего пьезодефлекторов, суммирующий усилитель блока кадровой развертки содержит последовательно соединенные счетчик импульсов, дешифратор, ключ, формирователь импульсов и выходной усилитель, выход которого является выходом суммирующего усилителя, первый вход выходного усилителя является первым входом суммирующего усилителя, вторым входом которого является вход счетчика импульсов, объединенный с сигнальным входом ключа, управляющим входом является управляющий вход счетчика импульсов, объединенный с первым управляющим входом ключа, блок управления, 1-6 строчные накопители кодов, 1-6 блоки импульсных усилителей, блок строчной развертки и блок кадровой развертки смонтированы совместно в корпусе внешнего блока, первый и второй блоки модуляции излучений, 1-4 усилители, 1-4 пьезодефлекторы, 1-8 источники опорных напряжении, первый и второй матовые экраны соответствующим образом расположены в шлеме, входы первого и второго блоков модуляции излучений с соответствующими выходами 1-6 блоков импульсных усилителей и входы 1-4 усилителей с выходами блока строчной развертки и блока кадровой развертки соединены многожильным кабелем.A virtual reality system containing a control unit, two connecting cables and a helmet, characterized in that 1-6 line codes stores, 1-6 pulse amplifier units, the inputs of which are connected to the outputs of the corresponding line codes stores, a line scan unit from sequentially are inserted into it connected frequency divider, the input of which is connected to the third control output of the control unit, the master oscillator and the output stage, the frame scan unit from the element And connected in series, the first and second whose inputs are connected to the third and second control outputs of the control unit, the master oscillator and the summing amplifier, and the frequency divider (2: 1), the input of which is connected to the first input of the And element, and the output is connected to the second input of the summing amplifier, the control input of which is connected to the output of the And element, 1-8 the information inputs of each lowercase code store are connected to the corresponding 1-8 outputs of the control unit, the first control inputs of the lowercase code stores are combined and connected to the output of the hour divider the frequencies in the frame scan unit, the second control inputs of the lowercase codes stores are combined and connected to the first control output of the control unit, the first radiation modulation block is introduced, the inputs of which are connected to the outputs of 4-6 pulse amplifier units, the second radiation modulation block, the inputs of which are connected to the outputs 1-3 blocks of pulse amplifiers, connected in series to the first amplifier, the input of which is connected to the output of the horizontal scanning unit, and the first piezoelectric deflector with a reflector at the end, the first source a negative reference voltage, the output of which is connected to the second inputs of the first amplifiers of the first piezoelectric deflector, a second source of negative reference voltage, the output of which is connected to the third inputs of the first amplifier and the first piezoelectric deflector, a second amplifier in series, the input of which is connected to the output of the vertical scanning unit, and the second piezoelectric deflector with a reflector at the end, the third source of positive reference voltage, the output of which is connected to the second inputs of the second amplifier and the second a deodeflector, a fourth source of negative reference voltage, the output of which is connected to the third inputs of the second amplifier and the second piezoelectric deflector, and the first matte screen optically connected through the reflectors of the second and first piezoelectric deflectors to the radiating side of the first radiation modulation unit, the third amplifier whose input is connected to the output of the horizontal scanner, and the third piezoelectric deflector with a reflector at the end, the fifth source of positive reference voltage, the output of which the sixth source of the negative reference voltage, the output of which is connected to the third inputs of the third amplifier and the third piezoelectric deflector, connected in series to the fourth inputs of the third amplifier and the third piezoelectric deflector, the fourth amplifier, the input of which is connected to the output of the vertical scanning unit, and the fourth piezoelectric deflector with a reflector at the end, the seventh source of positive reference voltage, the output of which is connected to the second inputs of the fourth amplifier and fourth piezoelectric deflector, the eighth source of negative reference voltage, the output of which is connected to the third inputs of the fourth amplifier and the fourth piezoelectric deflector, and a second matte screen, optically connected through the reflectors of the fourth and third piezoelectric deflectors to the radiating side of the second radiation modulation unit, the lower case codes are identical, each includes a series of connected first block of registers and the second block of registers, and the frequency divider (2: 1), the first control input of the line store of codes is the first control input of the first block registers, the second control inputs of the first and second blocks of registers are combined and are the second control input of the lowercase code store, to which the input of the frequency divider is connected, the output of which is connected to the third control inputs of the first and second blocks of registers, the first control output of the first block of registers is the first control input the second block of registers, the second control output of the first block of registers is the sixth control input of the second block of registers, the fourth control inputs of the first and the second block of registers are combined and connected to the first control output of the second block of registers, the fifth control inputs of the first and second block of registers are combined and connected to the second control output of the second block of registers, 1-8 information inputs of the first and second block of registers are bitwise combined and connected to the corresponding 1 -8 outputs of the control unit, 1-8 outputs of the first block of registers are connected to 1-8 inputs of the corresponding block of pulse amplifiers, 9-16 outputs of the second block of registers are connected to 9-16 the same block of pulse amplifiers, the first and second blocks of registers are identical, each includes a series-connected first key and first pulse distributor, second key and second pulse distributor, third key and third pulse distributor, fourth key and fourth pulse distributor, the first eight registers and the second eight registers, the 1-5th control inputs of the register block are, respectively, the first control input of the first key, the combined signal inputs of the first and third keys, the remote signal inputs of the second and fourth keys, the first control input of the second key and the first control input of the fourth key, in the first block of registers the first control input of the third key is connected to the first control input of the second key, in the second block of registers the first control input of the third key is the sixth control input block, 1-800 outputs of the first pulse distributor are connected to the first (clock) control inputs in each register in the sequence from the 1st to the 800th bits of the first eight registers , The 800th output of the first pulse distributor in each block of registers is connected to the second control input of the first key and is the first control output of the block, 1-800 outputs of the second pulse distributor are connected to the second control inputs in each category in the sequence from 1 to 800 the first bits of the first eight registers, the 800th output of the second pulse distributor is connected to the third control inputs of the bits in series from the 1st to the 800th bits of the first eight registers and to the second control input of the second key, inform The stationary (first) bit inputs in each register of the first eight registers are combined and are 1–8 information inputs of the register block, the bit outputs in each of the first eight registers are combined and are 1–8 outputs of the first block of registers and 9–16 outputs in the second block of registers , 1-800 outputs of the third pulse distributor are connected to the first (clock) control inputs of the bits in series from the 1st to the 800th bits of the second eight registers, the 800th output in each block of registers is connected to the second control input of the third to It is the second control output of the block of registers, 1-800 outputs of the fourth pulse distributor are connected to the second control inputs in each category in the sequence from the 800th discharge to the first discharge of the second eight registers, the 800th output of the fourth pulse distributor is connected to the second control input of the fourth key, information (first) inputs of bits in each register of the second eight registers are combined and are 1-8 information inputs of the block of registers, outputs of bits of each register of the second eight and the registers are combined and are 1-8 outputs in the first block of registers and 9-16 outputs in the second block of registers, the first and second radiation modulation blocks are identical, each includes the first and second emitters and the lens, the inputs of the modulation block are the inputs of the first and second emitters, the inputs of the first block of radiation modulation are connected to the outputs of 4-6 blocks of pulse amplifiers, the inputs of the second block of radiation modulation are connected to the outputs 1-3 of the block of pulse amplifiers, the output of each block of radiation modulation is of the second and second emitters, the emitting planes of which are located in the rear focal plane of the lens, in the front focal plane of which there are reflectors of the first, third piezoelectric deflectors, respectively, the summing amplifier of the frame scanning unit contains serially connected pulse counter, decoder, key, pulse shaper and output amplifier, output which is the output of the summing amplifier, the first input of the output amplifier is the first input of the summing amplifier, the second input which is the pulse counter input combined with the signal input of the key, the control input is the control input of the pulse counter combined with the first control key input, control unit, 1-6 line codes stores, 1-6 pulse amplifier units, horizontal scanning unit and block The vertical sweeps are mounted together in the casing of the external unit, the first and second radiation modulation blocks, 1-4 amplifiers, 1-4 piezoelectric deflectors, 1-8 voltage reference sources, the first and second matte screens are respectively p found on the rear helmet inputs of the first and second radiation modulating units 1-6 to the respective outputs of blocks pulse amplifiers and the inputs to the outputs of the amplifiers 1-4 of horizontal and vertical deflection unit block are connected multicore cable.

Images