RU2246123C1 - Self-adjusted control system for neutral-type delayed-control equipment - Google Patents

Abstract

FIELD: engineering cybernetics.

SUBSTANCE: proposed system that can be used for pieces of equipment whose parameters are unknown variables or those slowly varying with time has piece of equipment under control, three factor specifying units, five adders, eight multipliers, five integrators, three delay units, and differentiating unit.

EFFECT: ability of stabilizing self-adjusted system used for delayed-control neutral-type equipment.

1 cl, 1 dwg

Description

Изобретение относится к технической кибернетике и может быть использовано в системах регулирования объектами, параметры которых - неизвестные постоянные или медленно меняющиеся во времени величины.The invention relates to technical cybernetics and can be used in systems for regulating objects whose parameters are unknown constant or slowly varying in time values.

Наиболее близким техническим решением к предлагаемому является самонастраивающаяся система управления, содержащая первый блок задания коэффициентов, первый сумматор, первый умножитель, первый интегратор, второй умножитель, второй сумматор, объект регулирования, первый блок запаздывания, третий умножитель, второй интегратор, четвертый умножитель, второй блок задания коэффициентов, третий и четвертый сумматоры, блок дифференцирования, второй блок запаздывания, пятый умножитель, третий интегратор и шестой умножитель. Сигналы с выходов объекта регулирования поступают одновременно на соответствующие входы первого и второго блоков задания коэффициентов. Сигналы с выходов первого блока задания коэффициентов поступают на соответствующие входы первого сумматора. Сигналы с выходов второго блока задания коэффициентов поступают на соответствующие входы четвертого сумматора. Сигнал с выхода первого сумматора поступает на вход первого блока запаздывания, на первый вход первого умножителя и на вторые входы второго умножителя и третьего сумматора. Сигнал с выхода четвертого сумматора поступает на вход блока дифференцирования. Сигнал с выхода блока дифференцирования поступает на вход второго блока запаздывания и на первый вход третьего сумматора. Сигнал с выхода третьего сумматора поступает на вторые входы первого, третьего и пятого умножителей. Сигнал с выхода первого умножителя поступает на вход первого интегратора. Сигнал с выхода первого интегратора поступает на вход второго умножителя. Сигнал с выхода второго умножителя поступает на первый вход второго сумматора. В первом блоке запаздывания происходит задержка сигнала на время

₁. Сигнал с выхода первого блока запаздывания поступает на второй вход четвертого умножителя и на первый вход третьего умножителя. Сигнал с выхода третьего умножителя поступает на вход второго интегратора. Сигнал с выхода второго интегратора поступает на первый вход четвертого умножителя. Сигнал с выхода четвертого умножителя поступает на второй вход второго сумматора. Во втором блоке запаздывания происходит задержка сигнала на время

₂. Сигнал с выхода второго блока запаздывания поступает на второй вход шестого умножителя и на первый вход пятого умножителя. Сигнал с выхода пятого умножителя поступает на вход третьего интегратора. Сигнал с выхода третьего интегратора поступает на первый вход шестого умножителя. Сигнал с выхода шестого умножителя поступает на третий вход второго сумматора. Сигнал с выхода второго сумматора поступает на вход объекта регулирования.The closest technical solution to the proposed one is a self-adjusting control system containing a first block for setting coefficients, a first adder, a first multiplier, a first integrator, a second multiplier, a second adder, an object of regulation, a first delay unit, a third multiplier, a second integrator, a fourth multiplier, and a second block assignment of coefficients, third and fourth adders, differentiation unit, second delay unit, fifth multiplier, third integrator and sixth multiplier. The signals from the outputs of the regulatory object are received simultaneously at the corresponding inputs of the first and second blocks of the coefficients. The signals from the outputs of the first block specifying the coefficients are supplied to the corresponding inputs of the first adder. The signals from the outputs of the second block setting the coefficients are supplied to the corresponding inputs of the fourth adder. The signal from the output of the first adder is fed to the input of the first delay unit, to the first input of the first multiplier and to the second inputs of the second multiplier and the third adder. The signal from the output of the fourth adder is fed to the input of the differentiation unit. The signal from the output of the differentiation unit is fed to the input of the second delay unit and to the first input of the third adder. The signal from the output of the third adder is fed to the second inputs of the first, third and fifth multipliers. The signal from the output of the first multiplier is fed to the input of the first integrator. The signal from the output of the first integrator is fed to the input of the second multiplier. The signal from the output of the second multiplier is fed to the first input of the second adder. In the first delay unit, the signal is delayed for a while

₁ . The signal from the output of the first delay unit enters the second input of the fourth multiplier and the first input of the third multiplier. The signal from the output of the third multiplier is fed to the input of the second integrator. The signal from the output of the second integrator is fed to the first input of the fourth multiplier. The signal from the output of the fourth multiplier is fed to the second input of the second adder. In the second delay unit, the signal is delayed for a while

₂ . The signal from the output of the second delay unit enters the second input of the sixth multiplier and the first input of the fifth multiplier. The signal from the output of the fifth multiplier is fed to the input of the third integrator. The signal from the output of the third integrator is fed to the first input of the sixth multiplier. The signal from the output of the sixth multiplier is fed to the third input of the second adder. The signal from the output of the second adder is fed to the input of the regulatory object.

Недостатком этой системы в случае наличия в объекте запаздывания по управлению, является неустойчивость положения равновесия.The disadvantage of this system, if there is a delay in control in the object, is the instability of the equilibrium position.

Целью изобретения является обеспечение асимптотической устойчивости положения равновесия системы при наличии в объекте запаздывания по управлению.The aim of the invention is the provision of asymptotic stability of the equilibrium position of the system in the presence of a delay in the control object.

Поставленная задача достигается тем, что в систему, содержащую два блока задания коэффициентов, два блока запаздывания, четыре сумматора, три интегратора, шесть умножителей, блок дифференцирования, объект регулирования; выходы объекта регулирования одновременно соединены с соответствующими входами первого и второго блока задания коэффициентов, выходы которых соединены с соответствующими входами первого и четвертого сумматоров, выход первого сумматора подключен к первому входу первого умножителя, к второму входу второго умножителя, к входу первого блока запаздывания и к второму входу третьего сумматора, выход первого умножителя связан со входом первого интегратора, выход первого интегратора подключен к первому входу второго умножителя, выход второго умножителя соединен с первым входом второго сумматора, выход первого блока запаздывания связан с первым входом третьего умножителя и со вторым входом четвертого умножителя, второй вход третьего умножителя подключен к выходу третьего сумматора, выход третьего умножителя соединен со входом второго интегратора, выход второго интегратора связан с первым входом четвертого умножителя, выход четвертого умножителя подключен к второму входу второго сумматора, выход четвертого сумматора связан со входом блока дифференцирования, выход которого соединен со входом второго блока запаздывания, выход второго блока запаздывания связан с первым входом пятого умножителя и со вторым входом шестого умножителя, второй вход пятого умножителя подключен к выходу третьего сумматора, выход пятого умножителя соединен со входом третьего интегратора, а выход третьего интегратора связан с первым входом шестого умножителя, выход шестого умножителя соединен с третьим входом второго сумматора, введены пятый сумматор, четвертый интегратор, третий блок задания коэффициентов, третий блок запаздывания, седьмой умножитель, пятый интегратор, восьмой умножитель, при этом вход третьего блока запаздывания подключен к выходу второго сумматора, выход третьего блока запаздывания связан со входом объекта регулирования, со вторым входом пятого сумматора, с первым входом седьмого умножителя и со вторым входом восьмого умножителя, первый вход пятого сумматора подключен к выходу второго сумматора, второй вход пятого сумматора подключен к выходу третьего блока запаздывания, а третий вход пятого сумматора связан с выходом третьего блока задания коэффициентов, выход пятого сумматора соединен со входом четвертого интегратора, выход четвертого интегратора связан со входом третьего блока задания коэффициентов и с первым входом третьего сумматора, второй вход седьмого умножителя связан с выходом третьего сумматора, выход седьмого умножителя соединен со входом пятого интегратора, выход пятого интегратора связан с первым входом восьмого умножителя, выход восьмого умножителя подключен к четвертому входу второго сумматора.The problem is achieved in that in a system containing two blocks for setting coefficients, two delay units, four adders, three integrators, six multipliers, a differentiation unit, an object of regulation; the outputs of the control object are simultaneously connected to the corresponding inputs of the first and second block for setting coefficients, the outputs of which are connected to the corresponding inputs of the first and fourth adders, the output of the first adder is connected to the first input of the first multiplier, to the second input of the second multiplier, to the input of the first delay unit and to the second the input of the third adder, the output of the first multiplier is connected to the input of the first integrator, the output of the first integrator is connected to the first input of the second multiplier, the output of the second o the multiplier is connected to the first input of the second adder, the output of the first delay unit is connected to the first input of the third multiplier and to the second input of the fourth multiplier, the second input of the third multiplier is connected to the output of the third adder, the output of the third multiplier is connected to the input of the second integrator, the output of the second integrator is connected to the first input of the fourth multiplier, the output of the fourth multiplier is connected to the second input of the second adder, the output of the fourth adder is connected to the input of the differentiation unit, the output of which connected to the input of the second delay unit, the output of the second delay unit is connected to the first input of the fifth multiplier and to the second input of the sixth multiplier, the second input of the fifth multiplier is connected to the output of the third adder, the output of the fifth multiplier is connected to the input of the third integrator, and the output of the third integrator is connected to the first input of the sixth multiplier, the output of the sixth multiplier is connected to the third input of the second adder, the fifth adder, the fourth integrator, the third block for setting the coefficients, the third block of the delay are introduced the seventh multiplier, the fifth integrator, the eighth multiplier, while the input of the third delay unit is connected to the output of the second adder, the output of the third delay unit is connected with the input of the control object, with the second input of the fifth adder, with the first input of the seventh multiplier and with the second input of the eighth multiplier , the first input of the fifth adder is connected to the output of the second adder, the second input of the fifth adder is connected to the output of the third delay unit, and the third input of the fifth adder is connected to the output of the third back unit of coefficients, the output of the fifth adder is connected to the input of the fourth integrator, the output of the fourth integrator is connected to the input of the third unit for setting the coefficients and to the first input of the third adder, the second input of the seventh multiplier is connected to the output of the third adder, the output of the seventh multiplier is connected to the input of the fifth integrator, the output of the fifth the integrator is connected to the first input of the eighth multiplier, the output of the eighth multiplier is connected to the fourth input of the second adder.

На чертеже представлена блок-схема системы. Система содержит первый блок задания коэффициентов 1, первый сумматор 2, первый умножитель 3, первый интегратор 4, второй умножитель 5, второй сумматор 6, объект регулирования 7, первый блок запаздывания 8, третий умножитель 9, второй интегратор 10, четвертый умножитель 11, второй блок задания коэффициентов 12, третий сумматор 13, четвертый сумматор 14, блок дифференцирования 15, второй блок запаздывания 16, пятый умножитель 17, третий интегратор 18, шестой умножитель 19, пятый сумматор 20, четвертый интегратор 21, третий блок задания коэффициентов 22, третий блок запаздывания 23, седьмой умножитель 24, пятый интегратор 25, восьмой умножитель 26.The drawing shows a block diagram of a system. The system comprises a first unit for setting coefficients 1, a first adder 2, a first multiplier 3, a first integrator 4, a second multiplier 5, a second adder 6, a control object 7, a first delay unit 8, a third multiplier 9, a second integrator 10, a fourth multiplier 11, and a second coefficient setting block 12, third adder 13, fourth adder 14, differentiation block 15, second delay block 16, fifth multiplier 17, third integrator 18, sixth multiplier 19, fifth adder 20, fourth integrator 21, third coefficient setting block 22, third b delay lock 23, seventh multiplier 24, fifth integrator 25, eighth multiplier 26.

Объект регулирования описывается уравнениемThe object of regulation is described by the equation

где х∈Rⁿ - вектор состояния объекта регулирования, τ₁>0, τ₂>0, τ₃>0 - известные постоянные запаздывания, y∈R^m - вектор выходных измеряемых координат, u - скалярное управляющее воздействие, φ(s) - начальная вектор-функция, A, D, Г, L, b - матрицы и вектор размерностей (n×n), (n×n), (n×n), (m×n), (n×l) соответственно, зависящие от вектора неизвестных параметров ξ(t)∈Ξ, Ξ - известное множество возможных значений вектора ξ(t).where х∈R ⁿ is the state vector of the regulatory object, τ ₁ > 0, τ ₂ > 0, τ ₃ > 0 are the known delay constants, y∈R ^m is the vector of the output measured coordinates, u is the scalar control action, φ (s) is the initial vector function, A, D, Г, L, b are matrices and a vector of dimensions (n × n), (n × n), (n × n), (m × n), (n × l), respectively depending on the vector of unknown parameters ξ (t) ∈Ξ, Ξ is the known set of possible values of the vector ξ (t).

К объекту подключается регуляторA controller is connected to the object

где χ₁, χ₂, χ₃, χ₄ - настраиваемые параметры регулятора, g₁, g₂ - числовые векторы, выбираемые из следующих условий: гурвицевости полинома g $\genfrac{}{}{0ex}{}{\text{*}}{\text{1}}$ L(I_n p-A)⁺b степени n-1 с положительными коэффициентами; все корни полинома g $\genfrac{}{}{0ex}{}{\text{*}}{\text{2}}$ L(I_np-Г)⁺ степени n-1 лежат внутри круга радиуса единица ∀ξ(t)∈Ξ. Здесь (I_n p-A)⁺, (I_n p-Г)⁺ - присоединенные матрицы.where χ ₁ , χ ₂ , χ ₃ , χ ₄ are tunable controller parameters, g ₁ , g ₂ are numerical vectors selected from the following conditions: the Hurwitz polynomial g $\genfrac{}{}{0ex}{}{\text{*}}{\text{one}}$ L (I _n pA) ⁺ b of degree n-1 with positive coefficients; all roots of the polynomial g $\genfrac{}{}{0ex}{}{\text{*}}{\text{2}}$ L (I _n p-Г) ⁺ degrees n-1 lie inside the circle of radius unity ∀ξ (t) ∈Ξ. Here (I _n pA) ⁺ , (I _n p-Г) ⁺ are the adjoint matrices.

Используя критерий гиперустойчивости Попова, можно показать, что реализуемый алгоритм настройки параметров регулятораUsing the Popov hypersensitivity criterion, it can be shown that the implemented algorithm for adjusting controller parameters

где α>0, β>0, γ>0, λ>0 - числа, z - выход дополнительного контура, динамика которого описывается уравнениемwhere α> 0, β> 0, γ> 0, λ> 0 are numbers, z is the output of the additional circuit, the dynamics of which are described by the equation

где a₀>0 - число,where a ₀ > 0 is a number,

обеспечивает асимптотическую устойчивость системы.provides the asymptotic stability of the system.

Система функционирует следующим образом.The system operates as follows.

Сигналы с выходов объекта регулирования 7 поступают одновременно на соответствующие входы первого 1 и второго 12 блока задания коэффициентов. В первом блоке 1 задания коэффициентов происходит умножение сигнала у_i на коэффициент g_1i. Сигналы с выходов первого блока 1 задания коэффициентов поступают на соответствующие входы первого сумматора 2, где складываются. Сигнал

i=1,...,n с выхода сумматора 2 поступает на вход первого блока запаздывания 8, на первый вход первого умножителя 3 и на вторые входы второго умножителя 5 и третьего сумматора 13. Сигнал с выхода третьего сумматора 13 поступает на вторые входы первого умножителя 3, третьего умножителя 9, пятого умножителя 17, седьмого умножителя 24. В первом умножителе 3 происходит умножение сигнала с выхода сумматора 13 на сигнал с выхода сумматора 2. Сигнал с выхода первого умножителя 3 поступает на вход первого интегратора 4, где интегрируется. Сигнал с выхода первого интегратора 4 поступает на первый вход второго умножителя 5, где умножается на сигнал с выхода сумматора 2, поступающего на другой вход умножителя. Сигнал с выхода второго умножителя 5 поступает на первый вход сумматора 6. В первом блоке 8 запаздывания происходит задержка сигнала на время τ₁. Сигнал с выхода первого блока запаздывания 8 поступает на второй вход четвертого умножителя 11 и на первый вход третьего умножителя 9, где умножается на сигнал с выхода сумматора 13. Сигнал с выхода третьего умножителя 9 поступает на вход второго интегратора 10, где интегрируется. Сигнал с выхода второго интегратора 10 поступает на первый вход четвертого умножителя 11, где умножается на сигнал с выхода первого блока запаздывания 8. Сигнал с выхода четвертого умножителя 11 поступает на второй вход второго сумматора 6. Во втором блоке 12 задания коэффициентов происходит умножение сигнала γ_i на коэффициент g_2i. Сигналы с выходов второго блока 12 задания коэффициентов поступают на соответствующие входы четвертого сумматора 14, где складываются. Сигнал

i=1,...,n c выхода сумматора 14 поступает на вход блока дифференцирования 15, где дифференцируется. Сигнал с выхода блока дифференцирования 15 поступает на вход второго блока запаздывания 16. Во втором блоке 16 запаздывания происходит задержка сигнала на время τ₂. Сигнал с выхода второго блока запаздывания 16 поступает на второй вход шестого умножителя 19 и на первый вход пятого умножителя 17, где умножается на сигнал с выхода сумматора 13. Сигнал с выхода пятого умножителя 17 поступает на вход третьего интегратора 18, где интегрируется. Сигнал с выхода третьего интегратора 18 поступает на первый вход шестого умножителя 19, где умножается на сигнал с выхода второго блока запаздывания 16. Сигнал с выхода шестого умножителя 19 поступает на третий вход второго сумматора 6. Сигнал с выхода второго сумматора 6 поступает на первый вход пятого сумматора 20 и на вход третьего блока третьего блока запаздывания 23, сигнал с выхода третьего блока запаздывания 23 поступает на второй вход пятого сумматора 20, на второй вход восьмого умножителя 26, на вход объекта регулирования 7 и на первый вход седьмого умножителя 24, где умножается на сигнал с выхода третьего сумматора 13, сигнал с выхода седьмого умножителя 24 поступает на вход пятого интегратора 25, где интегрируется. Сигнал с выхода пятого интегратора 25 поступает на первый вход восьмого умножителя 26, где умножается на сигнал с выхода третьего блока запаздывания 23. Сигнал с выхода восьмого умножителя 26 поступает на четвертый вход второго сумматора 6. Сигнал с выхода пятого сумматора 20 поступает на вход четвертого интегратора 21, а с выхода четвертого интегратора 21 на вход третьего блока задания коэффициентов 22 и на первый вход третьего сумматора 13. Сигнал с выхода третьего блока задания коэффициентов 22 поступает на третий вход пятого сумматора 20.The signals from the outputs of the regulatory object 7 are supplied simultaneously to the corresponding inputs of the first 1 and second 12 block setting factors. The first block 1 the task of the coefficients is multiplied signal y _i by a factor g _1i. The signals from the outputs of the first block 1 of the task of the coefficients are supplied to the corresponding inputs of the first adder 2, where they add up. Signal

i = 1, ..., n from the output of the adder 2 goes to the input of the first delay unit 8, to the first input of the first multiplier 3 and to the second inputs of the second multiplier 5 and the third adder 13. The signal from the output of the third adder 13 goes to the second inputs of the first multiplier 3, third multiplier 9, fifth multiplier 17, seventh multiplier 24. In the first multiplier 3, the signal from the output of the adder 13 is multiplied by the signal from the output of the adder 2. The signal from the output of the first multiplier 3 is fed to the input of the first integrator 4, where it is integrated. The signal from the output of the first integrator 4 is fed to the first input of the second multiplier 5, where it is multiplied by the signal from the output of the adder 2, supplied to the other input of the multiplier. The signal from the output of the second multiplier 5 is fed to the first input of the adder 6. In the first delay unit 8, the signal is delayed by a time τ ₁ . The signal from the output of the first delay unit 8 is fed to the second input of the fourth multiplier 11 and to the first input of the third multiplier 9, where it is multiplied by the signal from the output of the adder 13. The signal from the output of the third multiplier 9 goes to the input of the second integrator 10, where it is integrated. The signal from the output of the second integrator 10 is supplied to the first input of the fourth multiplier 11, where it is multiplied by the signal from the output of the first delay unit 8. The signal from the output of the fourth multiplier 11 is supplied to the second input of the second adder 6. In the second block 12 for setting the coefficients, the signal γ _i by the coefficient g _2i . The signals from the outputs of the second block 12 specify the coefficients are supplied to the corresponding inputs of the fourth adder 14, where they add up. Signal

i = 1, ..., nc of the output of the adder 14 is fed to the input of the differentiation block 15, where it differentiates. The signal from the output of the differentiation unit 15 is fed to the input of the second delay unit 16. In the second delay unit 16, the signal is delayed for a time τ ₂ . The signal from the output of the second delay unit 16 is fed to the second input of the sixth multiplier 19 and to the first input of the fifth multiplier 17, where it is multiplied by the signal from the output of the adder 13. The signal from the output of the fifth multiplier 17 goes to the input of the third integrator 18, where it is integrated. The signal from the output of the third integrator 18 goes to the first input of the sixth multiplier 19, where it is multiplied by the signal from the output of the second delay unit 16. The signal from the output of the sixth multiplier 19 goes to the third input of the second adder 6. The signal from the output of the second adder 6 goes to the first input of the fifth the adder 20 and the input of the third block of the third delay unit 23, the signal from the output of the third delay unit 23 is fed to the second input of the fifth adder 20, to the second input of the eighth multiplier 26, to the input of the control object 7 and to the first input with the seventh multiplier 24, where it is multiplied by the signal from the output of the third adder 13, the signal from the output of the seventh multiplier 24 is fed to the input of the fifth integrator 25, where it is integrated. The signal from the output of the fifth integrator 25 goes to the first input of the eighth multiplier 26, where it is multiplied by the signal from the output of the third delay unit 23. The signal from the output of the eighth multiplier 26 goes to the fourth input of the second adder 6. The signal from the output of the fifth adder 20 goes to the input of the fourth integrator 21, and from the output of the fourth integrator 21 to the input of the third block for setting coefficients 22 and to the first input of the third adder 13. The signal from the output of the third block for setting coefficients 22 is fed to the third input of the fifth adder 20.

Предлагаемая система обладает более широкими функциональными возможностями, так как может работать с объектами нейтрального типа, обладающими запаздыванием по управлению.The proposed system has wider functional capabilities, as it can work with objects of a neutral type that have a delay in control.

Данное устройство может быть реализовано промышленным способом, на основе стандартной элементарной базы.This device can be implemented industrially, based on a standard elementary base.

Claims (1)

Самонастраивающаяся система управления для объектов нейтрального типа с запаздыванием по управлению, содержащая первый блок задания коэффициентов, последовательно соединенные первый сумматор, первый умножитель, первый интегратор, второй умножитель, второй сумматор, последовательно соединенные первый блок запаздывания, третий умножитель, второй интегратор и четвертый умножитель, последовательно соединенные второй блок задания коэффициентов, четвертый сумматор, блок дифференцирования, второй блок запаздывания, пятый умножитель, третий интегратор, шестой умножитель, выходы объекта регулирования соединены с соответствующими входами первого и второго блоков задания коэффициентов, выходы первого блока задания коэффициентов соединены с соответствующими входами первого сумматора, подключенного выходом к второму входу второго умножителя, второму входу третьего сумматора и входу первого блока запаздывания, выход которого соединен с вторым входом четвертого умножителя, подключенного выходом к второму входу второго сумматора, выходы второго блока задания коэффициентов соединены с соответствующими входами четвертого сумматора, выход третьего сумматора соединен с вторыми входами первого, третьего и пятого умножителей, выход второго блока запаздывания соединен с вторым входом шестого умножителя, выход которого подключен к третьему входу второго сумматора, отличающаяся тем, что в систему введены пятый сумматор, четвертый интегратор, третий блок задания коэффициентов, третий блок запаздывания, последовательно соединенные седьмой умножитель, пятый интегратор и восьмой умножитель, первый вход пятого сумматора связан с выходом второго сумматора, вход третьего блока запаздывания соединен с выходом второго сумматора, выход третьего блока запаздывания подключен ко второму входу пятого сумматора, к первому входу седьмого умножителя, ко второму входу восьмого умножителя и к входу объекта регулирования, второй вход седьмого умножителя связан с выходом третьего сумматора, выход седьмого умножителя соединен с входом пятого интегратора, выход которого связан с первым входом восьмого умножителя, выход восьмого умножителя соединен с четвертым входом второго сумматора, выход пятого сумматора соединен с четвертым интегратором, выход которого подключен к входу третьего блока задания коэффициентов и к первому входу третьего сумматора, выход третьего блока задания коэффициентов соединен с третьим входом пятого сумматора.A self-adjusting control system for neutral objects with a control delay, comprising a first block for setting coefficients, a first multiplier, a first multiplier, a first integrator, a second multiplier, a second adder, a series of a first delay block, a third multiplier, a second integrator and a fourth multiplier, series-connected second block for setting coefficients, fourth adder, differentiation block, second delay block, fifth multiplier, three the third integrator, the sixth multiplier, the outputs of the control object are connected to the corresponding inputs of the first and second blocks of the coefficient assignment, the outputs of the first block of the coefficient assignment are connected to the corresponding inputs of the first adder, connected to the second input of the second multiplier, the second input of the third adder and the input of the first delay unit, the output of which is connected to the second input of the fourth multiplier connected by the output to the second input of the second adder, the outputs of the second block of the job coefficient in are connected to the corresponding inputs of the fourth adder, the output of the third adder is connected to the second inputs of the first, third and fifth multipliers, the output of the second delay unit is connected to the second input of the sixth multiplier, the output of which is connected to the third input of the second adder, characterized in that the fifth adder, fourth integrator, third coefficient setting unit, third delay unit, seventh multiplier connected in series, fifth integrator and eighth multiplier, first input of fifth s the matcher is connected to the output of the second adder, the input of the third delay unit is connected to the output of the second adder, the output of the third delay unit is connected to the second input of the fifth adder, to the first input of the seventh multiplier, to the second input of the eighth multiplier and to the input of the control object, the second input of the seventh multiplier is connected with the output of the third adder, the output of the seventh multiplier is connected to the input of the fifth integrator, the output of which is connected to the first input of the eighth multiplier, the output of the eighth multiplier is connected from the fourth input of the second adder, the output of the fifth adder connected to a fourth integrator whose output is connected to the input of the third coefficient setting unit and to the first input of the third adder, the third coefficient setting unit output is connected to the third input of the fifth adder.