RU2227942C1 - Resistance relay - Google Patents
Resistance relay Download PDFInfo
- Publication number
- RU2227942C1 RU2227942C1 RU2002126628/09A RU2002126628A RU2227942C1 RU 2227942 C1 RU2227942 C1 RU 2227942C1 RU 2002126628/09 A RU2002126628/09 A RU 2002126628/09A RU 2002126628 A RU2002126628 A RU 2002126628A RU 2227942 C1 RU2227942 C1 RU 2227942C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- inputs
- outputs
- converter
- Prior art date
Links
Landscapes
- Relay Circuits (AREA)
Abstract
Description
Изобретение относится к электротехнике и может быть использовано в качестве реле сопротивления дистанционной защиты с четырехугольной характеристикой, выполняемое на основе сравнения фаз четырех величин в одной схеме сравнения.The invention relates to electrical engineering and can be used as a resistance relay of distance protection with a quadrangular characteristic, performed on the basis of a comparison of the phases of four quantities in one comparison circuit.
Известно устройство, содержащее последовательно соединенные генератор тактовых импульсов, двоичный счетчик, дешифратор, формирователь импульсов и исполнительный элемент, выполненный в виде транзистора [1].A device is known that contains a series-connected clock generator, a binary counter, a decoder, a pulse shaper and an actuator made in the form of a transistor [1].
Недостатком устройства является относительно узкие функциональные возможности, не позволяющие использовать его в качестве реле сопротивления.The disadvantage of this device is the relatively narrow functionality that does not allow using it as a resistance relay.
Наиболее близким по технической сущности к предлагаемому является устройство, содержащее блок формирования сравниваемых напряжений, выполненный в виде промежуточного трансформатора тока и промежуточного трансформатора напряжения, выходы каждого из которых соединены, соответственно, с первыми и вторыми входами первого, второго, третьего и четвертого сумматоров, выходы которых соединены с входами соответствующих частотных фильтров, выходы которых являются выходами блока формирования сравниваемых напряжений, а также преобразователь сравниваемых напряжений, первый, второй, третий и четвертый входы которого соединены с соответствующими выходами блока формирования сравниваемых напряжений, и исполнительный элемент, вход которого соединен с выходом преобразователя сравниваемых напряжений [2, стр.416, рис.11.33].The closest in technical essence to the proposed one is a device containing a unit for generating the compared voltages, made in the form of an intermediate current transformer and an intermediate voltage transformer, the outputs of each of which are connected, respectively, with the first and second inputs of the first, second, third and fourth adders, outputs which are connected to the inputs of the corresponding frequency filters, the outputs of which are the outputs of the unit for forming the compared voltages, as well as the converter compared voltages, the first, second, third and fourth inputs of which are connected to the corresponding outputs of the unit for comparing the compared voltages, and an actuator whose input is connected to the output of the converter of the compared voltages [2, p. 416, Fig. 11.33].
Недостатком наиболее близкого технического решения является относительно низкая точность в условиях возможных изменений частоты входного сигнала и других внешних условий, например, температуры, поскольку известные конструкции преобразователей сравниваемых напряжений выполнены на аналоговых элементах, затрудняющих их оперативную подстройку.The disadvantage of the closest technical solution is the relatively low accuracy under the conditions of possible changes in the frequency of the input signal and other external conditions, for example, temperature, since the known designs of the converters of the compared voltages are made on analog elements that impede their operational adjustment.
Техническим результатом изобретения является повышение точности.The technical result of the invention is to increase accuracy.
Этот технический результат достигается тем, что в устройстве, содержащем исполнительный элемент, преобразователь сравниваемых напряжений, выход которого соединен с входом исполнительного элемента, и блок формирования сравниваемых напряжений, первый и второй входы которого соединены с выводами для подключения цепей контроля линейного напряжения Up между двумя фазами контролируемой цепи и с выводами для подключения цепей контроля разности токов Iр в указанных фазах, соответственно, а первый, второй, третий и четвертый выходы соединены, соответственно, с первым, вторым, третьим и четвертым входами преобразователя сравниваемых напряжений, при этом, на первом, втором, третьем и четвертом выходах блока формирования сравниваемых напряжений формируются соответствующие напряжения U1, U2, U3 и U4, определяемые соотношениями:This technical result is achieved by the fact that in the device containing the actuator, the converter of the compared voltages, the output of which is connected to the input of the actuator, and the unit for generating the compared voltages, the first and second inputs of which are connected to the terminals for connecting the control circuits of the linear voltage Up between two phases controlled circuit and with conclusions for connecting circuits for controlling the difference of currents Ip in the indicated phases, respectively, and the first, second, third and fourth outputs are connected to accordingly, with the first, second, third and fourth inputs of the converter of the compared voltages, while at the first, second, third and fourth outputs of the unit for generating the compared voltages, the corresponding voltages U 1 , U 2 , U 3 and U 4 are formed , determined by the relations:
U1=KU1·Up+K11·IP=KU1·IP·ΔZ1,U 1 = K U1 · U p + K 11 · I P = K U1 · I P · ΔZ 1 ,
ΔZ1=ZP-Z1, Z1=-К11/КU1;ΔZ 1 = Z P -Z 1 , Z 1 = -K 11 / K U1 ;
U2=KU2·UP+K12·Ip=KU2·IP·ΔZ2,U 2 = K U2 · U P + K 12 · I p = K U2 · I P · ΔZ 2 ,
ΔZ2=ZP-Z2, Z2=-K12/KU2;ΔZ 2 = Z P -Z 2 , Z 2 = -K 12 / K U2 ;
U3=КU3·Up+K13·IP=KU3·IP·ΔZ3,U 3 = K U3 · U p + K 13 · I P = K U3 · I P · ΔZ 3 ,
ΔZ3=ZP-Z3, Z3=-К13/КU3;ΔZ 3 = Z P -Z 3 , Z 3 = -K 13 / K U3 ;
U4=KU4·Up+K14·IP=КU4·Ip·ΔZ4,U 4 = K U4 · Up + K 14 · I P = K U4 · I p · ΔZ 4 ,
ΔZ4=ZP-Z4, Z4=-K14/KU4;ΔZ 4 = Z P -Z 4 , Z 4 = -K 14 / K U4 ;
Zp=UP/IP Z p = U P / I P
где КU1...КU4 - постоянные масштабные коэффициенты, определяющие форму и уставки характеристики срабатывания реле сопротивления;where K U1 ... K U4 are constant scale factors that determine the shape and settings of the response characteristics of the resistance relay;
К11...K14 - комплексные коэффициенты, имеющие размерность сопротивлений;K 11 ... K 14 - complex coefficients having the dimension of resistance;
Zp – комплексное сопротивление на зажимах реле сопротивления;Z p is the complex resistance at the terminals of the resistance relay;
Z1...Z4 – комплексные сопротивления, определяющие форму характеристики и уставки срабатывания реле сопротивления;Z 1 ... Z 4 - complex resistances that determine the shape of the characteristics and settings of the operation of the resistance relay;
ΔZ1...ΔZ4 – разностные сопротивления, первые входы которых являются, соответственно, первым, вторым, третьим и четвертым входами упомянутого преобразователя, а вторые входы являются входами задания нулевого порога сравнения, первый элемент И, первый, второй, третий и четвертый входы которого соединены с выходами “больше”, соответственно, первого, второго, третьего и четвертого компараторов, второй элемент И, первый, второй, третий и четвертый входы которого соединены с выходами “меньше”, соответственно, первого, второго, третьего и четвертого компараторов, первый элемент ИЛИ, первый и второй входы которого соединены с выходами, соответственно, первого и второго элементов И, счетчик импульсов, третий элемент И, первый вход которого соединен с выходом первого элемента ИЛИ, регистр памяти, информационный вход которого соединен с выходом счетчика импульсов, пятый компаратор, первый вход которого соединен с выходом регистра памяти, второй вход является входом задания порога срабатывания, а выход является выходом упомянутого преобразователя, второй элемент ИЛИ, выход которого соединен с входом установки в ноль счетчика импульсов, счетный вход которого соединен с выходом третьего элемента И, третий элемент ИЛИ, выход которого соединен с входом установки в ноль регистра памяти, одновибратор, вход которого подключен к выводу напряжения питания реле сопротивления, генератор тактовых импульсов, вход запуска которого соединен с выходом одновибратора и с первыми входами второго и третьего элементов ИЛИ, а выход соединен со вторым входом третьего элемента И, выход которого соединен со счетным входом счетчика импульсов, последовательно соединенные первый формирователь короткого импульса, вход которого соединен с выходом первого элемента ИЛИ, а выход соединен со вторым входом третьего элемента ИЛИ, и элемент задержки, выход которого соединен со вторым входом второго элемента ИЛИ, а также второй формирователь короткого импульса, вход которого соединен с выходом первого элемента ИЛИ, а выход соединен с управляющим входом регистра памяти.ΔZ 1 ... ΔZ 4 - differential resistances, the first inputs of which are, respectively, the first, second, third and fourth inputs of the aforementioned converter, and the second inputs are inputs of the reference zero comparison threshold, the first element And, the first, second, third and fourth the inputs of which are connected to the outputs “more”, respectively, of the first, second, third and fourth comparators, the second element And, the first, second, third and fourth inputs of which are connected to the outputs “less”, respectively, of the first, second, third and fourth of comparators, the first OR element, the first and second inputs of which are connected to the outputs of, respectively, the first and second elements AND, a pulse counter, the third element And, the first input of which is connected to the output of the first OR element, a memory register, the information input of which is connected to the output pulse counter, the fifth comparator, the first input of which is connected to the output of the memory register, the second input is the input of the threshold setting, and the output is the output of the aforementioned converter, the second OR element, the output of which connected to the input of the zero pulse counter, the counting input of which is connected to the output of the third AND element, the third OR element, the output of which is connected to the zero input of the memory register, a one-shot oscillator, whose input is connected to the output of the voltage of the resistance relay, clock generator, the trigger input of which is connected to the output of the one-shot and to the first inputs of the second and third elements OR, and the output is connected to the second input of the third element AND, the output of which is connected to the counting input of the pulse counter s, sequentially connected to the first short-pulse driver, the input of which is connected to the output of the first OR element, and the output connected to the second input of the third OR element, and a delay element, the output of which is connected to the second input of the second OR element, as well as the second short-pulse driver, input which is connected to the output of the first OR element, and the output is connected to the control input of the memory register.
На чертеже представлена электрическая структурная схема реле сопротивления.The drawing shows an electrical block diagram of a resistance relay.
Реле сопротивления содержит исполнительный элемент 1, преобразователь 2 сравниваемых напряжений, выход которого соединен с входом исполнительного элемента 1, и блок 3 формирования сравниваемых напряжений, входы которого соединены с выводами для подключения контролируемой сети, а первый, второй, третий и четвертый выходы соединены, соответственно, с первым, вторым, третьим и четвертым входами преобразователя 2 сравниваемых напряжений, первый и второй входы блока 3 соединены с выводами для подключения цепей контроля линейного напряжения Up между двумя фазами контролируемой цепи и с выводами для подключения цепей контроля разности токов Iр в указанных фазах, соответственно, а первый, второй, третий и четвертый выходы соединены, соответственно, с его первым, вторым, третьим и четвертым входами преобразователя сравниваемых напряжений. На первом, втором, третьем и четвертом выходах блока 3 формирования сравниваемых напряжений формируются соответствующие напряжения U1, U2, U3 и U4 по приведенным выше математическим выражениям 1. Преобразователь 2 выполнен в виде первого 4-1, второго 4-2, третьего 4-3 и четвертого 4-4 компараторов, первые входы которых являются, соответственно, первым, вторым, третьим и четвертым входами упомянутого преобразователя 2, а вторые входы являются входами задания нулевого порога сравнения, первый элемент И 5-1, первый, второй, третий и четвертый входы которого соединены с выходами “больше”, соответственно, первого 4-1, второго 4-2, третьего 4-3 и четвертого 4-4 компараторов, второй элемент И 5-2, первый, второй, третий и четвертый входы которого соединены с выходами “меньше”, соответственно, первого 4-1, второго 4-2, третьего 4-4 и четвертого 4-5 компараторов, первый элемент ИЛИ 6, первый и второй входы которого соединены с выходами, соответственно, первого 5-1 и второго 5-2 элементов И, третий элемент И 7, первый вход которого соединен с выходом первого элемента или 6, счетчик 8 импульсов, регистр 9 памяти, информационный вход которого соединен с выходом счетчика 8 импульсов, пятый компаратор 10, первый вход которого соединен с выходом регистра 9 памяти, второй вход является входом задания порога срабатывания, а выход является выходом упомянутого преобразователя 2, второй элемент ИЛИ 11, выход которого соединен с входом установки в ноль счетчика 8 импульсов, счетный вход которого соединен с выходом третьего элемента И 7, третий элемент ИЛИ 12, выход которого соединен с входом установки в ноль регистра 9 памяти, одновибратор 13, вход которого подключен к выводу напряжения питания реле сопротивления, генератор 14 тактовых импульсов, вход запуска которого соединен с выходом одновибратора 13 и с первыми входами второго 11 и третьего 12 элементов ИЛИ, а выход соединен со вторым входом третьего элемента И 7, выход которого соединен со счетным входом счетчика 8 импульсов, последовательно соединенные первый формирователь 15 короткого импульса, вход которого соединен с выходом первого элемента ИЛИ 6, а выход соединен со вторым входом третьего элемента ИЛИ 12, и элемент задержки 16, выход которого соединен со вторым входом второго элемента ИЛИ 11, а также второй формирователь 17 короткого импульса, вход которого соединен с выходом первого элемента ИЛИ 6, а выход соединен с управляющим входом регистра 9 памяти.The resistance relay contains an actuator 1, a converter 2 of the compared voltages, the output of which is connected to the input of the actuator 1, and a unit 3 for generating the compared voltages, the inputs of which are connected to the terminals for connecting the controlled network, and the first, second, third and fourth outputs are connected, respectively , with the first, second, third and fourth inputs of the converter 2 of the compared voltage, the first and second inputs of block 3 are connected to the terminals for connecting the control circuits of the linear voltage U p between the two phases of the controlled circuit and with the terminals for connecting the control circuits of the difference of currents I r in the indicated phases, respectively, and the first, second, third and fourth outputs are connected, respectively, with its first, second, third and fourth inputs of the converter of the compared voltages. At the first, second, third and fourth outputs of the unit 3 for generating the compared voltages, the corresponding voltages U 1 , U 2 , U 3 and U 4 are formed according to the above mathematical expressions 1. Converter 2 is made in the form of the first 4-1, second 4-2, third 4-3 and fourth 4-4 comparators, the first inputs of which are, respectively, the first, second, third and fourth inputs of the aforementioned converter 2, and the second inputs are inputs of the reference zero comparison threshold, the first element And 5-1, first, second , the third and fourth entrances of koto the horn is connected to the outputs “more”, respectively, of the first 4-1, second 4-2, third 4-3 and fourth 4-4 comparators, the second element And 5-2, the first, second, third and fourth inputs of which are connected to the outputs “Less”, respectively, of the first 4-1, second 4-2, third 4-4 and fourth 4-5 comparators, the first element OR 6, the first and second inputs of which are connected to the outputs, respectively, of the first 5-1 and second 5 -2 elements And, the third element And 7, the first input of which is connected to the output of the first element or 6, 8 pulse counter, memory register 9, info the input of which is connected to the output of the counter 8 pulses, the fifth comparator 10, the first input of which is connected to the output of the memory register 9, the second input is the input of the threshold setting, and the output is the output of the aforementioned converter 2, the second element is OR 11, the output of which is connected to the input zeroing the counter 8 pulses, the counting input of which is connected to the output of the third element And 7, the third element OR 12, the output of which is connected to the input of the installation to zero of the memory register 9, the one-shot 13, whose input is connected to the output voltage of the resistance relay, a clock pulse generator 14, the start input of which is connected to the output of the single vibrator 13 and to the first inputs of the second 11 and third 12 elements OR, and the output is connected to the second input of the third element And 7, the output of which is connected to the counting input of the counter 8 pulses sequentially connected to the first driver 15 short pulse, the input of which is connected to the output of the first element OR 6, and the output is connected to the second input of the third element OR 12, and the delay element 16, the output of which is connected with the second input of the second element OR 11, as well as the second shaper 17 of a short pulse, the input of which is connected to the output of the first element OR 6, and the output is connected to the control input of the memory register 9.
Исполнительный элемент 1 может быть выполнен в виде обмотки реле с замыкающим контактом, которая через усилитель или непосредственно соединена с выходом пятого компаратора 10. Блок 3 может иметь конструкцию, приведенную в [2, стр.416]. Первый формирователь 15 вырабатывает короткий импульс по переднему фронту импульса с выхода первого элемента ИЛИ 6, а второй формирователь 17 короткого импульса - по заднему фронту импульса с выхода первого элемента ИЛИ 6. Остальные элементы устройства являются стандартными элементами цифровой техники. Цепи питания на чертежах опущены, как несущественные.The actuating element 1 can be made in the form of a relay winding with a make contact, which is connected via an amplifier or directly to the output of the fifth comparator 10. Block 3 can have the design shown in [2, p. 416]. The first shaper 15 generates a short pulse along the leading edge of the pulse from the output of the first OR 6 element, and the second shaper 17 short pulses along the leading edge of the pulse from the output of the first OR 6 element. The remaining elements of the device are standard elements of digital technology. The power circuits in the drawings are omitted as non-essential.
Работает реле сопротивления следующим образом.The resistance relay operates as follows.
В основу его работы положен принцип сравнения фаз четырех напряжений напряжения U1, U2, U3 и U4, формируемых из напряжения и тока защищаемой сети по приведенным выше соотношениям. Как показано в [2, стр.413-414 и на рис.11.31, б], при повреждении в зоне реле сопротивления мгновенные значения напряжений U1, U2, U3 и U4 в каждый момент полупериода имеют разные знаки, т.е. совпадение знаков исключается. При наличии повреждения в течение полупериода имеется хотя бы кратковременное совпадение знаков всех четырех напряжений.The basis of his work is the principle of comparing the phases of the four voltage voltages U 1 , U 2 , U 3 and U 4 formed from the voltage and current of the protected network according to the above ratios. As shown in [2, pp. 413-414 and in Fig. 11.31, b], if the resistance relay is damaged in the zone, the instantaneous voltage values U 1 , U 2 , U 3 and U 4 have different signs at each moment of the half-cycle, i.e. e. coincidence of characters is excluded. If there is damage during the half-cycle, there is at least a brief coincidence of the signs of all four voltages.
Этот принцип реализуется в предложенном устройстве следующим образом.This principle is implemented in the proposed device as follows.
При включении устройства питание подается на все его элементы, в том числе на вход одновибратора 11, который вырабатывает одиночный импульс, поступающий на вход запуска ГТИ 14, через второй элемент ИЛИ 11 на вход установки в ноль счетчика 8, а через третий элемент ИЛИ 12 в нулевое состояние регистра 9 памяти.When the device is turned on, power is supplied to all its elements, including the input of a single-shot 11, which generates a single pulse supplied to the start of the GTI 14, through the second element OR 11 to the installation input to zero counter 8, and through the third element OR 12 to zero state of memory register 9.
На входы блока 3 формирования сравниваемых напряжений поступают входные сигналы напряжения и тока контролируемой сети, из которых формируются четыре напряжения, поступающие на входы соответствующего им первого 4-1, второго 4-2, третьего 4-3 и четвертого 4-4 компараторов, вторые входы которых являются входами задания нулевого порога сравнения. Выходы “больше” первого 4-1, второго 4-2, третьего 4-3 и четвертого 4-4 компараторов соединены с входами первого элемента И 5-1, а выходу “меньше” - с входами второго элемента И 5-2. Поэтому на выходе первого элемента ИЛИ 6 сигнал с уровнем логической единицы формируется в течение интервалов времени, когда знаки сравниваемых напряжений одинаковы. В эти интервалы времени через третий элемент И 7 импульсы ГТИ 15 поступают на информационный вход счетчика 8, число которых пропорционально времени совпадения знаков сравниваемых напряжений. Содержимое счетчика 8 импульсов переписывается в регистр 9 памяти по сигналу, формируемому вторым формирователем 17, который вырабатывает короткий импульс по заднему фронту импульса с выхода первого элемента ИЛИ 6, который наблюдается в течении времени совпадения знаков фаз напряжений. Содержимое регистра 9 памяти сравнивается в пятом компараторе 10 с уровнем срабатывания и при ситуации, когда на его выходе “больше” формируется уровень логической единицы, что сигнализирует о наличии короткого замыкания в контролируемой сети, срабатывает исполнительный элемент 1. При прекращении режима короткого замыкания уровень сигнала на выходе первого элемента ИЛИ 6 в обязательном порядке переходит на уровень логического нуля. При переходе этого сигнала на уровень логической единицы, что сигнализирует о возможном коротком замыкании в контролируемой цепи, вырабатывает короткий импульс первый формирователь 15, в результате чего обнуляется и счетчик 8 и регистр 9. Далее, в зависимости от интервала времени, в течении которого наблюдается совпадение знаков сигналов сформированных напряжений, пятый компаратор 10 управляет соответствующим образом исполнительным элементом 1.The inputs of the unit 3 for the formation of the compared voltages receive the input signals of voltage and current of the monitored network, from which four voltages are generated, which are supplied to the inputs of the corresponding first 4-1, second 4-2, third 4-3 and fourth 4-4 comparators, second inputs which are the inputs of the job zero comparison threshold. The outputs “more” of the first 4-1, second 4-2, third 4-3 and fourth 4-4 comparators are connected to the inputs of the first element And 5-1, and the output is “less” to the inputs of the second element And 5-2. Therefore, at the output of the first element OR 6, a signal with the level of a logical unit is formed during time intervals when the signs of the compared voltages are the same. In these time intervals through the third element And 7, the pulses of the GTI 15 are fed to the information input of the counter 8, the number of which is proportional to the time of coincidence of the signs of the compared voltages. The contents of the pulse counter 8 is written into the memory register 9 according to the signal generated by the second driver 17, which generates a short pulse at the trailing edge of the pulse from the output of the first element OR 6, which is observed during the coincidence of the signs of the voltage phases. The contents of the memory register 9 is compared in the fifth comparator 10 with the response level, and when the output is “greater”, the logical unit level is formed, which signals a short circuit in the controlled network, the actuator 1 is triggered. When the short circuit mode is terminated, the signal level at the output of the first element OR 6 necessarily goes to the level of logical zero. When this signal goes to the level of a logical unit, which signals a possible short circuit in the monitored circuit, the first driver 15 generates a short pulse, as a result of which counter 8 and register 9 are reset to zero. Further, depending on the time interval during which a coincidence is observed signs of signals generated voltages, the fifth comparator 10 controls accordingly the actuating element 1.
Таким образом, предложенное устройство обладает более высокой точностью, поскольку в нем облегчается подстройка к частоте входного сигнала путем изменения частоты генератора 14 и объема счетчика 8. Кроме того, преобразователь 2 выполнен, в основном, на цифровых элементах, что уменьшает влияние изменений внешних условий, например, температуры.Thus, the proposed device has higher accuracy, since it makes it easier to adjust to the frequency of the input signal by changing the frequency of the generator 14 and the volume of the counter 8. In addition, the converter 2 is made mainly on digital elements, which reduces the influence of changes in external conditions, e.g. temperature.
Источники информацииSources of information
1. Электротехнический справочник, в 4-х томах, т.2. Электротехнические изделия и устройства. / Под общей редакцией В.Г. Герасимова и др. – М.: Издательство МЭИ, 1998 г., с.390, рис.35.10.1. Electrical reference book, in 4 volumes, t.2. Electrical products and devices. / Under the general editorship of V.G. Gerasimova et al. - M.: Publishing House MPEI, 1998, p. 390, Fig. 35.10.
2. Чернобровов Н.В., Семенов В.А. Релейная защита Энергетических систем. – М.: Энергоатомиздат, 1998. с.416 (прототип).2. Chernobrovov N.V., Semenov V.A. Relay protection of Energy systems. - M .: Energoatomizdat, 1998. p. 416 (prototype).
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2002126628/09A RU2227942C1 (en) | 2002-10-08 | 2002-10-08 | Resistance relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2002126628/09A RU2227942C1 (en) | 2002-10-08 | 2002-10-08 | Resistance relay |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2227942C1 true RU2227942C1 (en) | 2004-04-27 |
RU2002126628A RU2002126628A (en) | 2004-04-27 |
Family
ID=32465623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2002126628/09A RU2227942C1 (en) | 2002-10-08 | 2002-10-08 | Resistance relay |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2227942C1 (en) |
-
2002
- 2002-10-08 RU RU2002126628/09A patent/RU2227942C1/en not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
ЧЕРНОБРОВОВ Н.В., СЕМЕНОВ В.А. Релейная защита энергетических систем. - М.: Энергоатомиздат, 1998, с.416. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2227942C1 (en) | Resistance relay | |
RU2220486C1 (en) | Resistance relay | |
RU2205466C1 (en) | Power direction relay | |
RU2224321C1 (en) | Synchronization relay | |
RU2208864C1 (en) | Frequency relay | |
RU2208231C1 (en) | Power direction relay | |
RU2237312C1 (en) | Phase-difference relay | |
RU2223568C1 (en) | Current relay | |
RU2224320C1 (en) | Synchronism controlling relay | |
RU2222089C1 (en) | Differential-frequency relay | |
SU721912A2 (en) | Pulse-width converter | |
RU2208865C1 (en) | Frequency relay | |
RU2208260C1 (en) | Relay | |
SU1275765A1 (en) | Device for determining error of phase shifter | |
SU1509946A1 (en) | Device for nonlinear correction of discrete signals | |
SU1005131A1 (en) | Two-channel displacement transducer | |
RU2223569C1 (en) | Differential relay | |
SU712950A1 (en) | Pulse repetition period-to-voltage converter | |
RU2210132C1 (en) | Phase-frequency relay | |
SU1571753A1 (en) | Pulse repetition period-voltage converter | |
RU2239905C1 (en) | Frequency relay | |
RU2220472C1 (en) | Frequency relay | |
RU2241274C1 (en) | Phase-difference relay | |
SU1453556A1 (en) | Inverter control method | |
SU1598083A1 (en) | Rectifier control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PC4A | Invention patent assignment |
Effective date: 20051003 |
|
PC4A | Invention patent assignment |
Effective date: 20091026 |
|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20121009 |