RU2094910C1

RU2094910C1 - Complementary bipolar nand circuit (options)

Info

Publication number: RU2094910C1
Application number: RU93039928A
Authority: RU
Inventors: Н.К. Трубочкина; К.О. Петросянц
Original assignee: Московский государственный институт электроники и математики (технический университет)
Priority date: 1993-08-05
Filing date: 1993-08-05
Publication date: 1997-10-27
Also published as: RU94030054A; RU2073935C1

Abstract

FIELD: microelectronics; manufacture of combined logic superlarge-scale CMOS integrated circuits of superlow power requirement. SUBSTANCE: complementary bipolar NAND gate which is functional integrated circuit compatible with CMOS technology has newly introduced first and second p-n-p loading transistors whose bases are combined and connected to circuit output with the result that p-n-p loading transistors function at cut-off barrier and do not consume current from power supply when at least one of circuit inputs is placed at logical 0 voltage. Proposed circuit uses functional integration of semiconductor regions of all circuit transistors and standard CMOS technology for its manufacture. Low-resistance n+ substrate is introduced to reduce current gain of parasitic p-n-p transistor and parasitic resistance Rx of n substrate. Circuit is set up on insulating substrate which eliminates P+ regions around it causing parasitic current leakage and stray capacitances as well as volumetric and surface regions wherein charge carrier generation caused by radiation may develop. EFFECT: reduced power requirement, facilitated manufacture and reduced cost, reduced parasitic effect of "latching", improved speed and radiation resistance. 3 cl, 4 dwg

Description

Изобретение относится к микроэлектронике и может быть использовано при создании конструкций логических комбинированных Би-КМОП сверхбольших интегральных схем (СБИС) со сверхмалым потреблением мощности. The invention relates to microelectronics and can be used to create structures of logical combined Bi-CMOS ultra-large integrated circuits (VLSI) with ultra-low power consumption.

Известна схема транзисторно-транзисторной логики с инжекционным питанием элемент И-НЕ, содержащая многоэмиттерный n-p-n транзистор, переключательную схему и инжектирующий p-n-p транзистор, эмиттер которого соединен с источником питания, а коллектор и база соответственно с базой и коллектором многоэмиттерного транзистора (авт. св. СССР N 1128387, кл. H 03 K 19/088, 1984). There is a known transistor-transistor logic circuit with injection power and an NAND element containing a multi-emitter npn transistor, a switching circuit and an injection pnp transistor, the emitter of which is connected to a power source, and the collector and base, respectively, with the base and collector of the multi-emitter transistor (ed. St. USSR N 1128387, CL H 03 K 19/088, 1984).

Недостаток данной схемы большая потребляемая мощность. The disadvantage of this scheme is the high power consumption.

Наиболее близким техническим решением к предлагаемой схеме является схема транзисторно-транзисторной логики с инжекционным питанием (авт. св. СССР N 1744738А 1, кл. Н 01 L 27/04, 1990), содержащая многоэмиттерный и переключательный n-p-n транзисторы и металлизированное соединение между коллектором многоэмиттерного и базой переключательного n-p-n транзисторов. The closest technical solution to the proposed circuit is a transistor-transistor logic circuit with injection power (ed. St. USSR N 1744738А 1, class N 01 L 27/04, 1990), containing multi-emitter and switching npn transistors and a metallized connection between the collector of a multi-emitter and base switching npn transistors.

Недостаток данной схемы относительно большая потребляемая мощность. The disadvantage of this scheme is the relatively large power consumption.

Наиболее близким конструктивным решением к комплементарной биполярной схеме И-НЕ является инжекционный элемент И-НЕ (авт. св. СССР N 1744738А 1, кл. H 01 L 27/04, 1990), содержащий p⁺-подложку, к которой подключен металлизированный электрод питания. В подложке совмещены эмиттеры инжектирующих первого и дополнительного p-n-p транзисторов. В первой n_эп1 эпитаксиальной области совмещены коллектор многоэмиттерного n-p-n транзистора и база первого инжектирующего p-n-p транзистора. Во второй n_эп2 эпитаксиальной области совмещены база второго инжектирующего p-n-p транзистора и эмиттер переключательного n-p-n транзистора; к этой же области через глубокую диффузионную подконтактную n⁺-область подключен электрод общей шины. Над областью n_эп1 расположена третья p_эп1 эпитаксиальная область первого типа проводимости, в которой совмещены база многоэмиттерного n-p-n транзистора и коллектор первого инжектирующего p-n-p транзистора. Область p_эп1 содержит диффузионные области n₁ и n₂, являющиеся эмиттерами многоэмиттерного транзистора, к которым подключены входные электроды. Над областью n_эп2 расположена четвертая p_эп2 эпитаксиальная первого типа проводимости. В области p_эп2 совмещены база переключательного n-p-n транзистора и коллектор дополнительного второго инжектирующего p-n-p транзистора. Область p_эп2 содержит n область, к которой подключен выходной электрод, и диффузионную подконтактную область p $\binom{+}{2}$ . К области p $\binom{+}{2}$ подключен металлизированный проводник, соединяющий базу переключательного n-p-n транзистора и коллектор многоэмиттерного n-p-n транзистора.The closest constructive solution to the complementary I-NOT bipolar scheme is an I-NOT injection element (ed. St. USSR N 1744738А 1, class H 01 L 27/04, 1990) containing a p ⁺ substrate to which a metallized electrode is connected nutrition. The emitters injecting the first and additional pnp transistors are combined in the substrate. In the first n _ep1 epitaxial region, the collector of a multi-emitter npn transistor and the base of the first injecting pnp transistor are combined. In the second n _ep2 epitaxial region, the base of the second injecting pnp transistor and the emitter of the switching npn transistor are combined; an electrode of a common bus is connected to the same region through a deep diffusion podkontaktnoy n ⁺ -region. Above the region n _{ep1, there} is a third p _ep1 epitaxial region of the first type of conductivity, in which the base of the multi-emitter npn transistor and the collector of the first injecting pnp transistor are combined. Region p _ep1 contains diffusion regions n ₁ and n ₂ , which are emitters of a multi-emitter transistor to which input electrodes are connected. Above the region of n _ep2 is the fourth p _ep2 epitaxial of the first type of conductivity. In the region p _{ep2, the} base of the switching npn transistor and the collector of the additional second injecting pnp transistor are combined. The region p _ep2 contains n the region to which the output electrode is connected, and the diffusion contact region p $\binom{+}{2}$ . To region p $\binom{+}{2}$ connected metallized conductor connecting the base of the switching npn transistor and the collector of a multi-emitter npn transistor.

Недостатком данного конструктивного решения является сложность изготовления, требующая создания двух эпитаксиальных слоев. The disadvantage of this design solution is the complexity of manufacturing, requiring the creation of two epitaxial layers.

В основу настоящего изобретения положены задача разработки комплементарной биполярной схемы И-НЕ функционально-интегрированной схемы с меньшей потребляемой мощностью и задача упрощения технологии изготовления до стандартного КМОП-процесса. The present invention is based on the task of developing a complementary bipolar circuit of an AND-NOT functionally integrated circuit with lower power consumption and the task of simplifying manufacturing technology to a standard CMOS process.

Поставленные задачи решаются следующим образом. The tasks are solved as follows.

1. Комплементарная биполярная схема И-НЕ, содержащая подложку, сформированные в подложке n- и p-области, входные и выходные металлические электроды, металлический электрод питания и электрод общей шины, содержит подложку, выполненную из кремниевого материала n-типа, в ней сформированы n⁺-область, соединенная с выходным металлическим электродом, замкнутая изолирующая p⁺-область, соединенная с электродом общей шины, и первая, вторая, третья p-области, причем первая p-область, являющаяся инжектором, расположена между второй и третьей p-областями и подключена к металлическому электроду питания, во второй p-области сформированы одна коллекторная n⁺-область и не менее двух эмиттерных n⁺-областей, к которым подключены входные металлические электроды, в третьей p-области сформирована p⁺-область, соединенная металлическим электродом с коллекторной n⁺-областью, расположенной во второй p-области, и n⁺-область, которая соединена с электродом общей шины, в итоге достигается технический результат упрощение технологии изготовления до стандартной КМОП-технологии и ее разновидностей.1. A complementary bipolar NAND circuit containing a substrate, n- and p-regions formed in the substrate, input and output metal electrodes, a metal power electrode and a common bus electrode, contains a substrate made of n-type silicon material, formed therein the n ⁺ region connected to the output metal electrode, a closed insulating p ⁺ region connected to the common bus electrode, and the first, second, third p-regions, the first p-region being an injector located between the second and third p- areas of and connected to a metal power electrode, one collector n ⁺ region and at least two emitter n ⁺ regions, to which input metal electrodes are connected, are formed in the second p-region, a p ⁺ region connected by a metal electrode is formed in the third p-region with a collector n ⁺ region located in the second p-region and an n ⁺ region that is connected to the common bus electrode, the technical result is achieved by simplifying the manufacturing technology to the standard CMOS technology and its variants.

2. Комплементарная биполярная схема И-НЕ, содержащая подложку, сформированные в подложке n- и p-области, входные и выходные металлические электроды, металлический электрод питания и электрод общей шины, содержит подложку, выполненную из низкоомного материала n⁺-типа, на котором расположена высокоомная эпитаксиальная область n-типа, в которой сформированы n⁺-область, соединенная с выходным металлическим электродом, замкнутая изолирующая p⁺-область, соединенная с электродом общей шины, и первая, вторая, третья p-области, причем первая p-область, являющаяся инжектором, расположена между второй и третьей p-областями и подключена к металлическому электроду питания, во второй p-области сформированы одна коллекторная n⁺-область и не менее двух эмиттерных n⁺-областей, к которым подключены входные металлические электроды, в третьей p-области сформирована p⁺-область, соединенная металлическим электродом с коллекторной n⁺-областью, расположенной во второй p-области, и n⁺-область, которая соединена с электродом общей шины, что приводит к ослаблению паразитного эффекта "защелкивания".2. A complementary bipolar NAND circuit containing a substrate, n- and p-regions formed in the substrate, input and output metal electrodes, a metal supply electrode and a common bus electrode, contains a substrate made of a low resistance n ⁺ type material on which a high-resistance n-type epitaxial region is located in which an n ⁺ region is formed, connected to the output metal electrode, a closed insulating p ⁺ region, connected to the common bus electrode, and the first, second, third p-regions, the first p-region b, which is an injector, located between the second and third p-regions and connected to a metal power electrode, in the second p-region one collector n ⁺ region and at least two emitter n ⁺ regions, to which the input metal electrodes are connected, are formed in the third p-region, a p ⁺ region is formed, connected by a metal electrode to a collector n ⁺ region located in the second p-region, and an n ⁺ region, which is connected to the common bus electrode, which weakens the parasitic “snap” effect.

3. Комплементарная биполярная схема И-НЕ, содержащая подложку, сформированные в подложке n- и p-области, входные и выходные металлические электроды, металлический электрод питания и электрод общей шины, содержит подложку, выполненную из изолирующего материала, на котором расположен монокристаллический высокоомный слой n-типа, в котором сформированы n⁺-область, соединенная с выходным металлическим электродом, и первая, вторая, третья p-области, причем первая p-область, являющаяся инжектором, расположена между второй и третьей p-областями и подключена к металлическому электроду питания, во второй p-области сформированы одна коллекторная n⁺-область и не менее двух эмиттерных n⁺-областей, к которым подключены входные металлические электроды, в третьей p-области сформирована p⁺-область, соединенная металлическим электродом с коллекторной n⁺-областью, расположенной во второй p-области, и n⁺-область, которая соединена с электродом общей шины, в результате достигается следующий технический эффект: исключаются паразитный эффект "защелкивания" и токи утечки, уменьшаются паразитные емкости, повышаются быстродействие, помехозащищенность и радиационная стойкость.3. A complementary bipolar NAND circuit containing a substrate, n- and p-regions formed in the substrate, input and output metal electrodes, a metal supply electrode and a common bus electrode, contains a substrate made of an insulating material on which a single-crystal high-resistance layer is located n-type, wherein the formed n ⁺ -region coupled to the output electrode metal and the first, second, third p-region, wherein the first p-region, which injector is arranged between the second and third p-regions and Keys to supply metallic electrode, a second p-region formed by a n ⁺ -region collector and emitter of at least two n ⁺ type regions, which are connected to metal input electrodes of the third p-region formed by p ⁺ -region coupled to the metal electrode a collector n ⁺ region located in the second p-region and an n ⁺ region that is connected to the common bus electrode, the following technical effect is achieved: the parasitic “snapping” effect and leakage currents are eliminated, and the parasitic ones are reduced bones, increase speed, noise immunity and radiation resistance.

Комплементарная биполярная схема И-НЕ, являющаяся функционально-интегрированной схемой, совместимой с КМОП-технологией, обладает меньшей в сравнении с прототипом потребляемой мощностью, что обеспечивается следующими существенными признаками: введены первый и второй нагрузочные p-n-p транзисторы, объединены их базы и подключены к выходу схемы, в результате нагрузочные p-n-p транзисторы работают на границе запирания и не потребляют тока от источника питания, когда хотя бы на один из входов схемы подано напряжение логического нуля. The I-NOT complementary bipolar circuit, which is a functionally integrated circuit compatible with CMOS technology, has a lower power consumption compared to the prototype, which is ensured by the following essential features: the first and second load pnp transistors are introduced, their bases are combined and connected to the circuit output As a result, load pnp transistors operate at the locking boundary and do not consume current from the power source when a logic zero voltage is applied to at least one of the circuit inputs.

Упрощение и удешевление технологии достигается за счет использования функциональной интеграции полупроводниковых областей всех транзисторов схемы и стандартного КМОП-процесса изготовления предлагаемой схемы. Simplification and cheaper technology is achieved through the use of functional integration of the semiconductor regions of all transistors of the circuit and the standard CMOS process for manufacturing the proposed circuit.

Ослабление паразитного эффекта "защелкивания" достигается за счет введения в конструкцию схемы низкоомной n⁺-подложки, в результате уменьшается коэффициент усиления по току паразитного p-n-p транзистора и уменьшается паразитное сопротивление n-подложки R_x [1]
Исключение паразитных эффектов "защелкивания" и токов утечки, уменьшение паразитных емкостей, повышение быстродействия и радиационной стойкости достигаются за счет размещения конструкции схемы на изолирующей подложке, в итоге исключаются изолирующие глубокие окаймляющие схему p⁺-области, обладающие паразитными утечками тока и емкостями, а также объемными и поверхностными областями, где может развиваться генерация носителей заряда, вызванная действием радиации.The parasitic “snapping” effect is weakened by introducing a low-resistance n ⁺ substrate into the circuit design, as a result, the current gain of the parasitic pnp transistor decreases and the parasitic resistance of the n-substrate R _x decreases [1]
Elimination of spurious effects of “snapping-in” and leakage currents, reduction of spurious capacitances, increased speed and radiation resistance are achieved by placing the circuit design on an insulating substrate, as a result, insulating deep bordering p ⁺ -region circuits having parasitic leakage currents and capacities, as well as bulk and surface regions where carrier generation can develop due to radiation.

Технический результат, который может быть получен при осуществлении изобретения, заключается в том, что предложенная конструкция обладает меньшей потребляемой мощностью и более упрощенной и удешевленной технологией изготовления. The technical result that can be obtained by carrying out the invention is that the proposed design has less power consumption and more simplified and cheapened manufacturing technology.

На фиг. 1 представлена конструкция комплементарной биполярной схемы И-НЕ, функционально-интегрированной схемы, совместимой со стандартной КМОП-технологией; на фиг. 2 конструкция комплементарной биполярной схемы И-НЕ функционально-интегрированной схемы, совместимая с модифицированной КМОП- технологией; на фиг. 3 конструкция комплементарной биполярной схемы И-НЕ функционально-интегрированной схемы, совместимой с КМОП-технологией "кремний на изоляторе"; на фиг. 4 принципиальная схема комплементарной биполярной схемы И-НЕ. In FIG. 1 shows the design of a complementary bipolar I-NOT circuit, a functionally integrated circuit compatible with standard CMOS technology; in FIG. 2 design of a complementary bipolar circuit of an AND-NOT functionally integrated circuit compatible with modified CMOS technology; in FIG. 3 design of a complementary bipolar circuit of an AND-NOT functionally integrated circuit compatible with the silicon-on-insulator CMOS technology; in FIG. 4 schematic diagram of a complementary bipolar circuit AND NOT.

Комплементарная биполярная схема И-НЕ функционально-интегрированная схема, совместимая со стандартной КМОП- технологией (фиг.1), содержит кольцевую изолирующую p-область 2, которая сформирована на n-подложке 1 с концентрацией 1 • 10¹⁴ 2 • 10¹⁵

, к подложке 1 подключен через n⁺-область 3 выходной металлизированный электрод 4. В подложке 1 совмещены базы нагрузочных p-n-p транзисторов 24, 25 и коллектор переключательного n-p-n n-транзистора 23, а замкнутая изолирующая область 2, базовая область 5 многоэмиттерного горизонтального n-p-n транзистора, базовая область 6 переключательного n-p-n транзистора и p-область 7 совмещенных эмиттеров нагрузочных горизонтальных p-n-p транзисторов выполняются одновременно в ходе технологического процесса и имеют концентрацию примеси (1-5) • 10¹⁶см^-3. К области 7 совмещенных эмиттеров нагрузочных p-n-p транзисторов подключен металлизированный электрод питания 8. В базовой области 5 многоэмиттерного транзистора содержатся эмиттерные n⁺-области 9, 10 и коллекторная n⁺-область 11 с концентрацией 1 • 10²⁰см^-3, совмещены база многоэмиттерного n-p-n и коллектор первого нагрузочного p-n-p транзисторов. К эмиттерным n⁺-областям 9, 10 подключены металлизированные входные электроды 12, 13. В базовой p-области 6 переключательного n-p-n транзистора содержатся эмиттерная n⁺-область 14 с концентрацией доноров 1 • 10²⁰см^-3, совмещены база переключательного n-p-n и коллектор второго нагрузочного p-n-p транзисторов, подконтактная p⁺-область 15 с концентрацией акцепторов 1 • 10²⁰см^-3 соединена металлизированным проводником 16 с n⁺-коллекторной областью многоэмиттерного транзистора. К эмиттерной n⁺-области 14 подключен металлизированный электрод общей шины 17. В p-области 7 совмещены эмиттеры первого и второго нагрузочных p-n-p транзисторов 24, 25.A complementary bipolar circuit AND NOT functional integrated circuit compatible with standard CMOS technology (figure 1), contains a ring insulating p-region 2, which is formed on an n-substrate 1 with a concentration of 1 • 10 ¹⁴ 2 • 10 ¹⁵

, the output metallized electrode 4 is connected to the substrate 1 through the n ⁺ region 3; the bases of the

load pnp transistors

24, 25 and the collector of the switching npn n-transistor 23 are combined in the substrate 1, and the closed isolation region 2, the base region 5 of the multi-emitter horizontal npn transistor, the base region 6 of the switching npn transistor and the p-region 7 of the combined emitters of the load horizontal pnp transistors are performed simultaneously during the process and have an impurity concentration of (1-5) • 10 ¹⁶ cm ^-3 . A metallized power electrode 8 is connected to region 7 of the combined emitters of load pnp transistors 8. The base region 5 of the multi-emitter transistor contains emitter n ⁺ regions 9, 10 and collector n ⁺ region 11 with a concentration of 1 • 10 ²⁰ cm ^-3 , and the base of the multi-emitter npn is combined and the collector of the first load pnp transistors. Metallized input electrodes 12, 13 are connected to emitter n ⁺ regions 9, 10. The base p-region 6 of the npn switching transistor contains the emitter n ⁺ region 14 with a donor concentration of 1 • 10 ²⁰ cm ^-3 , the switching npn base and the collector are combined of the second load pnp transistor, the contact p ⁺ region 15 with an acceptor concentration of 1 • 10 ²⁰ cm ^{-3 is} connected by a metallized conductor 16 to the n ⁺ collector region of a multi-emitter transistor. A metallized electrode of the common bus 17 is connected to the emitter n ^{+ region} 14. In the p-region 7, the emitters of the first and second

pnp load transistors

24, 25 are combined.

Комплементарная биполярная схема И-НЕ функционально-интегрированная схема, совместимая с модифицированной КМОП-технологией (фиг. 2), снижающей эффект "защелки", содержит n⁺-подложку 18 с концентрацией 1 • 10¹⁹см^-3, на которой выращивается эпитаксиальная

область 19 с концентрацией (1-5) • 10¹⁴см^-3.The complementary bipolar scheme AND NOT a functionally integrated circuit compatible with the modified CMOS technology (Fig. 2), which reduces the “latch” effect, contains an n ⁺ substrate 18 with a concentration of 1 • 10 ¹⁹ cm ^-3 , on which the epitaxial

area 19 with a concentration of (1-5) • 10 ¹⁴ cm ^-3 .

Комплементарная биполярная схема И-НЕ функционально-интегрированная схема, совместимая с КМОП-технологией "кремний на изоляторе" (фиг. 3 содержит изолирующую подложку 20, на которой или эпитаксиально выращивается, или формируется SIMOX-методом область монокристаллического кремния 21. В таких структурах полностью исключаются образование паразитных p-n-p-n приборов и эффект "защелки" и сильно уменьшаются паразитные емкости и токи утечки, что приводит к улучшению быстродействия, помехоустойчивости и радиационной стойкости схемы. The complementary bipolar circuit is an AND-NOT functionally integrated circuit compatible with the silicon-on-insulator CMOS technology (Fig. 3 contains an insulating substrate 20 on which a region of single-crystal silicon 21 is either grown epitaxially or formed by the SIMOX method. In such structures, formation of parasitic pnpn devices and the “latch” effect are eliminated, and parasitic capacitances and leakage currents are greatly reduced, which leads to an improvement in the speed, noise immunity, and radiation resistance of the circuit.

На принципиальной электрической схеме комплементарной биполярной схемы И-НЕ функционально-интегрированной схемы, совместимой с КМОП-технологией (фиг. 4) многоэмиттерный горизонтальный n-p-n транзистор 22, переключательный вертикальный n-p-n транзистор с нормальной структурой 23, первый нагрузочный горизонтальный p-n-p транзистор 24, второй нагрузочный горизонтальный p-n-p транзистор 25. On the circuit diagram of a complementary bipolar circuit of an AND-NOT functionally integrated circuit compatible with CMOS technology (Fig. 4) a multi-emitter horizontal npn transistor 22, a vertical npn switching transistor with a normal structure 23, the first horizontal load pnp transistor 24, the second horizontal load pnp transistor 25.

Комплементарная биполярная схема И-НЕ работает следующим образом. A complementary bipolar I-NOT scheme works as follows.

Для обеспечения работы к p-области 7 подается напряжение питания
E > (1,5-1,7) B
E > u_бэ23 + u_бк22 + u_кэн24,
где u_бэ23 напряжение на открытом переходе 6 14 база эмиттер переключательного n-p-n транзистора 23;
u_бк22 напряжение на открытом переходе 5 11 база коллектор многоэмиттерного n-p-n транзистора 22;
u_кэн24 напряжение 5 7 коллектор эмиттер насыщения первого нагрузочного p-n-p транзистора 24.To ensure operation, a voltage is applied to p-region 7
E> (1.5-1.7) B
E> u _be23 + u _bk22 + u _ken24 ,
where u _be23 voltage at the open junction 6 14 base emitter switching npn transistor 23;
u _bk22 voltage at the open junction 5 11 base collector of a multi-emitter npn transistor 22;
u _ken24 voltage 5 7 collector emitter saturation of the first load pnp transistor 24.

Режим 1. При подаче хотя бы на один входной электрод 12 или 13 напряжения логического нуля низкого уровня напряжения все транзисторы находятся в полузакрытом состоянии. На выходе схемы напряжение логической единицы - высокий уровень напряжения, определяемой по формуле
E u_бэ25,
где u_бэ25 напряжение на полузакрытом переходе база эмиттер 1 - 7 второго нагрузочного p-n-p транзистора.Mode 1. When at least one input electrode 12 or 13 is supplied with a logic zero voltage of a low voltage level, all transistors are in a half-closed state. At the output of the circuit, the voltage of the logical unit is a high voltage level, determined by the formula
E u _be25 ,
where u _be25 voltage at the half-closed junction base emitter 1 - 7 of the second load pnp transistor.

Режим 2. При подаче на все входы схемы напряжения логической единицы многоэмиттерный n-p-n транзистор 22 открыт и работает в инверсном режиме, его переход 5 11 база коллектор смещен в прямом направлении. Первый нагрузочный p-n-p транзистор 24 насыщен. Осуществляется инжекция носителей из p-области 7 в базовую область 5 многоэмиттерного n-p-n транзистора 22. Ток из n коллекторной области 11 по металлизированному проводнику 16 поступает в p базовую область 6 переключательного n-p-n транзистора 23. Второй нагрузочный p-n-p транзистор 25 работает в нормальном активном режиме. На выходе комплементарной биполярной схемы И-НЕ низкий уровень напряжения напряжение логического нуля, определяемое напряжением 1 14 коллектор эмиттер открытого переключательного n-p-n транзистора 23, работающего на границе насыщения. Mode 2. When a logic unit voltage is applied to all inputs of the circuit, the multi-emitter n-p-n transistor 22 is open and operates in inverse mode, its transition 5 11, the collector base is biased in the forward direction. The first pnp load transistor 24 is saturated. Carriers are injected from the p-region 7 into the base region 5 of the multi-emitter n-p-n transistor 22. The current from the n collector region 11 is fed through the metallized conductor 16 to the p-base region 6 of the switch n-p-n transistor 23. The second load p-n-p transistor 25 is operating in normal active mode. At the output of a complementary bipolar circuit AND NOT a low voltage level, a logic zero voltage determined by a voltage of 1 14 collector emitter of an open switching n-p-n transistor 23 operating at the saturation boundary.

Из режимов работы следует, что данная комплементарная биполярная схема и соответствующие ей конструкции выполняют логическую функцию И-НЕ. From the operating modes it follows that this complementary bipolar circuit and the corresponding structures perform a logical AND-NOT function.

Изменение конструкции по сравнению с прототипом связано с заменой вертикальной структуры многоэмиттерного n-p-n транзистора 22 на горизонтальную, обращенной структуры переключательного n-p-n транзистора 23 на нормальную, вертикальной структуры нагрузочных p-n-p транзисторов 24 и 25 на горизонтальную и объединением базовых областей нагрузочных p-n-p транзисторов 24 и 25 с областью коллектора переключательного n-p-n транзистора 23. The design change compared with the prototype is associated with the replacement of the vertical structure of the multi-emitter npn transistor 22 by a horizontal structure, the inverted structure of the switching npn transistor 23 with a normal one, the vertical structure of the load pnp transistors 24 and 25 with a horizontal one, and the base areas of the load pnp transistors 24 and 25 are combined with the collector area switching npn transistor 23.

Таким образом, по отношению к прототипу объединение базовых областей нагрузочных p-n-p транзисторов 24 и 25 с коллектором переключательного n-p-n транзистора 23 снижает потребляемую схемой мощность, а замена вертикальных конструкций многоэмиттерного n-p-n транзистора 22 и нагрузочных p-n-p транзисторов 24 и 25 на горизонтальные сильно упрощает технологию изготовления, делая ее совместимой с наиболее распространенными разновидностями КМОП-процесса. Thus, in relation to the prototype, the combination of the base areas of the load pnp transistors 24 and 25 with the collector of the switching npn transistor 23 reduces the power consumed by the circuit, and replacing the vertical structures of the multi-emitter npn transistor 22 and horizontal pnp transistors 24 and 25 with horizontal ones greatly simplifies the manufacturing technology, making compatible with the most common varieties of the CMOS process.

Комплементарные биполярные схемы И-НЕ функционально-интегрированные схемы, совместимые с КМОП-технологией, обеспечивающие меньшую потребляемую мощность и изготавливаемые по более простой технологии, позволяют создавать на одном кристалле комбинированные Би-КМОП-схемы, что приводит к улучшению параметров микросхем и снижению стоимости микроэлектронных устройств. Complementary bipolar circuits AND NOT functional integrated circuits compatible with CMOS technology, providing lower power consumption and manufactured using a simpler technology, allow you to create combined Bi-CMOS circuits on a single chip, which leads to improved microcircuit parameters and lower microelectronic cost devices.

Литература
1. Маллер Г. Кейминс Т. Элементы интегральных схем./Пер. с англ. М. Мир, 1989, 630 с.Literature
1. Muller G. Keymins T. Elements of integrated circuits./ Transl. from English M. Mir, 1989, 630 p.

Claims

1. Комплементарная биполярная схема И НЕ, содержащая подложку, сформированные в подложке n- и p-области, входные и выходные металлические электроды, металлический электрод питания и электрод общей шины, отличающаяся тем, что подложка выполнена из кремниевого материала n-типа, в ней сформированы n⁺-область, соединенная с выходным металлическим электродом, замкнутая изолирующая p⁺-область, соединенная с электродом общей шины, и первая, вторая и третья p-области, причем первая p-область, являющаяся инжектором, расположена между второй и третьей p-областями и подключена к металлическому электроду питания, во второй p-области сформированы одна коллекторная n⁺-область и не менее двух эмиттерных n^+- областей, к которым подключены входные металлические электроды, в третьей p-области сформирована p⁺-область, соединенная металлическим электродом с коллекторной n⁺-областью, расположенной во второй p-области и n⁺-область, которая соединена с электродом общей шины.1. A complementary bipolar circuit AND NOT containing a substrate, n- and p-regions formed in the substrate, input and output metal electrodes, a metal supply electrode and a common bus electrode, characterized in that the substrate is made of n-type silicon material, in which formed n ⁺ region connected to the output metal electrode, a closed insulating p ⁺ region connected to the common bus electrode, and the first, second and third p-regions, the first p-region being an injector located between the second and third p -regions and is connected to a metal power electrode; in the second p-region, one collector n ⁺ region and at least two emitter n ⁺ regions are formed to which input metal electrodes are connected; in the third p-region, a p ⁺ region connected a metal electrode with a collector n ⁺ region located in the second p-region and an n ⁺ region that is connected to the common bus electrode.

2. Комплементарная биполярная схема И НЕ, содержащая подложку, сформированные в подложке n- и p-области, входные и выходные металлические электроды, металлический электрод питания и электрод общей шины, отличающаяся тем, что подложка выполнена из низкоомного материала n⁺-типа, на котором расположена высокоомная эпитаксиальная область n-типа, в которой сформированы n⁺-область, соединенная с выходным металлическим электродом, замкнутая изолирующая область, соединенная с электродом общей шины, и первая, вторая и третья p-области, причем первая p-область, являющаяся инжектором, расположена между второй и третьей p-областями и подключена к металлическому электроду питания, во второй p-области сформированы одна коллекторная n⁺-область и не менее двух эмиттерных n⁺-областей, к которым подключены входные металлические электроды, в третьей p-области сформирована p⁺-область, соединенная металлическим электродом с коллекторной n⁺-областью, расположенной во второй p-области, и n⁺-область, которая соединена с электродом общей шины.2. A complementary bipolar circuit AND NOT containing a substrate, n- and p-regions formed in the substrate, input and output metal electrodes, a metal power electrode and a common bus electrode, characterized in that the substrate is made of low-resistance n ⁺ -type material, which contains a high-resistance n-type epitaxial region in which an n ⁺ region is formed connected to the output metal electrode, a closed insulating region connected to the common bus electrode, and the first, second and third p-regions, the first The p-region, which is an injector, is located between the second and third p-regions and is connected to a metal power electrode; in the second p-region, one collector n ⁺ region and at least two emitter n ⁺ regions are formed, to which input metal electrodes are connected , in the third p-region, a p ⁺ region is formed, connected by a metal electrode to a collector n ⁺ region located in the second p-region, and an n ⁺ region, which is connected to the common bus electrode.

3. Комплементарная биполярная схема И НЕ, содержащая подложку, сформированные в подложке n- и p-области, входные и выходные металлические электроды, металлический электрод питания и электрод общей шины, отличающаяся тем, что подложка выполнена из изолирующего материала, на котором расположен монокристаллический высокоомный слой n-типа, в котором сформированы n⁺-область, соединенная с выходным металлическим электродом, и первая, вторая и третья p-области, причем первая p-область, являющаяся инжектором, расположена между второй и третьей p-областями и подключена к металлическому электроду питания, во второй p-области сформированы одна коллекторная n⁺-область и не менее двух эмиттерных n⁺-областей, к которым подключены входные металлические электроды, в третьей p-области сформирована p⁺-область, соединенная металлическим электродом с коллекторной n⁺-областью, расположенной во второй p-области, и n⁺-область, которая соединена с электродом общей шины.3. A complementary bipolar circuit AND NOT containing a substrate, n- and p-regions formed in the substrate, input and output metal electrodes, a metal supply electrode and a common bus electrode, characterized in that the substrate is made of an insulating material on which a single-crystal high-resistance n-type layer, wherein the formed n ⁺ -region coupled to the output electrode metal and the first, second and third p-region, wherein the first p-region, which injector is arranged between the second and third p-region styami and connected to the metal electrode of the power in the second p-region formed by a n ⁺ -region collector and emitter of at least two n ⁺ type regions, which are connected to metal input electrodes of the third p-region formed by p ⁺ -region coupled metal an electrode with a collector n ⁺ region located in the second p-region, and an n ⁺ region that is connected to the common bus electrode.