RU2060516C1 - Side-looking sonar receiver - Google Patents

Abstract

FIELD: sonar engineering for ocean investigation. SUBSTANCE: dynamic range of received each sonar signals is matched with dynamic range of recorders by using adaptive automatic gain control. EFFECT: improved design. 4 dwg

Description

Изобретение относится к гидролокации и может использоваться в гидролокаторах, предназначенных преимущественно для картографирования морского дна. The invention relates to sonar and can be used in sonar, designed primarily for mapping the seabed.

Недостатки традиционных способов согласования (сжатия) динамического диапазона принимаемых эхолокационных сигналов с динамическим диапазоном регистраторов хорошо известны. Применение простых автоматических регулировок усиления (АРУ) приводит к недопустимым искажениям гидролокационных изображений в виде "ложных теней" (патент США N 3975704, кл. G 01 S 9/11, 9/00); временные АРУ (ВАРУ), действующие на основе жестко заданного закона регулирования, не обладают адаптивностью в изменяющихся условиях приема, а логарифмический способ сжатия ограничивает возможности обработки эхосигналов с учетом их фазовой структуры. Разработка адаптивных автоматических регулировок усиления (ААРУ) особенно актуальна для гидролокаторов, работающих на борту автономных подводных роботов. Эхосигнал гидролокатора бокового обзора (ГБО) удобно представлять в виде произведения двух составляющих медленно меняющейся F(t) и быстроменяющейся стационарной составляющей S(t):
U(t)=F(t)·S(t) (1)
В составляющую F(t) удобно включить величины с характерным временем изменения τ, сравнимым с периодом зондирования Т, например затухание звука с ростом текущей дальности, изменение эхосигнала и связи с расширением волнового фронта посылки, изменением среднего угла скольжения луча, влиянием неравномерности диаграммы направленности антенны ГБО (с учетом изменений высоты движения носителя) и т.д. Поскольку названные величины прямого интереса при формировании эхо-грамм дна не представляют, то составляющая F(t) фактически является неинформативной, т.е. помехой.The disadvantages of traditional methods for matching (compressing) the dynamic range of received echo signals with the dynamic range of recorders are well known. The use of simple automatic gain control (AGC) leads to unacceptable distortion of sonar images in the form of "false shadows" (US patent N 3975704, CL G 01 S 9/11, 9/00); temporary AGCs (VARU), operating on the basis of a strictly defined control law, do not have adaptability in changing reception conditions, and the logarithmic compression method limits the processing capabilities of echo signals taking into account their phase structure. The development of adaptive automatic gain control (AARU) is especially relevant for sonars working on board autonomous underwater robots. The echo signal of side-scan sonar (HBO) is conveniently represented as the product of two components of a slowly changing F (t) and a rapidly changing stationary component S (t):
U (t) = F (t) S (t) (1)
It is convenient to include values in the component F (t) with a characteristic time τ that is comparable with the sounding period T, for example, attenuation of sound with increasing current range, a change in the echo signal and communication with the expansion of the wavefront of the transmission, a change in the average angle of the beam, the influence of the irregularity of the antenna pattern HBO (taking into account changes in the height of the carrier), etc. Since the aforementioned values are of no direct interest in the formation of bottom echo grams, the component F (t) is actually uninformative, i.e. a hindrance.

Практика гидролокационной съемки показывает, что основную информационную нагрузку эхограммы при картографировании дна несет быстроменяющаяся составляющая S(t), зависящая от свойства и взаимного расположения донных рассеивателей, т.е. S(t) является информативной составляющей. The practice of sonar imaging shows that the main informational load of the echogram when mapping the bottom is borne by the rapidly changing component S (t), which depends on the property and relative position of the bottom diffusers, i.e. S (t) is an informative component.

Таким образом, задача выделения информативной составляющей эхосигнала S(t) сводится к выделению неинформативной мультипликативной помехи F(t) и выполнению операции
S(t)=U(t)· F^-1(t) (2)
Известны приемные устройства гидролокатора, содержащие регулируемый усилитель, детектор огибающей и схему формирования регулирующего напряжения, которая задает некоторое заранее выбранное, изменяющееся во времени усиление, т. е. осуществляется временная автоматическая регулировка усиления (ВАРУ) (см. Аверкиев. Гидроакустические рыбопоисковые и навигационные приборы. Судостроение, 1967, с. 45). В таких устройствах закон изменения коэффициента усиления К_ус выбирается на основании среднеожидаемых условий гидроакустического приема.Thus, the task of extracting the informative component of the echo signal S (t) is reduced to isolating the non-informative multiplicative noise F (t) and performing the operation
S (t) = U (t) F ^-1 (t) (2)
Known sonar receiving devices containing an adjustable amplifier, an envelope detector, and a regulating voltage generation circuit that sets some pre-selected, time-varying gain, that is, a temporary automatic gain control (VARU) is carried out (see Averkiev. Sonar fishing and navigation devices Shipbuilding, 1967, p. 45). In such devices, the variation of the gain K _yc is selected based on the average projections sonar receiving conditions.

Основным недостатком известных устройств является трудность подбора закона ВАРУ, удовлетворяющего широкому диапазону условий приема, что требует постоянного присутствия квалифицированного оператора для коррекции этого закона. The main disadvantage of the known devices is the difficulty of selecting the law of the RAW, satisfying a wide range of reception conditions, which requires the constant presence of a qualified operator to correct this law.

Наиболее близким к предложенному является устройство, которое содержит приемопередатчик, усилитель с регулируемым коэффициентом усиления, схему формирования коэффициента усиления (ВАРУ), детектор и индикатор. Closest to the proposed is a device that contains a transceiver, an amplifier with an adjustable gain, a gain generating circuit (VARU), a detector and an indicator.

Недостатком этого устройства является принципиальная невозможность полного устранения неинформативной составляющей, поскольку оно является статичным по возмущаемому воздействию. Кроме того, реальная погрешность устройства в значительной мере зависит от линейности регулируемого усилителя по управляющему воздействию, которая на практике обычно невысока. The disadvantage of this device is the fundamental impossibility of completely eliminating the non-informative component, since it is static in perturbation. In addition, the actual error of the device largely depends on the linearity of the adjustable amplifier in terms of control action, which in practice is usually low.

В основу изобретения положена задача осуществить более полную компенсацию неинформативной составляющейф F(t), чтобы было обеспечено получение гидролокационных изображений без искажения, с адаптивностью устройства в изменяющихся условиях приема. The basis of the invention is the task of more fully compensating for the non-informative component of F (t) so that sonar images without distortion are ensured, with the adaptability of the device in changing reception conditions.

Это достигается тем, что в приемное устройство гидролокатора бокового обзора, содержащее последовательно соединенные блок опорных частот, приемопередатчик, детектор, фильтр нижних частот и схему ВАРУ, а также индикатор, введены делитель напряжения, первый вход которого подключен к выходу приемопередатчика, а выход к индикатору, схема ВАРУ выполнена в виде последовательно соединенных аналого-цифрового преобразователя, запоминающего устройства, сумматора, регистра и буфер- ного регистра, выход которого соединен с вторым входом делителя напряжения, ВАРУ также содержит последовательно соединенные блок опережения и счетчик адресов считывания, выход которого соединен с первым входом коммутатора адресных сигналов, выход которого соединен с адресным входом запоминающего устройства, второй вход коммутатора адресных сигналов соединен с выходом счетчика адресов записи, входы синхронизации аналого-цифрового преобразователя, запоминающего устройства, буферного регистра, коммутатора адресных сигналов, счетчика адресов считывания, распределителя импульсов через дифференцирующую RC-цепь, вход обнуления регистра соединен с вторым выходом блока опорных частот, третий выход которого соединен с другим входом распределителя импульсов, первый выход последнего соединен с синхровходом записи регистра, второй выход распределителя импульсов соединен с входом выборки кристалла запоминающего устройства. This is achieved by the fact that a side divider containing a reference block of frequencies, a transceiver, a detector, a low-pass filter and a VARU circuit, as well as an indicator, includes a voltage divider, the first input of which is connected to the output of the transceiver, and the output to the indicator , the VARU circuit is made in the form of a series-connected analog-to-digital converter, a storage device, an adder, a register and a buffer register, the output of which is connected to the second input of the divider voltage, VARU also contains a serially connected lead unit and a read address counter, the output of which is connected to the first input of the address signal switch, the output of which is connected to the address input of the storage device, the second input of the address signal switch is connected to the output of the write address counter, analog-digital synchronization inputs a converter, a storage device, a buffer register, an address signal switch, a read address counter, a pulse distributor through a differential moiety RC-circuit, the register reset input is connected to the second output of the reference frequency, whose third output is connected to another input of the pulse distributor, a first output of the last register is connected to the write clock terminal, the second pulse distributor output connected to the input sample memory chip.

Более полная компенсация помехи F(t) осуществляется за счет повышения точности получаемой информации о помехе F(t), для чего и образован дополнительный приемный канал и увеличена длительность интервала наблюдения за помехой F(t) до 2К периодов зондирования. A more complete compensation of the interference F (t) is carried out by increasing the accuracy of the received information about the interference F (t), for which an additional receiving channel is formed and the duration of the observation interval for the interference F (t) is increased to 2K sensing periods.

Увеличение интервала наблюдения помехи F(t) до 2К периодов зондирования основано на допущении малой изменчивости условий приема на соседних периодах зондирования, что практически всегда выполняется. An increase in the observation interval of interference F (t) to 2K sensing periods is based on the assumption of small variability of the reception conditions at adjacent sensing periods, which is almost always the case.

Введение новой связи можно трактовать как разделение приемного тракта на два канала, причем в первом приемном канале производится выделение неинформативной составляющей F_i(t) (где i номер текущего периода зондирования) непосредственно из входного эхосигнала U_i(t) и одновременно осуществляется считывание, осреднение соответствующих 2К отсчетов U_l(t), записанных на предшествующих периодах зондирования, т.е.The introduction of a new communication can be interpreted as dividing the receiving path into two channels, and in the first receiving channel, the non-informative component F _i (t) (where i is the number of the current sensing period) is extracted directly from the input echo signal U _i (t) and at the same time reading, averaging is performed corresponding 2K samples U _l (t) recorded on previous sounding periods, i.e.

(t)

F_l(t) (1)
Во втором канале осуществляется выделение информативной составляющей S_i(t) из входного эхосигнала U_i(t), т.е.

(t)

F _l (t) (1)
In the second channel, the informative component S _i (t) is extracted from the input echo signal U _i (t), i.e.

S_i(t) U_i(t)/

(t) (2)
Введение дополнительного приемного канала приводит не только к более полной компенсации F(t), но и повышает устойчивость системы к изменяющимся условиям приема.S _i (t) U _i (t) /

(t) (2)
The introduction of an additional receiving channel leads not only to more complete compensation F (t), but also increases the stability of the system to changing reception conditions.

Технический результат достигается за счет того, что в схему введены делитель напряжения, сумматор, регистр и распределитель импульсов; введена связь между выходом приемопередатчика и входами детектора и делителя напряжения. The technical result is achieved due to the fact that the voltage divider, adder, register and pulse distributor are introduced into the circuit; The connection between the output of the transceiver and the inputs of the detector and voltage divider is introduced.

На основании изложенного можно заключить, что совокупность существенных признаков имеет причинно-следственную связь с достигаемым техническим результатом, т.е. благодаря данной совокупности существенных признаков создано приемное устройство гидролокатора бокового обзора, которое обеспечивает получение гидролокационных изображений без искажений с адаптивностью в изменяющихся условиях приема. Based on the foregoing, we can conclude that the set of essential features has a causal relationship with the achieved technical result, i.e. Thanks to this combination of essential features, a side-scan sonar receiving device has been created that provides sonar-free imaging with adaptability under changing reception conditions.

На фиг. 1 представлена функциональная схема приемного устройства гидролокатора бокового обзора, адаптирующегося к изменяющимся условиям приема; на фиг. 2 принципиальная схема распределителя импульсов; на фиг. 3 временная диаграмма работы распределителя импульсов; на фиг. 4 принципиальная схема делителя напряжения. In FIG. 1 is a functional diagram of a side-scan sonar receiving device that adapts to changing reception conditions; in FIG. 2 schematic diagram of a pulse distributor; in FIG. 3 timing diagram of the operation of the pulse distributor; in FIG. 4 concept of a voltage divider.

Предложенное устройство имеет приемопередатчик 1 ГБО (см. фиг. 1), первый приемный канал, содержащий детектор 2, вход которого соединен с выходом приемопередатчика 1, фильтр нижних частот (ФНЧ) 3, вход которого соединен с выходом детектора 2, аналого-цифровой преобразователь (АЦП) 4, информационный вход которого соединен с выходом ФНЧ 3, цифровое запоминающее устройство (ЗУ) 5, информационный вход которого соединен с выходом АЦП 4, сумматор 6, первый вход которого соединен с выходом ЗУ 5, регистр 7, информационный вход которого соединен с выходом сумматора 6, при этом выход регистра 7 соединен со вторым входом сумматора 6, буферный регистр 8, информационный вход которого (монтажным сдвигом на К разрядов) соединен с выходом регистра 7, коммутатор адресных сигналов 9, выход которого соединен с адресным входом ЗУ 5, счетчик адресов записи 10, выход которого соединен с первым входом коммутатора адресных сигналов 9, счетчик адресов считывания 11, выход которого соединен с вторым входом коммутатора адресных сигналов 9, блок опережения 12 на n отсчетов эхоинформации, выход которого соединен с входом разрешения предварительной записи-установки счетчика адресов считывания 11, распределитель импульсов 13, первый выход которого соединен с входом выбора кристалла ЗУ 5, а второй выход соединен с синхровходом записи в регистр 7, блок опорных частот 14, первый выход которого соединен с входом запуска приемопередатчика 1, с входом обнуления счетчика адресов записи 10, с входом разрешения предварительной записи-установки счетчика адресов считывания 11, а второй выход соединен с входами управления АЦП 4, ЗУ 5, коммутатора адресных сигналов 9 с синхровходом записи буферного регистра 8, через дифференциальную RC-цепочку с входом обнуления регистра 7, со вторым входом распределения импульсов 13 и со счетными входами счетчиков адресов 10 и считывания 11, а третий выход блока опорных частот 14 соединен с первым входом распределителя импульсов 13, второй приемный канал, содержащий делитель напряжения 15, первый вход которого соединен с выходом приемопередатчика 1 ГБО, а второй вход с выходом буферного регистра 8, индикатор 16, информационный вход которого соединен с выходом делителя напряжения 15. The proposed device has a HBO transceiver 1 (see Fig. 1), a first receiving channel containing a detector 2, the input of which is connected to the output of the transceiver 1, a low-pass filter (LPF) 3, the input of which is connected to the output of the detector 2, an analog-to-digital converter (ADC) 4, the information input of which is connected to the output of the low-pass filter 3, digital storage device (memory) 5, the information input of which is connected to the output of the ADC 4, adder 6, the first input of which is connected to the output of the memory 5, register 7, the information input of which is connected with the release of amounts 6, the output of the register 7 is connected to the second input of the adder 6, the buffer register 8, the information input of which (by a shift by K bits) is connected to the output of the register 7, the address signal switch 9, the output of which is connected to the address input of the memory 5, the counter write addresses 10, the output of which is connected to the first input of the address signal switch 9, a read address counter 11, the output of which is connected to the second input of the address signal switch 9, an advancing block 12 by n echo information samples, the output of which is connected to the input of permissions of the preliminary recording-setting of the counter of read addresses 11, the pulse distributor 13, the first output of which is connected to the input of the chip selection memory 5, and the second output is connected to the clock input of the register 7, the reference frequency unit 14, the first output of which is connected to the start input of the transceiver 1 , with the input of zeroing the counter of write addresses 10, with the input permission for preliminary recording-setting the counter of read addresses 11, and the second output is connected to the control inputs of the ADC 4, memory 5, switch of the address signals 9 with the clock ohm write buffer register 8, through a differential RC circuit with a zeroing input 7, with a second input of the pulse distribution 13 and with the counting inputs of the address counters 10 and read 11, and the third output of the reference frequency block 14 is connected to the first input of the pulse distributor 13, the second a receiving channel containing a voltage divider 15, the first input of which is connected to the output of the HBO transceiver 1, and the second input with the output of the buffer register 8, indicator 16, the information input of which is connected to the output of the voltage divider 15.

На фиг. 2 приведена принципиальная схема распределителя импульсов для случая когда интервал наблюдения за помехой F(t) равен четырем периодам зондирования. In FIG. 2 is a schematic diagram of a pulse distributor for the case when the observation interval for the interference F (t) is equal to four sensing periods.

Распределитель импульсов 13 содержит десятичный счетчик D₁ (см. фиг. 2), счетный вход которого соединен с третьим выходом блока опорных частот 14, двоичный счетчик D₂, счетный вход которого соединен с вторым выходом блока опорных частот 14, коммутатор цифровых сигналов D₃, адресные входы которого соединены с соответствующими выходами двоичного счетчика D₂, а информационный вход соединен с пятым выходом десятичного счетчика D₁, четыре логических элемента 3И-НЕ D4, первые входы которых соединены с синхровходом двоичного счетчика D₂, а вторые входы соединены с синхровходом десятичного счетчика D₁, при этом третьи входы соединены с соответствующими выходами десятичного счетчика D₁, логический элемент 4 ИЛИ-НЕ D₅, входы которого соединены с соответствующими выходами четырех логических элементов 3 И-НЕ D4, а выход через интегрирующую RC-цепь соединен с синхровходом записи регистра 7 (см. фиг. 1), коммутатор D₆, первый вход управления которого соединен с синхровходом двоичного счетчика D₂, второй вход управления через инвертор, собранный на логическом элементе 2И-НЕ D₇, также соединен с синхровходом двоичного счетчика D₂, а информационные входы коммутатора D₆ соединены с соответствующими выходами логических элементов 3 И-НЕ D₄ и с выходами коммутатора D₃, при этом выходы коммутатора D₆ соединены с входами выборки кристалла ЗУ 5, логический элемент 2 ИЛИ-НЕ D₈, первый вход которого через дифференцирующую RC-цепь соединен с синхровходом двоичного счетчика D₂, а второй вход через дифференцирующую RC-цепь с выходом инвентора D₇, при этом выход соединен с входом обнуления десятичного счетчика D₁.The pulse distributor 13 contains a decimal counter D ₁ (see Fig. 2), the counting input of which is connected to the third output of the reference frequency unit 14, a binary counter D ₂ , the counting input of which is connected to the second output of the reference frequency unit 14, digital signal switch D ₃ whose address inputs are connected to the corresponding outputs of the binary counter D ₂ , and the information input is connected to the fifth output of the decimal counter D ₁ , four logic elements 3I-NOT D4, the first inputs of which are connected to the clock input of the binary counter D ₂ , and the second input s are connected to the clock input of the decimal counter D ₁ , while the third inputs are connected to the corresponding outputs of the decimal counter D ₁ , logic element 4 OR NOT D ₅ , the inputs of which are connected to the corresponding outputs of the four logic elements 3 AND NOT D4, and the output through the integrating The RC circuit is connected to the register input clock input 7 (see Fig. 1), switch D ₆ , the first control input of which is connected to the binary counter clock input D ₂ , the second control input through an inverter assembled on logic element 2I-NOT D ₇ , also connected to syn rovhodom binary counter D _2, and D data inputs of the switch ₆ are connected to the respective outputs of gates AND-3, D ₄ and D outputs from the switch _3, the switch ₆ outputs are connected to the D inputs of the crystal sample storage 5, an AND gate 2 OR- NOT D ₈ , whose first input through the differentiating RC circuit is connected to the sync input of the binary counter D ₂ , and the second input through the differentiating RC circuit with the output of the inventor D ₇ , while the output is connected to the zeroing input of the decimal counter D ₁ .

В предложенном устройстве делитель напряжения 15 реализован по известной схеме с управляемым коэффициентом деления (см. Шило В.Л. Функциональные аналоговые интегральные микросхемы. М. Радиосвязь, 1982, с. 44), который содержит операционный усилитель с перемножающим цифроаналоговым преобразователем (К 572 ПА 1) в обратной связи (см. фиг. 4). Подбором сопротивления R в схеме на фиг. 2 можно добиться равенства коэффициента пропорциональности К единице. In the proposed device, the voltage divider 15 is implemented according to the known scheme with a controlled division ratio (see Shilo V.L. Functional analog integrated circuits. M. Radio communication, 1982, p. 44), which contains an operational amplifier with a multiplying digital-to-analog converter (K 572 PA 1) in feedback (see Fig. 4). By selecting the resistance R in the circuit of FIG. 2, we can achieve the equality of the coefficient of proportionality to unity.

Устройство работает следующим образом. The device operates as follows.

В момент появления на первом выходе блока опорных частот 14 синхросигнала начала периода зондирования в приемопередатчике 1 формируется зондирующий импульс (ЗИ), производится обнуление счетчика адресов записи 10 и установка на выходе счетчика адресов считывания 11 кода опережения на n отсчетов эхоинформации, задаваемого блоком опережения 12. Далее оба счетчика работают в режиме прямого счета синхроимпульсов (Си 2), поступающих на их счетные входы с второго выхода блока опорных частот 14. При этом код на выходе счетчика 11, соответствующий адресу считывания, всегда больше кода на выходе счетчика адресов записи 10 на величину n, определяемую блоком опережения 12. At the moment of the appearance of the beginning of the sensing period at the first output of the block of reference frequencies 14, a probing pulse (ZI) is generated in the transceiver 1, the counter of write addresses 10 is reset, and the lead-out code for reading read-out address counter 11 is set to n echo information set by the lead unit 12. Further, both counters operate in the mode of direct counting of clock pulses (C 2) arriving at their counting inputs from the second output of the block of reference frequencies 14. In this case, the code at the output of the counter 11, the corresponding address reading code is always larger than the output write address counter 10 by the value n, defined by the timing unit 12.

После излучения зондирования импульса антенной ГБО приемопередатчик 1 начинает работать в режиме приема эхосигналов и в этом режиме остается до начала следующего периода зондирования. Эхосигнал U(t) с выхода приемопередатчика 1 поступает на входы двух приемных каналов. After the radiation of the pulse sounding by the antenna of the HBO, the transceiver 1 begins to work in the mode of receiving echo signals and in this mode remains until the beginning of the next period of sounding. The echo signal U (t) from the output of the transceiver 1 is fed to the inputs of two receiving channels.

В первом приемном канале, содержащем детектор 2, ФНЧ 3, АЦП 4, ЗУ 5, сумматор 6, регистр 7, буферный регистр 8, формирователь адресов записи и считывания (фиг. 1), блок опорных частот 14, распределитель импульсов 13, производится выделение и запоминание в ЗУ 5 неинформативной составляющей F_i(j·Δt), где i номер текущего периода зондирования;
j 1, 2, 3, N;
N число отсчетов на одном периоде зондирования;
Δt шаг дискретации.In the first receiving channel containing detector 2, low-pass filter 3, ADC 4, memory 5, adder 6, register 7, buffer register 8, a write and read address generator (Fig. 1), a block of reference frequencies 14, a pulse distributor 13, the allocation and storing in the memory 5 non-informative component F _i (j · Δt), where i is the number of the current sensing period;
j 1, 2, 3, N;
N is the number of samples in one sounding period;
Δt sampling step.

Емкость ЗУ 5 рассчитана на хранение 2k отсчетов помехи F_i (j·Δt), где 2k число соседних, учитываемых периодов зондирования.The capacity of the memory 5 is designed to store 2k samples of interference F _i (j · Δt), where 2k is the number of neighboring, taken into account sounding periods.

Четное число периодов зондирования 2k выбирается для упрощения операции деления при осреднении помех F(t). An even number of sounding periods 2k is selected to simplify the division operation when averaging interference F (t).

Эхосигнал U(t) с выхода приемопередатчика 1 поступает на вход детектора 2, где выделяется огибающая эхоинформации. Далее огибающая эхосигнала поступает на вход фильтра нижних частот 3, на выходе которого получается неинформативная составляющая F_i(t).The echo signal U (t) from the output of the transceiver 1 is fed to the input of the detector 2, where the envelope of the echo information is highlighted. Next, the envelope of the echo signal is fed to the input of a low-pass filter 3, at the output of which an uninformative component F _i (t) is obtained.

Выборки неинформативной составляющей F(t) подвергаются преобразованию в цифровую форму F_i(j·Δt) (где i номер текущего периода зондирования, j номер текущего отсчета) посредством АЦП 4 и последовательно записываются в цифровое запоминающее устройство 5 по адресам, соответствующим номеру отсчета j, начиная с момента поступления сигнала начала периода зондирования. При этом адрес записи и считывания данных ЗУ 5 уточняется в распределителе импульсов 13, который выполняет поочередной выбор одной из 2k частей памяти ЗУ 5 посредством подачи на соответствующие входы выборки кристаллов ЗУ 5 синхроимпульсов С

-C

2k. Одновременно осуществляется считывание цифровых отсчетов F_i (j·Δt) предыдущего периода зондирования из ячеек, номера которых начинаются с j+n. Величина n устанавливается пропорциональной времени задержки сигнала F(t) в цепи первого приемного канала. Эта задержка определяется параметрами ФНЧ 3 и детектора 2. На практике величины задержки уточняются экспериментально.Samples of the non-informative component F (t) are digitized F _i (j · Δt) (where i is the number of the current sensing period, j is the number of the current sample) by means of the ADC 4 and sequentially written to the digital storage device 5 at the addresses corresponding to the reference number j starting from the moment the signal arrives at the beginning of the sounding period. In this case, the write and read address of the memory 5 is specified in the pulse distributor 13, which performs the alternate selection of one of the 2k parts of the memory of the memory 5 by applying clock pulses C to the corresponding inputs of the sample of the crystals of the memory 5

-C

2k. At the same time, digital samples F _i (j · Δt) of the previous sounding period are read from cells whose numbers begin with j + n. The value of n is set proportional to the delay time of the signal F (t) in the circuit of the first receiving channel. This delay is determined by the parameters of the low-pass filter 3 and detector 2. In practice, the delay values are refined experimentally.

На каждом полупериоде синхросигнала См2, наблюдаемого на втором выходе блока опорных частот 14, производится 2k-кратное считывание соответствующих отсчетов F_i(j+n) Δt) из ЗУ 5 и далее выполняется осреднение, т.е.At each half-cycle of the clock signal Sm2 observed at the second output of the reference frequency block 14, 2k-fold reading of the corresponding samples F _i (j + n) Δt) from memory 5 is performed and then averaging is performed, i.e.

(j+Δt)

F_l((j+n)•Δt) где i номер текущего периода зондирования;
j номер текущего отсчета F(t);
n число опережения эхоинформаций.

(j + Δt)

F _l ((j + n) • Δt) where i is the number of the current sensing period;
j is the number of the current reference F (t);
n is the number of lead echo information.

Коммутатор адресных сигналов 9 обеспечивает поочередное переключение цифрового ЗУ 5 на запись и на считывание. Управление работой коммутатора 9, АЦП 4, распределителя импульсов 13, запись в регистр 7 и в буферный регистр 8 обеспечиваются путем подачи на соответствующие входы управления блоков синхросигнала Сн₂ с второго выхода блока опорных частот 14.The switch of the address signals 9 provides a sequential switching of the digital memory 5 for writing and reading. Management of the operation of the switch 9, the ADC 4, the pulse distributor 13, the recording in the register 7 and in the buffer register 8 are provided by applying to the corresponding control inputs of the signal blocks Sn ₂ from the second output of the reference frequency block 14.

Рассмотрим более подробно процесс записи и считывания помехи F(t). Возьмом частный случай, когда емкость ЗУ 5 рассчитана на хранение 4 N-отсчетов помехи F(t), где N число отсчетов на одном периоде зондирования, т.е. интервал наблюдения равен четырем периодам зондирования и соответственно К равно двум. На фиг. 2 представлена принципиальная схема распределения импульсов 13 для формирования синхроимпульсов выборки кристалла C

(i=1, 2, 3, 4) для ЗУ 5. На фиг. 3 представлена временная диаграмма работы распределителя импульсов 13.Let us consider in more detail the process of recording and reading interference F (t). Take a special case when the capacity of the memory 5 is designed to store 4 N-samples of interference F (t), where N is the number of samples in one sensing period, i.e. the observation interval is equal to four sensing periods and, accordingly, K is equal to two. In FIG. 2 shows a schematic diagram of the distribution of pulses 13 for the formation of clock pulses of a sample of crystal C

(i = 1, 2, 3, 4) for the memory 5. In FIG. 3 shows a timing diagram of the operation of the pulse distributor 13.

Синхросигнал Си₂ со второго выхода блока опорных частот 14 поступает на второй вход распределителя импульсов 13, на вход управления АЦП 4, на вход управления режима работ (запись/считывание) ЗУ 5 и коммутатора адресных сигналов 9, через дифференцирующую RC-цепь на вход обнуления регистра 7 и на синхровход записи в буферный регистр 8.The clock signal Ci ₂ from the second output of the block of reference frequencies 14 is fed to the second input of the pulse distributor 13, to the control input of the ADC 4, to the control input of the operating mode (write / read) of the memory 5 and the switch of address signals 9, through a differentiating RC circuit to the zeroing input register 7 and the clock input write to the buffer register 8.

За первый (единичный) полупериод синхросигнала Си₂ осуществляется считывание, а за второй (нулевой) полупериод запись данных в ЗУ 5 (см. фиг. 3). По фронту синхросигнала Си₂ осуществляется запуск режима работы ЗУ 5 на считывание данных, обнуление регистра 7 и переключение коммутатора адресных сигналов 9 на прохождение кода адреса считывания с выхода счетчика адресов считывания 11 на соответствующие входы адреса ЗУ 5, а также посредством дифференцирующей RC-цепи и логического элемента 2 ИЛИ-НЕ D₈ (см. фиг. 2) производится обнуление десятичного счетчика 1 распределителя импульсов 13.For the first (single) half-cycle of the clock signal Ci ₂ , reading is performed, and for the second (zero) half-cycle, data is written to the memory 5 (see Fig. 3). On the edge of the clock signal Ci _{2, the} operating mode of the memory device 5 for data reading, zeroing of the register 7 and switching of the address signal switch 9 to the passage of the code of the read address from the output of the counter of read addresses 11 to the corresponding inputs of the address of the memory 5, and also through the differentiating RC circuit logical element 2 OR NOT D ₈ (see Fig. 2) is the zeroing of the decimal counter 1 of the pulse distributor 13.

С третьего выхода блока опорных частот 14 поступает синхросигнал Си₃ на первый вход распределителя импульсов 13. Причем частота синхросигнала Си₃ на порядок больше частоты синхросигнала Си₂. После обнуления счетчика D₁ (см. фиг. 2 и 3) по фронтам синхросигнала Си₃ на соответствующих выходах счетчика D₁ начинают формироваться импульсы D 1-1 D 1-9. Причем девятый импульс D 1-9 поступает на вход разрешения счета счетчика D₁ и запрещает счет до следующего обнуления счетчика D₁. На первом полупериоде синхросигнала Си₂ импульсы D 1-1 D 1-4 стробируются синхросигналом Си₃ посредством логических элементов D₄ и далее простробированные импульсы Сr₁-Cr₄ поступают на соответствующие входы логического элемента D₅ и коммутатора D₆, который на первом полупериоде синхросигнала Си₂ находится в режиме коммутации выходов логических элементов D₄ с входами выборки кристалла ЗУ 5, благодаря чему на соответствующих выходах 1 распределителя импульсов 13 мы имеем синхроимпульсы C

-C

.From the third output of the block of reference frequencies 14, the clock signal C _{3 is} supplied to the first input of the pulse distributor 13. Moreover, the frequency of the clock signal C _{3 is} an order of magnitude higher than the frequency of the clock signal C ₂ . After zeroing the counter D ₁ (see Fig. 2 and 3) along the edges of the clock signal C ₃ at the corresponding outputs of the counter D ₁ , pulses D 1-1 D 1-9 begin to form. Moreover, the ninth impulse D 1-9 is fed to the counter resolution enable input of counter D ₁ and prohibits counting until the next reset of counter D ₁ . At the first half-cycle of the clock signal C _2, pulses D 1-1 D 1-4 are gated by the clock signal C ₃ through the logic elements D ₄ and then gated pulses Cr ₁ -Cr ₄ are fed to the corresponding inputs of the logic element D ₅ and the switch D ₆ , which is on the first half-cycle the clock signal Ci ₂ is in the switching mode of the outputs of the logic elements D ₄ with the inputs of the sampling chip ZU 5, so that at the corresponding outputs 1 of the pulse distributor 13 we have clock pulses C

-C

.

После поступления синхроимпульса С

на соответствующий вход выборки кристалла ЗУ 5 на первом входе сумматора с некоторой задержкой (задержка определяется быстродействием ЗУ 5 при считывании) появляется код, эквивалентной отсчету F_l ((j+n) Δt) где l=i-4, i номер текущего периода зондирования; n код числа опережения эхоинформации; l номер предшествующего периода зондирования.After receipt of the clock pulse C

to the corresponding input of the sample of the ZU 5 crystal at the first input of the adder with some delay (the delay is determined by the speed of the ZU 5 when reading) a code appears that is equivalent to the reference F _l ((j + n) Δt) where l = i-4, i is the number of the current sensing period ; n code of the echo information lead number; l number of the previous sounding period.

Одновременно на втором входе сумматора 6 присутствует нулевой код как результат обнуления регистра 7 по фронту синхроимпульса Си₂. На выходе сумматора 6 имеем результат суммирования данных, присутствующих на его первом и втором входах, т.е.At the same time, at the second input of adder 6, a zero code is present as a result of zeroing register 7 along the edge of the clock pulse C ₂ . At the output of adder 6, we have the result of summing the data present on its first and second inputs, i.e.

S₁=F_l((j+n)Δ t), где l=i-4.S ₁ = F _l ((j + n) Δ t), where l = i-4.

Логически просуммированные, проинвертированные на элементе D₅синхроимпульсы

и задержанные (время задержки определяется быстродействием ЗУ 5 при считывании) посредством интегрирующей RC-цепи поступают на второй выход распределителя импульсов 13 и далее на синхровход записи регистра 7, где производится накопление частичных сумм (S₁, S₂, S₃, S₄ отсчетов F_l((j+n) Δt). По фронту задержанных синхроимпульсов

производится запись в регистр 7 результата суммирования на сумматоре 6. Так, по фронту синхроимпульса

в регистр 7 записывается первая частичная сумма S₁.Logically summed sync pulses inverted on element D ₅

and delayed (the delay time is determined by the speed of the memory 5 when reading) through the integrating RC circuit, they are fed to the second output of the pulse distributor 13 and then to the clock input of the register 7, where partial sums are accumulated (S ₁ , S ₂ , S ₃ , S ₄ samples F _l ((j + n) Δt). On the front of delayed clock pulses

the register 7 is added to the summation result on the adder 6. So, on the front of the clock

in register 7 is written the first partial sum S ₁ .

После поступления синхроимпульса

на соответствующий вход выборки кристалла ЗУ 5 на первом входе сумматора 6 появляется код, эквивалентный отсчету F_l((j+n) Δt), где l=i-3, i номер текущего периода зондирования.After receipt of the clock

the code equivalent to the sample F _l ((j + n) Δt), where l = i-3, i is the number of the current sensing period, appears at the corresponding input of the sample of the memory 5;

Одновременно на втором входе сумматора 6 присутствует код хранимой информации в регистре 7, т.е. F_l((j+n) Δt), где l=i-4. На выходе сумматора 6 имеем результат суммирования данных, присутствующих на его первом и втором входах, т.е.At the same time, at the second input of adder 6, a stored information code is present in register 7, i.e. F _l ((j + n) Δt), where l = i-4. At the output of adder 6, we have the result of summing the data present on its first and second inputs, i.e.

S₂

F_l((j+n)•Δt)
По фронту синхроимпульса

в регистр 7 записывается вторая частичная сумма S₂ и т.д.S ₂

F _l ((j + n) • Δt)
On the front of the clock

in the register 7 is written the second partial sum S ₂ , etc.

Перезапись результата суммирования четырех отсчетов F_l((j+n)Δ t) на j-м полупериоде синхросигнала Си₂ в буферный регистр 8 производится по отрицательному спаду синхросигнала Си₂, причем посредством монтажного сдвига на 2 разряда на входе буферного регистра 8 одновременно осуществляется деление результата суммирования на четыре. Таким образом в буферный регистр 8 записывается результат осреднения четырех отсчетов F((j+n)Δ t), записанных в ЗУ 5 на предшествующих периодах зондирования.Overwriting the result of summing the four samples F _l ((j + n) Δ t) on the j-th half-period of the clock signal C ₂ into the buffer register 8 is performed according to the negative decay of the clock signal C ₂ , and by means of a mounting shift of 2 bits at the input of the buffer register 8 simultaneously dividing the summation result by four. Thus, in the buffer register 8 is recorded the result of averaging four samples F ((j + n) Δ t) recorded in the memory 5 on previous periods of sounding.

В момент прихода отрицательного спада синхросигнала Cи₂, ЗУ 5 переключается в режим записи, коммутатор адресных сигналов 9 подключает адресный вход ЗУ 5 к выходу счетчика адресов записи 10, производится обнуление счетчика D₁ распределителя импульсов 13 (см. фиг. 2), коммутатор D₆ подключает выход коммутатора D₃ к входам выборки кристалла ЗУ 5 и происходит изменение состояния счетчика D₂.At the time of the negative recession of the clock signal Ci ₂ , the memory 5 switches to recording mode, the address signal switch 9 connects the address input of the memory 5 to the output of the recording address counter 10, the counter D _{1 of} the pulse distributor 13 is reset (see Fig. 2), switch D ₆ connects the output of the switch D ₃ to the inputs of the sample chip ZU 5 and there is a change in the state of the counter D ₂ .

Код состояния первых двух разрядов счетчика D₂ на адресных входах (А, В) коммутатора D₃ определяет появление пятого импульса D1 5 счетчика D₁ на одном из выходов C

÷ C

распределителя импульсов 13.The status code of the first two digits of the counter D ₂ at the address inputs (A, B) of the switch D ₃ determines the appearance of the fifth pulse D1 5 of the counter D ₁ at one of the outputs C

÷ C

pulse distributor 13.

Так, при коде 00 импульс D1 5 появляется на выходе C

, при 10 на выходе C

и т.д.So, with code 00, pulse D1 5 appears at output C

at 10 at the output of C

etc.

С появлением одного из синхроимпульсов C

÷ C

на соответствующем входе выбора кристалла ЗУ 5 производится запись очередного j-го отсчета помехи F_i(j·Δt) в ЗУ 5.With the advent of one of the C clock pulses

÷ C

at the corresponding input of the choice of the crystal of the memory 5, the next j-th interference count F _i (j · Δt) is recorded in the memory 5.

Таким образом за один период синхросигнала Си₂ производится четыре считывания отсчетов с ЗУ 5 и одна запись в ЗУ 5.Thus, for one period of the clock signal Ci ₂ , four readings of samples from memory 5 and one record in memory 5 are performed.

Во втором приемном канале, содержащем делитель напряжения 15 и индикатор 16, производится выделение информативной составляющей S(t) эхосигнала путем деления входного эхосигнала U(t) на осредненный цифровой эквивалент

(j·Δt) помехи F(t), т.е.In the second receiving channel containing the voltage divider 15 and indicator 16, the informative component S (t) of the echo signal is extracted by dividing the input echo signal U (t) by the averaged digital equivalent

(j · Δt) interference F (t), i.e.

S(t) U(t)/

(j•Δt)
Эхосигнал U(t) c выхода приемопередатчика 1 поступает на первый вход делителя напряжения 15, при этом цифровой код

(j•Δt), эквивалентный осредненной неинформативной составляющей эхосигнала F_i(t), с выхода буферного регистра 8 поступает на второй вход делителя напряжения 15, на выходе которого мы имеем результат деления эхосигнала U(t) на цифровой код

(j•Δt). Далее выделенная информативная составляющая S(t) поступает на вход индикатора 16. Такая раздельная обработка эхосигнала U(t) в двух приемных каналах и увеличение времени наблюдения за помехой F(t) до 2k периодов зондирования позволяет более точно учесть информацию об изменении условий приема, благодаря чему достигается лучшее согласование широкого динамического диапазона принимаемых эхосигналов с узким динамическим диапазоном самописца.S (t) U (t) /

(j • Δt)
The echo signal U (t) from the output of the transceiver 1 is supplied to the first input of the voltage divider 15, while the digital code

(j • Δt), equivalent to the averaged non-informative component of the echo signal F _i (t), from the output of the buffer register 8 is fed to the second input of the voltage divider 15, at the output of which we have the result of dividing the echo signal U (t) by a digital code

(j • Δt). Next, the selected informative component S (t) is fed to the input of the indicator 16. Such separate processing of the echo signal U (t) in two receiving channels and an increase in the observation time for the interference F (t) up to 2k sensing periods allows more accurate consideration of information about changes in the reception conditions, due to this, better coordination of the wide dynamic range of the received echo signals with the narrow dynamic range of the recorder is achieved.

Claims (1)

Приемное устройство гидролокатора бокового обзора, содержащее последовательно соединенные блок опорных частот, приемопередатчик, детектор, фильтр нижних частот и схему ВАРУ, а также индикатор, отличающееся тем, что в него введены делитель напряжения, первый вход которого подключен к выходу приемопередатчика, а выход к индикатору, схема ВАРУ выполнена в виде последовательно соединенных аналого-цифрового преобразователя, запоминающего устройства, сумматора, регистра и буферного регистра, выход которого соединен с вторым входом делителя напряжения, ВАРУ также содержит последовательно соединенные блок опережения и счетчик адресов считывания, выход которого соединен с первым входом коммутатора адресных сигналов, выход которого соединен с адресным входом запоминающего устройства, второй вход коммутатора адресных сигналов соединен с выходом счетчика адресов записи, входы синхронизации аналого-цифрового преобразователя, запоминающего устройства, буферного регистра, коммутатора адресных сигналов, счетчика адресов записи, счетчика адресов считывания, распределителя импульсов и через дифференцирующую RC-цепь, вход обнуления регистра соединены с вторым выходом блока опорных частот, третий выход которого соединен с другим входом распределителя импульсов, первый выход последнего соединен с синхровходом записи регистра, а второй выход с выходом выборки кристалла запоминающего устройства. A side-scan sonar receiver containing a series of reference frequencies, a transceiver, a detector, a low-pass filter and a VARU circuit, as well as an indicator, characterized in that a voltage divider is inserted into it, the first input of which is connected to the output of the transceiver, and the output to the indicator The VARU circuit is made in the form of a series-connected analog-to-digital converter, a storage device, an adder, a register and a buffer register, the output of which is connected to the second input of the divider voltage, VARU also contains a serially connected lead unit and a read address counter, the output of which is connected to the first input of the address signal switch, the output of which is connected to the address input of the storage device, the second input of the address signal switch is connected to the output of the write address counter, analog-digital synchronization inputs converter, memory device, buffer register, address signal switch, write address counter, read address counter, Pulse and via a differentiating RC-circuit, the register reset input connected to the second output of the reference frequency, the third output is connected to another input of the pulse distributor, a first output of the last register is connected to the write clock terminal and a second output with the output of the crystal sample memory.

Images