RU2015537C1

RU2015537C1 - Modulo two multiplier

Info

Publication number: RU2015537C1
Authority: RU
Inventors: Вячеслав Иванович Петренко; Александр Федорович Чипига
Original assignee: Вячеслав Иванович Петренко; Александр Федорович Чипига
Priority date: 1991-10-29
Filing date: 1991-10-29
Publication date: 1994-06-30

Abstract

FIELD: computer technology. SUBSTANCE: multiplier has adder 1 and multiplexer 2. EFFECT: improved speed of operation. 1 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей. The invention relates to computer technology and can be used in digital computing devices, as well as in devices for forming elements of finite fields.

Известен умножитель на два по модулю, содержащий два сумматора, элементы ИЛИ-НЕ и элементы ИЛИ с соответствующими связями. Недостатком этого устройства является низкая скорость вычислений. A modulo two multiplier is known, containing two adders, OR-NOT elements and OR elements with corresponding connections. The disadvantage of this device is the low speed of calculations.

Целью изобретения является повышение быстродействия. The aim of the invention is to increase performance.

На чертеже показана схема умножителя на два по модулю. The drawing shows a diagram of a multiplier by two modulo.

Умножитель содержит сумматор 1 и мультиплексор 2. Входы 3 и 4 служат для подачи кода числа и инверсного кода модуля. Выходы 5 являются информационными. The multiplier contains an adder 1 and a multiplexer 2. Inputs 3 and 4 are used to supply the code number and the inverse code of the module. Outputs 5 are informational.

Умножитель на два по модулю работает следующим образом. The multiplier by two modulo works as follows.

На входы 3 подается код числа из диапазона чисел 0<Х ≅ Р-1, где Х - умножаемое на два число, Р - величина модуля, который поступает в сумматор 1 и мультиплексор 2 сдвинутым в сторону старших разрядов на один разряд. Этим достигается умножение на два числа. Если значение произведения превышает значение модуля, то в сумматоре 1 за счет перевода инверсного кода модуля в дополнительный код происходит вычитание из полученного произведения значения кода модуля, на выходе переноса сумматора 1 появляется управляющий сигнал, переключающий вторые информационные входы мультиплексора 2 на его выходы, и значение остатка с выходов сумматора 1 через вторые входы мультиплексора 2 поступают на информационные выходы 5 умножителя. Если значение произведения не превышает значение модуля, то с выхода переноса сумматора 1 управляющий сигнал на вход мультиплексора 2 не подается, первые его информационные входы остаются скоммутированными на информационные выходы и значение произведения с входов сумматора 1 через мультиплексор 2 поступают на информационные выходы 5 умножителя. At the inputs 3, a code of a number from the range of numbers 0 <X ≅ P-1 is supplied, where X is the number multiplied by two, P is the value of the module, which enters the adder 1 and multiplexer 2 shifted to the higher order by one bit. This achieves multiplication by two numbers. If the value of the product exceeds the value of the module, then in adder 1, by translating the inverse code of the module into additional code, the value of the module code is subtracted from the resulting product, the control signal appears on the transfer output of adder 1, switching the second information inputs of multiplexer 2 to its outputs, and the value the remainder of the outputs of the adder 1 through the second inputs of the multiplexer 2 are fed to the information outputs 5 of the multiplier. If the value of the product does not exceed the value of the module, then the control signal is not supplied to the input of multiplexer 2 from the transfer output of adder 1, its first information inputs remain switched to information outputs and the value of the product from the inputs of adder 1 through multiplexer 2 goes to information outputs 5 of the multiplier.

Рассмотрим работу умножителя на два по модулю на конкретном примере. Let us consider the operation of a two-modulo multiplier using a specific example.

Пусть Х=10₁₀=01010₂, Р=12₁₀=01100₂. Тогда на вторых входах сумматора 1 и первых входах мультиплексора 2 имеют 2Х=20₁₀= 10100_2. На выходах сумматора 1 образуется число А=2Х+

+1=10100₂+10011₂+1= =101000₂, на выходе переноса (шестой разряд) образуется единица, которая коммутирует первые пять разрядов сумматора 1 на выходы мультиплексора 2. В результате имеют А=01100₂= 8₁₀=2^.10₁₀MOD12₁₀.Let X = 10 ₁₀ = 01010 ₂ , P = 12 ₁₀ = 01100 ₂ . Then at the second inputs of the adder 1 and the first inputs of the multiplexer 2 have 2X = 20 ₁₀ = 10100 _2. At the outputs of the adder 1, the number A = 2X +

+ 1 = 10100 ₂ +10011 ₂ + 1 = 101000 ₂ , a unit is formed at the transfer output (sixth digit), which commutes the first five bits of adder 1 to the outputs of multiplexer 2. As a result, they have A = 01100 ₂ = 8 ₁₀ = 2 ^. 10 ₁₀ MOD12 ₁₀ .

Пусть теперь Х= 5₁₀=00101₂, Р=12₁₀= =01100₂,

=10011₂. На входах сумматора 1 имеют 2Х= 01010₂= 10₁₀, на выходах сумматора 1 имеют А=2Х+

+1= 01010₂+10011₂+1= = 11110₂. Так как на выходе переноса сумматора 1 ноль, то мультиплексор 2 коммутирует со своими выходами входы сумматора 1. В результате на его выходах оказывается код числа 10₁₀. Не трудно также убедиться, что если 2Х=Р, то на выходе мультиплексора будет код нуля.Now let X = 5 ₁₀ = 00101 ₂ , P = 12 ₁₀ = = 01100 ₂ ,

= 10011 ₂ . At the inputs of the adder 1 have 2X = 01010 ₂ = 10 ₁₀ , at the outputs of the adder 1 have A = 2X +

+ 1 = 01010 ₂ +10011 ₂ + 1 = = 11110 ₂ . Since the output of the adder 1 transfer is zero, the multiplexer 2 commutates the inputs of the adder 1 with its outputs. As a result, the code number 10 ₁₀ appears at its outputs. It is also not difficult to verify that if 2X = P, then the multiplexer will output a zero code.

Claims

УМНОЖИТЕЛЬ НА ДВА ПО МОДУЛЮ, содержащий сумматор, входы первой группы которого соединены с входами инверсного кода модуля умножителя, входы второй группы - с входами кода умножаемого тела умножителя, сдвинутого на один разряд в сторону старших разрядов, а вход переноса - с входом значения логической единицы умножителя, отличающийся тем, что в умножитель ввелен мультиплексор, информационные входы первой группы которого соединены с входами второй группы сумматора, информационные входы второй группы - с информационными выходами группы сумматора, выход переноса которого соединен с управляющим входом мультиплексора, выходы группы которого являются информационными выходами умножителя. A TWO MODULE MULTIPLIER, containing an adder whose inputs of the first group are connected to the inputs of the inverse code of the multiplier module, the inputs of the second group are the inputs of the code of the multiplier body of the multiplier shifted by one bit towards the higher digits, and the transfer input is with the input of a logical unit value multiplier, characterized in that a multiplexer is introduced into the multiplier, the information inputs of the first group of which are connected to the inputs of the second group of the adder, the information inputs of the second group - with the information outputs of the sum group torus, whose carry output is connected to the control input of the multiplexer, the outputs of which group are data outputs of the multiplier.