RU2010135817A - Реконфигурируемый декодер кодов бчх - Google Patents
Реконфигурируемый декодер кодов бчх Download PDFInfo
- Publication number
- RU2010135817A RU2010135817A RU2010135817/08A RU2010135817A RU2010135817A RU 2010135817 A RU2010135817 A RU 2010135817A RU 2010135817/08 A RU2010135817/08 A RU 2010135817/08A RU 2010135817 A RU2010135817 A RU 2010135817A RU 2010135817 A RU2010135817 A RU 2010135817A
- Authority
- RU
- Russia
- Prior art keywords
- aforementioned
- codeword
- named
- syndromes
- correction values
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1525—Determination and particular use of error location polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
1. Устройство, в состав которого входят: ! порт, сконфигурированный для принятия текущей длины кодового слова, где указанная текущая длина меньше максимальной длины вышеупомянутого кодового слова, на декодирование которого рассчитанно названное устройство; ! первая схема, сконфигурированная для параллельного расчета (i) последовательности промежуточных синдромов из названного кодового слова и (ii) последовательности значений поправок на основании указанной текущей длины; и ! вторая схема, сконфигурированная для генерирования определенного числа обновленных синдромов за счет модификации вышеупомянутых промежуточных синдромов названными значениями поправок, где указанное определенное число в два раза превышает максимальный лимит ошибок названного кодового слова. ! 2. Устройство по п.1, где названное устройство выполняет декодирование кодов БЧХ. ! 3. Устройство по п.1, где названная первая схема дополнительно сконфигурирована для генерирования первого из названных значений поправок посредством умножения постоянного значения на целое значение в Поле Галуа. ! 4. Устройство по п.3, где названная первая схема дополнительно сконфигурирована для генерирования второго из названных значений поправок посредством умножения названного постоянного значения на вышеупомянутое первое значение поправки. ! 5. Устройство по п.1, где вышеупомянутая вторая схема включает в себя схему множителя, сконфигурированную для генерирования названных обновленных синдромов посредством умножения каждого из вышеупомянутых промежуточных синдромов с другим из значений поправок. ! 6. Устройство по п.5, где названное умножение выполняе�
Claims (20)
1. Устройство, в состав которого входят:
порт, сконфигурированный для принятия текущей длины кодового слова, где указанная текущая длина меньше максимальной длины вышеупомянутого кодового слова, на декодирование которого рассчитанно названное устройство;
первая схема, сконфигурированная для параллельного расчета (i) последовательности промежуточных синдромов из названного кодового слова и (ii) последовательности значений поправок на основании указанной текущей длины; и
вторая схема, сконфигурированная для генерирования определенного числа обновленных синдромов за счет модификации вышеупомянутых промежуточных синдромов названными значениями поправок, где указанное определенное число в два раза превышает максимальный лимит ошибок названного кодового слова.
2. Устройство по п.1, где названное устройство выполняет декодирование кодов БЧХ.
3. Устройство по п.1, где названная первая схема дополнительно сконфигурирована для генерирования первого из названных значений поправок посредством умножения постоянного значения на целое значение в Поле Галуа.
4. Устройство по п.3, где названная первая схема дополнительно сконфигурирована для генерирования второго из названных значений поправок посредством умножения названного постоянного значения на вышеупомянутое первое значение поправки.
5. Устройство по п.1, где вышеупомянутая вторая схема включает в себя схему множителя, сконфигурированную для генерирования названных обновленных синдромов посредством умножения каждого из вышеупомянутых промежуточных синдромов с другим из значений поправок.
6. Устройство по п.5, где названное умножение выполняется последовательно для генерирования по одному из указанных обновленных синдромов за один раз.
7. Устройство по п.1, где (i) указанный порт дополнительно сконфигурирован для принятия текущего предела ошибок вышеупомянутого кодового слова, и (ii) названный текущий предел ошибок меньше названного максимального предела ошибок указанного кодового слова, на исправление которого рассчитано названное устройство.
8. Устройство по п.7, где (i) вышеупомянутая вторая схема дополнительно сконфигурирована для повторения не больше заданного числа раз для обнаружения одной или более ошибок в вышеупомянутом кодовом слове, и (ii) названное заданное число в два раза больше вышеупомянутого текущего предела ошибок.
9. Устройство по п.1, где реконфигурирование названного устройства (i) выполняется за постоянное число тактовых циклов и (ii) независимо от названной текущей длины.
10. Устройство по п.1, где в состав вышеупомянутой первой схемы входят (i) вычислитель синдромов, сконфигурированный для генерирования названных промежуточных синдромов и (ii) третья схема, сконфигурированная для генерирования названных значений поправок.
11. Способ реконфигурирования декодера, включающий в себя следующие этапы:
A) принятие текущей длины кодового слова, где указанная текущая длина кодового слова меньше максимальной длины названного кодового слова, на декодирование которого рассчитан вышеупомянутый декодер;
B) параллельное вычисление с использованием вышеупомянутого декодера (i) последовательности промежуточных синдромов из названного кодового слова и (ii) последовательности значений поправок на основании вышеупомянутой текущей длины; и
C) генерирование определенного числа обновленных синдромов посредством модификации названных промежуточных синдромов названными значениями поправок, где указанное определенное число в два раза больше максимального предела ошибок названного кодового слова.
12. Способ по п.11, где названные шаги выполняют декодирование кодов БЧХ.
13. Способ по п.11, также включающий в себя шаг:
генерирования второго из вышеупомянутых значений поправок посредством умножения постоянного значения на целое значение в Поле Галуа.
14. Способ по п.13, также включающий в себя шаг:
генерирования второго из вышеупомянутых значений поправок посредством умножения вышеупомянутого постоянного значения на названное первое значение поправки.
15. Способ по п.11, где вышеупомянутое генерирование названных обновленных синдромов умножает каждый из названных промежуточных синдромов с другим из названных значений поправок.
16. Способ по п.15, где названное умножение выполняется последовательно для генерирования по одному из указанных обновленных синдромов за один раз.
17. Способ по п.11, также включающий в себя шаг:
принятие текущего предела ошибок вышеупомянутого кодового слова, где текущий предел ошибок меньше названного максимального предела ошибок указанного кодового слова, на исправление которого рассчитан названный декодер.
18. Способ по п.17, также включающий в себя шаг:
повторения не более заданного числа раз для обнаружения одной или более ошибок в вышеупомянутом кодовом слове, где названное заданное число в два раза больше вышеупомянутого текущего предела ошибок.
19. Способ по п.11, также включающий в себя шаг:
реконфигурирования названного декодера (i) за названное число тактовых циклов и (ii) независимо от вышеупомянутой текущей длины.
20. Устройство, в состав которого входят:
средства для принятия текущей длины кодового слова, где названная текущая длина составляет меньше максимальной длины вышеупомянутого кодового слова, на декодирование которого рассчитано устройство;
средства для параллельного вычисления (i) последовательности промежуточных синдромов из вышеупомянутого кодового слова и (ii) последовательности значений поправок на основании названной текущей длины; и
средства для генерирования определенного числа обновленных синдромов посредством модификации названных промежуточных синдромов указанными значениями поправок, где названное определенное число в два раза больше максимального предела ошибок названного кодового слова.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2010135817/08A RU2010135817A (ru) | 2010-08-30 | 2010-08-30 | Реконфигурируемый декодер кодов бчх |
US13/044,809 US8621329B2 (en) | 2010-08-30 | 2011-03-10 | Reconfigurable BCH decoder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2010135817/08A RU2010135817A (ru) | 2010-08-30 | 2010-08-30 | Реконфигурируемый декодер кодов бчх |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2010135817A true RU2010135817A (ru) | 2012-03-10 |
Family
ID=45698775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2010135817/08A RU2010135817A (ru) | 2010-08-30 | 2010-08-30 | Реконфигурируемый декодер кодов бчх |
Country Status (2)
Country | Link |
---|---|
US (1) | US8621329B2 (ru) |
RU (1) | RU2010135817A (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2591474C1 (ru) * | 2015-07-21 | 2016-07-20 | Открытое акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" | Параллельный реконфигурируемый кодер бчх кодов |
RU2601827C1 (ru) * | 2015-06-10 | 2016-11-10 | Открытое акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" | Реконфигурируемый кодер бчх кодов |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9037564B2 (en) | 2011-04-29 | 2015-05-19 | Stephen Lesavich | Method and system for electronic content storage and retrieval with galois fields on cloud computing networks |
US9137250B2 (en) | 2011-04-29 | 2015-09-15 | Stephen Lesavich | Method and system for electronic content storage and retrieval using galois fields and information entropy on cloud computing networks |
US9569771B2 (en) | 2011-04-29 | 2017-02-14 | Stephen Lesavich | Method and system for storage and retrieval of blockchain blocks using galois fields |
US9361479B2 (en) | 2011-04-29 | 2016-06-07 | Stephen Lesavich | Method and system for electronic content storage and retrieval using Galois fields and geometric shapes on cloud computing networks |
RU2011128806A (ru) * | 2011-07-13 | 2013-01-20 | ЭлЭсАй Корпорейшн | Устройство (варианты) и способ кодирования с переменной четностью |
US20140068390A1 (en) * | 2011-10-13 | 2014-03-06 | Hyperstone Gmbh | Hybrid decoding of bch codes for nonvolatile memories |
US9582353B2 (en) * | 2012-01-30 | 2017-02-28 | Schlumberger Technology Corporation | Method of performing error-correction of nuclear magnetic resonance data |
KR101805073B1 (ko) * | 2016-04-01 | 2017-12-05 | 고려대학교 산학협력단 | 폴딩된 곱셈기가 적용된 bch 디코더 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4525838A (en) * | 1983-02-28 | 1985-06-25 | International Business Machines Corporation | Multibyte error correcting system involving a two-level code structure |
NL8400629A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Snelle decodeur voor reed-solomon-codes, welke mede als encodeur te gebruiken is, alsmede opname/reproduktie-apparaat voorzien van zo een encodeur/decodeur. |
US5051999A (en) * | 1989-03-13 | 1991-09-24 | Motorola, Inc. | Programmable error correcting apparatus within a paging receiver |
US5430739A (en) * | 1990-03-27 | 1995-07-04 | National Science Council | Real-time Reed-Solomon decoder |
US5440570A (en) * | 1990-03-27 | 1995-08-08 | National Science Council | Real-time binary BCH decoder |
US5936978A (en) * | 1996-12-05 | 1999-08-10 | Telefonaktiebolaget L M Ericsson (Publ) | Shortened fire code error-trapping decoding method and apparatus |
JP4498295B2 (ja) * | 2005-11-30 | 2010-07-07 | 株式会社東芝 | アクセス制御装置、アクセス制御システム、プロセッサ、アクセス制御方法 |
US7823050B2 (en) | 2006-12-20 | 2010-10-26 | LSICorporation | Low area architecture in BCH decoder |
US7945842B2 (en) * | 2007-06-19 | 2011-05-17 | International Business Machines Corporation | Method and apparatus for rateless source coding with/without decoder side information |
US8527851B2 (en) | 2008-08-04 | 2013-09-03 | Lsi Corporation | System and method for using the universal multipole for the implementation of a configurable binary Bose-Chaudhuri-Hocquenghem (BCH) encoder with variable number of errors |
US8464141B2 (en) | 2008-08-13 | 2013-06-11 | Infineon Technologies Ag | Programmable error correction capability for BCH codes |
-
2010
- 2010-08-30 RU RU2010135817/08A patent/RU2010135817A/ru not_active Application Discontinuation
-
2011
- 2011-03-10 US US13/044,809 patent/US8621329B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2601827C1 (ru) * | 2015-06-10 | 2016-11-10 | Открытое акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" | Реконфигурируемый кодер бчх кодов |
RU2591474C1 (ru) * | 2015-07-21 | 2016-07-20 | Открытое акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" | Параллельный реконфигурируемый кодер бчх кодов |
Also Published As
Publication number | Publication date |
---|---|
US8621329B2 (en) | 2013-12-31 |
US20120054586A1 (en) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2010135817A (ru) | Реконфигурируемый декодер кодов бчх | |
RU2009119260A (ru) | Декодер кодов бчх или кодов рида-соломона с модификацией синдромов | |
US20170155407A1 (en) | Techniques for low complexity turbo product code decoding | |
Fedorenko et al. | Finding roots of polynomials over finite fields | |
US10866857B2 (en) | Encoding and decoding of permuted cyclic codes | |
CN105322973B (zh) | 一种rs码编码器及编码方法 | |
CN103986475B (zh) | 里德-所罗门伞型代码的并行分解 | |
JP2014525705A5 (ru) | ||
TW200508851A (en) | A method, system, and apparatus for adjacent-symbol error correction and detection code | |
CN106549677B (zh) | 高速并行bch码译码方法及装置 | |
WO2013189274A1 (zh) | 一种用于并行bch编码的电路、编码器及方法 | |
RU2009116361A (ru) | Декодер кодов рида-соломона с мягким решением на основе декодера кодов рида-соломона с исправлением ошибок и стираний | |
CN101847999B (zh) | 一种用循环冗余校验码进行并行校验的方法 | |
CN103269255A (zh) | 一种并行crc电路的生成方法和装置 | |
WO2009063948A1 (ja) | M系列発生回路及びその提供方法並びにm系列発生回路を用いるランダムエラー発生装置 | |
US9287898B2 (en) | Method and circuit for shortening latency of Chien'S search algorithm for BCH codewords | |
Lu et al. | A new method for evaluating error magnitudes of Reed-Solomon codes | |
Freudenberger et al. | A low-complexity three-error-correcting BCH decoder with applications in concatenated codes | |
RU2010149150A (ru) | Способ и устройство (варианты) для декодирования с упреждающим исправлением ошибок по алгоритму витерби radix-4 | |
Mohammed et al. | FPGA implementation of 3 bits BCH error correcting codes | |
Subbiah et al. | Fast BCH syndrome generator using parallel polynomial division algorithm for GPGPUs | |
CN101741397A (zh) | Rs译码装置及其使用的关键多项式求解装置 | |
Chaudhari et al. | VHDL Design and FPGA Implementation of Reed Solomon Encoder and Decoder for RS (7, 3) | |
CN104378121A (zh) | 一种译码方法及译码装置 | |
CN104917535B (zh) | 用于分组码的高阶伴随式计算器和计算高阶伴随式的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FA93 | Acknowledgement of application withdrawn (no request for examination) |
Effective date: 20130902 |