RU2008119844A - Способ и устройство для очистки резервирования семафоров - Google Patents

Способ и устройство для очистки резервирования семафоров Download PDF

Info

Publication number
RU2008119844A
RU2008119844A RU2008119844/09A RU2008119844A RU2008119844A RU 2008119844 A RU2008119844 A RU 2008119844A RU 2008119844/09 A RU2008119844/09 A RU 2008119844/09A RU 2008119844 A RU2008119844 A RU 2008119844A RU 2008119844 A RU2008119844 A RU 2008119844A
Authority
RU
Russia
Prior art keywords
semaphore
memory area
write request
controller
byte
Prior art date
Application number
RU2008119844/09A
Other languages
English (en)
Other versions
RU2380743C1 (ru
Inventor
Томас Филип СПЕЙЕР (US)
Томас Филип СПЕЙЕР
Джеймс Норрис ДИФФЕНДЕРФЕР (US)
Джеймс Норрис ДИФФЕНДЕРФЕР
Томас Эндрю САРТОРИУС (US)
Томас Эндрю САРТОРИУС
Джая Пракаш Субраманиам ГАНАСАН (US)
Джая Пракаш Субраманиам ГАНАСАН
Original Assignee
Квэлкомм Инкорпорейтед (US)
Квэлкомм Инкорпорейтед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Квэлкомм Инкорпорейтед (US), Квэлкомм Инкорпорейтед filed Critical Квэлкомм Инкорпорейтед (US)
Publication of RU2008119844A publication Critical patent/RU2008119844A/ru
Application granted granted Critical
Publication of RU2380743C1 publication Critical patent/RU2380743C1/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G06F9/526—Mutual exclusion algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)
  • Bus Control (AREA)

Abstract

1. Способ очистки резервирования семафоров для монопольного доступа к совместно используемой памяти, при этом способ содержит следующие этапы: ! устанавливается семафорное резервирование в ответ на считывание первым процессорным компонентом области памяти семафора в совместно используемой памяти; ! передается запрос записи в область памяти семафора, связанную с совместно используемой памятью из второго процессорного компонента; и ! очищается резервирование семафора и запрещается обновление содержимого области памяти семафора первым процессорным компонентом в ответ на запрос записи. ! 2. Способ по п.1, в котором запрос записи передается с управляющим сигналом, который запрещает обновление области памяти семафора. ! 3. Способ по п.2, в котором управляющий сигнал содержит разрешения байтов записи. ! 4. Способ по п.3, в котором обеспечена шина данных для передачи данных по множеству байтовых трактов в совместно используемую память, и при этом содержимое области памяти семафора заблокировано от обновления по меньшей мере одним процессорным компонентом посредством установки разрешений байтов записи на блокирование всех байтовых трактов на шине данных. ! 5. Способ по п.1, дополнительно содержащий этап, заключающийся в том, что состояние резервирования в контроллере изменяется из состояния резервирования в состояние нерезервирования в ответ на запрос записи. ! 6. Способ по п.5, в котором упомянутое состояние резервирования связано с конкретным процессорным компонентом из множества процессорных компонентов, и упомянутый запрос записи передается из упомянутого конкретного процессорного компонента. ! 7. Способ по п.6, в �

Claims (17)

1. Способ очистки резервирования семафоров для монопольного доступа к совместно используемой памяти, при этом способ содержит следующие этапы:
устанавливается семафорное резервирование в ответ на считывание первым процессорным компонентом области памяти семафора в совместно используемой памяти;
передается запрос записи в область памяти семафора, связанную с совместно используемой памятью из второго процессорного компонента; и
очищается резервирование семафора и запрещается обновление содержимого области памяти семафора первым процессорным компонентом в ответ на запрос записи.
2. Способ по п.1, в котором запрос записи передается с управляющим сигналом, который запрещает обновление области памяти семафора.
3. Способ по п.2, в котором управляющий сигнал содержит разрешения байтов записи.
4. Способ по п.3, в котором обеспечена шина данных для передачи данных по множеству байтовых трактов в совместно используемую память, и при этом содержимое области памяти семафора заблокировано от обновления по меньшей мере одним процессорным компонентом посредством установки разрешений байтов записи на блокирование всех байтовых трактов на шине данных.
5. Способ по п.1, дополнительно содержащий этап, заключающийся в том, что состояние резервирования в контроллере изменяется из состояния резервирования в состояние нерезервирования в ответ на запрос записи.
6. Способ по п.5, в котором упомянутое состояние резервирования связано с конкретным процессорным компонентом из множества процессорных компонентов, и упомянутый запрос записи передается из упомянутого конкретного процессорного компонента.
7. Способ по п.6, в котором упомянутый контроллер содержит состояние резервирования для каждого из множества процессорных компонентов, и упомянутый запрос записи вызывает изменение в состоянии резервирования контроллера только для процессорного компонента, который передал запрос записи.
8. Система обработки, содержащая:
множество процессорных компонентов;
память, содержащую совместно используемую область памяти, которая может быть совместно используемой множеством процессорных компонентов, и область памяти семафора, которая указывает доступность участка совместно используемой памяти для монопольного доступа для записи; и
контроллер, который поддерживает состояние семафорного резервирования для по меньшей мере одного из множества процессорных компонентов, при этом резервированное состояние упомянутого контроллера очищается в ответ на запрос записи в область памяти семафора из другого одного из множества процессорных компонентов, без выполнения записи данных в область памяти семафора.
9. Система обработки по п.8, в которой упомянутый один из множества процессорных компонентов предотвращает запись данных в область памяти семафора во время запроса записи в область памяти семафора посредством передачи управляющего сигнала с запросом записи в контроллер.
10. Система обработки по п.9, в которой управляющий сигнал содержит разрешения байтов записи.
11. Система обработки по п.10, дополнительно содержащая шину данных между процессорами и контроллером, при этом шина данных содержит множество байтовых трактов, и причем упомянутый один из процессорных компонентов предотвращает запись данных в область памяти семафора во время запроса записи в область памяти семафора посредством установки разрешений байтов записи на блокирование байтовых трактов на шине данных.
12. Система обработки по п.8, в которой упомянутый контроллер содержит состояние резервирования для каждого из множества процессорных компонентов, и упомянутый запрос записи вызывает изменение в состоянии резервирования контроллера только для процессорного компонента, который передал запрос записи.
13. Система обработки, содержащая:
множество процессорных компонентов;
память, содержащую совместно используемую область памяти, которая может быть совместно используемой упомянутым множеством процессорных компонентов, и область памяти семафора, которая указывает доступность участка совместно используемой памяти для монопольного доступа для записи; и
контроллер, который поддерживает состояние семафорного резервирования;
причем каждый из процессорных компонентов выполнен с возможностью передачи запроса записи в область памяти семафора, который очищает резервированное состояние семафора другого процессорного компонента, без записи в область памяти семафора.
14. Система обработки по п.13, в которой каждый из процессорных компонентов выполнен с возможностью предотвращения записи данных в область памяти семафора во время запроса записи в область памяти семафора посредством передачи управляющего сигнала с запросом записи в контроллер.
15. Система обработки по п.14, в которой управляющий сигнал содержит разрешения байтов записи.
16. Система обработки по п.15, дополнительно содержащая шину данных между процессорами и контроллером, при этом шина данных содержит множество байтовых трактов, и причем каждый из процессорных компонентов дополнительно выполнен с возможностью предотвращения записи данных в область памяти семафора во время запроса записи в область памяти семафора посредством установки разрешений байтов записи на блокирование всех байтовых трактов на шине данных.
17. Система обработки по п.14, в которой упомянутый контроллер содержит состояние резервирования для каждого из процессорных компонентов, и упомянутый запрос записи вызывает изменение в состоянии резервирования контроллера только для процессорного компонента, который передал запрос записи.
RU2008119844/09A 2005-10-20 2006-10-20 Способ и устройство для очистки резервирования семафоров RU2380743C1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/254,391 US7421529B2 (en) 2005-10-20 2005-10-20 Method and apparatus to clear semaphore reservation for exclusive access to shared memory
US11/254,391 2005-10-20

Publications (2)

Publication Number Publication Date
RU2008119844A true RU2008119844A (ru) 2009-11-27
RU2380743C1 RU2380743C1 (ru) 2010-01-27

Family

ID=37944853

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008119844/09A RU2380743C1 (ru) 2005-10-20 2006-10-20 Способ и устройство для очистки резервирования семафоров

Country Status (9)

Country Link
US (1) US7421529B2 (ru)
EP (1) EP1938190B1 (ru)
JP (5) JP5449776B2 (ru)
KR (1) KR100957425B1 (ru)
CN (1) CN101331454B (ru)
CA (1) CA2626643A1 (ru)
IL (1) IL190976A0 (ru)
RU (1) RU2380743C1 (ru)
WO (1) WO2007048136A2 (ru)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070136725A1 (en) * 2005-12-12 2007-06-14 International Business Machines Corporation System and method for optimized preemption and reservation of software locks
JP4874165B2 (ja) * 2006-07-07 2012-02-15 ルネサスエレクトロニクス株式会社 マルチプロセッサシステム及びマルチプロセッサシステムにおけるアクセス権設定方法
US7831801B1 (en) * 2006-08-30 2010-11-09 Xilinx, Inc. Direct memory access-based multi-processor array
IL180020A (en) * 2006-12-12 2013-03-24 Waterfall Security Solutions Ltd Encryption -and decryption-enabled interfaces
IL180748A (en) 2007-01-16 2013-03-24 Waterfall Security Solutions Ltd Secure archive
US8695000B1 (en) 2007-03-16 2014-04-08 The Mathworks, Inc. Data transfer protection in a multi-tasking modeling environment having a protection mechanism selected by user via user interface
IL187492A0 (en) * 2007-09-06 2008-02-09 Human Interface Security Ltd Information protection device
US10235215B2 (en) * 2008-02-01 2019-03-19 International Business Machines Corporation Memory lock mechanism for a multiprocessor system
US8214603B2 (en) * 2008-02-01 2012-07-03 International Business Machines Corporation Method and apparatus for handling multiple memory requests within a multiprocessor system
US20090198695A1 (en) * 2008-02-01 2009-08-06 Arimilli Lakshminarayana B Method and Apparatus for Supporting Distributed Computing Within a Multiprocessor System
US20090198916A1 (en) * 2008-02-01 2009-08-06 Arimilli Lakshminarayana B Method and Apparatus for Supporting Low-Overhead Memory Locks Within a Multiprocessor System
IL194943A0 (en) * 2008-10-27 2009-09-22 Human Interface Security Ltd Verification of data transmitted by computer
JP2010140290A (ja) * 2008-12-12 2010-06-24 Panasonic Corp マルチプロセッサシステム及びその排他制御の調停方法
US9552206B2 (en) * 2010-11-18 2017-01-24 Texas Instruments Incorporated Integrated circuit with control node circuitry and processing circuitry
US20130111168A1 (en) * 2011-10-27 2013-05-02 Freescale Semiconductor, Inc. Systems and methods for semaphore-based protection of shared system resources
US9081630B2 (en) * 2012-12-12 2015-07-14 Wind River Systems, Inc. Hardware-implemented semaphore for resource access based on presence of a memory buffer in a memory pool
US9431077B2 (en) * 2013-03-13 2016-08-30 Qualcomm Incorporated Dual host embedded shared device controller
US9292442B2 (en) * 2013-04-11 2016-03-22 Qualcomm Incorporated Methods and apparatus for improving performance of semaphore management sequences across a coherent bus
WO2015061687A1 (en) * 2013-10-25 2015-04-30 Advanced Micro Devices, Inc. Processor and methods for immediate handling and flag handling
IL235175A (en) 2014-10-19 2017-08-31 Frenkel Lior Secure desktop remote control
US20180157735A1 (en) * 2015-06-04 2018-06-07 Siemens Aktiengesellschaft Method and system for clustering engineering data in a multidisciplinary engineering system
IL250010B (en) 2016-02-14 2020-04-30 Waterfall Security Solutions Ltd Secure connection with protected facilities

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4456965A (en) * 1980-10-14 1984-06-26 Texas Instruments Incorporated Data processing system having multiple buses
US4594657A (en) * 1983-04-22 1986-06-10 Motorola, Inc. Semaphore for memory shared by two asynchronous microcomputers
JPS6290739A (ja) * 1985-10-16 1987-04-25 Fujitsu Ltd メモリアクセス制御方式
US4841435A (en) * 1986-10-29 1989-06-20 Saxpy Computer Corporation Data alignment system for random and block transfers of embedded subarrays of an array onto a system bus
JPH04225433A (ja) * 1990-12-27 1992-08-14 Fujitsu Ltd キャンセル機能付セマフォ同期方式
JPH04361340A (ja) * 1991-06-07 1992-12-14 Fujitsu Ltd メモリ排他制御方式
JP2702317B2 (ja) * 1991-07-05 1998-01-21 富士通株式会社 共用メモリの排他制御処理装置
US5440752A (en) * 1991-07-08 1995-08-08 Seiko Epson Corporation Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU
AU4229293A (en) * 1992-05-13 1993-12-13 Southwestern Bell Technology Resources, Inc. Open architecture interface storage controller
US5408629A (en) * 1992-08-13 1995-04-18 Unisys Corporation Apparatus and method for controlling exclusive access to portions of addressable memory in a multiprocessor system
JPH06149765A (ja) * 1992-11-12 1994-05-31 Fujitsu Ltd 共有メモリ排他制御自動解除方式
JP2500101B2 (ja) * 1992-12-18 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 共用変数の値を更新する方法
EP0608622A1 (en) * 1993-01-29 1994-08-03 International Business Machines Corporation Multiprocessor system with multilevel caches
JP3373253B2 (ja) * 1993-07-07 2003-02-04 富士通株式会社 情報処理装置
JPH07182186A (ja) * 1993-12-22 1995-07-21 Toshiba Corp セマフォの有効利用方法
US5548780A (en) * 1994-07-21 1996-08-20 Apple Computer, Inc. Method for semaphore communication between incompatible bus locking architectures
JPH08137807A (ja) * 1994-11-10 1996-05-31 Canon Inc 情報処理システム及びその方法
JPH08185381A (ja) * 1994-12-28 1996-07-16 Canon Inc 情報処理方法及び装置
JPH08335539A (ja) * 1995-06-06 1996-12-17 Sony Corp 生産管理装置および生産管理方法
JPH09330241A (ja) * 1996-06-07 1997-12-22 Tokai Univ デッドロック防止排他制御方式
JPH10177560A (ja) * 1996-12-17 1998-06-30 Ricoh Co Ltd 記憶装置
US6449699B2 (en) * 1999-03-29 2002-09-10 International Business Machines Corporation Apparatus and method for partitioned memory protection in cache coherent symmetric multiprocessor systems
US6898709B1 (en) * 1999-07-02 2005-05-24 Time Certain Llc Personal computer system and methods for proving dates in digital data files
US7409557B2 (en) * 1999-07-02 2008-08-05 Time Certain, Llc System and method for distributing trusted time
US20050160272A1 (en) * 1999-10-28 2005-07-21 Timecertain, Llc System and method for providing trusted time in content of digital data files
US6745274B1 (en) * 2000-04-25 2004-06-01 Hewlett-Packard Development Company, L.P. Apparatus and method for synchronizing multiple accesses to common resources
US6513089B1 (en) * 2000-05-18 2003-01-28 International Business Machines Corporation Dual burst latency timers for overlapped read and write data transfers
EP1293063A2 (en) * 2000-06-14 2003-03-19 Coreexpress, Inc. Route selection within a network with peering connections
JP2002007315A (ja) * 2000-06-19 2002-01-11 Canon Inc バススイッチ用バスプロトコル
US6587905B1 (en) * 2000-06-29 2003-07-01 International Business Machines Corporation Dynamic data bus allocation
GB2370131C (en) * 2000-12-12 2006-09-06 Advanced Risc Mach Ltd Exclusive access control to a processing resource
JP3996355B2 (ja) * 2001-03-22 2007-10-24 株式会社日立製作所 マルチプロセッサシステム
JP2004280191A (ja) * 2003-03-12 2004-10-07 Matsushita Electric Ind Co Ltd データ転送制御方法および装置
JP4361340B2 (ja) * 2003-09-29 2009-11-11 パナソニック株式会社 デジタルテレビ受信機
US7360035B2 (en) * 2004-09-01 2008-04-15 International Business Machines Corporation Atomic read/write support in a multi-module memory configuration
JP5210620B2 (ja) * 2007-12-19 2013-06-12 独立行政法人科学技術振興機構 ペプチドアプタマーライブラリーの作製方法および用途

Also Published As

Publication number Publication date
JP2012069128A (ja) 2012-04-05
JP2015144000A (ja) 2015-08-06
CN101331454B (zh) 2013-11-13
JP5847868B2 (ja) 2016-01-27
EP1938190A2 (en) 2008-07-02
US7421529B2 (en) 2008-09-02
RU2380743C1 (ru) 2010-01-27
JP2009512945A (ja) 2009-03-26
IL190976A0 (en) 2009-08-03
JP2014149849A (ja) 2014-08-21
CN101331454A (zh) 2008-12-24
KR100957425B1 (ko) 2010-05-11
CA2626643A1 (en) 2007-04-26
EP1938190B1 (en) 2015-11-18
KR20080059651A (ko) 2008-06-30
JP5449776B2 (ja) 2014-03-19
US20070094430A1 (en) 2007-04-26
WO2007048136B1 (en) 2007-08-09
JP5890049B2 (ja) 2016-03-22
WO2007048136A2 (en) 2007-04-26
WO2007048136A3 (en) 2007-06-28
JP2013012208A (ja) 2013-01-17

Similar Documents

Publication Publication Date Title
RU2008119844A (ru) Способ и устройство для очистки резервирования семафоров
KR100985926B1 (ko) 메모리 시스템 컴포넌트들 사이에서 신호들을 리라우팅하는시스템 및 방법
US7685331B2 (en) Direct memory access controller
JP2013515980A (ja) データ転送装置およびその制御方法
US20060236052A1 (en) Storage system and storage control method
JP2007065751A (ja) ストレージシステム及び記憶制御方法
US20080047005A1 (en) Access monitoring method and device for shared memory
KR100630071B1 (ko) 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치
CN101739371B (zh) 存储***以及盘控制装置
US20070156937A1 (en) Data transfer in multiprocessor system
US10545885B2 (en) Information processing device, information processing method, and computer program product
KR20100020220A (ko) 메모리 공유 제어장치 및 메모리 공유 제어방법, 그리고 공유 메모리 접근방법
JP2007226641A (ja) 情報処理装置、キャッシュ制御方法及びプログラム
US6513090B1 (en) Bidirectional data transfer during buffer flushing operations
JP4936088B2 (ja) ディスクアレイ装置、ディスクアレイシステム、及びキャッシュ制御方法
JP2007272554A (ja) データ処理装置
JP2007334668A (ja) メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム
JP4526509B2 (ja) ディスクアレイ制御装置
US9928195B2 (en) Interconnect and method of operation of an interconnect for ordered write observation (OWO)
KR20050004157A (ko) 다중 코히런시 단위들을 지원하는 데이터 전송 유닛
KR20190074826A (ko) 병렬 처리 시스템 및 그 동작 방법
JP2011107922A (ja) 情報処理システム
JP2009169599A (ja) バス装置
JP2009054000A (ja) マルチプロセッサシステム及びキャッシュ管理方法
JP2004171469A (ja) キャッシュメモリシステムおよびキャッシュメモリ制御方法

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20111021