RU2007119321A - Способ и устройство для переключения между режимами работы многопроцессорной системы посредством по меньшей мере одного внешнего сигнала - Google Patents
Способ и устройство для переключения между режимами работы многопроцессорной системы посредством по меньшей мере одного внешнего сигнала Download PDFInfo
- Publication number
- RU2007119321A RU2007119321A RU2007119321/09A RU2007119321A RU2007119321A RU 2007119321 A RU2007119321 A RU 2007119321A RU 2007119321/09 A RU2007119321/09 A RU 2007119321/09A RU 2007119321 A RU2007119321 A RU 2007119321A RU 2007119321 A RU2007119321 A RU 2007119321A
- Authority
- RU
- Russia
- Prior art keywords
- switching
- mode
- signal
- label
- computing system
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract 27
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/845—Systems in which the redundancy can be transformed in increased performance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Hardware Redundancy (AREA)
- Burglar Alarm Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
1. Способ переключения между, по меньшей мере, двумя режимами работы в вычислительной системе, включающей в себя, по меньшей мере, два исполнительных блока, причем первый режим работы соответствует режиму сравнения, а второй режим работы - режиму повышенной производительности, отличающийся тем, что переключение инициируют, по меньшей мере, одним сигналом, генерируемым вне вычислительной системы.2. Способ по п.1, отличающийся тем, что внешнему сигналу поставлена в соответствие метка либо он имеет подобную метку и переключение происходит только при наличии метки.3. Способ по п.2, отличающийся тем, что по метке определяют, на какой режим работы необходимо переключить вычислительную систему.4. Способ по п.2, отличающийся тем, что метка содержит временное условие, по которому определяют момент времени переключения вычислительной системы.5. Способ по п.1, отличающийся тем, что переключение между режимами работы инициируют внешним сигналом только в одном направлении.6. Способ по п.1, отличающийся тем, что внешним сигналом инициируют переключение только с режима повышенной производительности на режим сравнения.7. Способ по п.1, отличающийся тем, что внешним сигналом инициируют переключение только с режима сравнения на режим повышенной производительности.8. Способ по п.1, отличающийся тем, что сигнал представляет запуск обработки прерываний.9. Способ по п.2, отличающийся тем, что метка соответствует заданной характеристике сигнала, в частности сигнала с широтно-импульсной модуляцией.10. Способ по п.2, отличающийся тем, что метка соответствует заданной частоте.11. Способ по п.2, отличающийся тем, что метка соответствует заданной дво�
Claims (18)
1. Способ переключения между, по меньшей мере, двумя режимами работы в вычислительной системе, включающей в себя, по меньшей мере, два исполнительных блока, причем первый режим работы соответствует режиму сравнения, а второй режим работы - режиму повышенной производительности, отличающийся тем, что переключение инициируют, по меньшей мере, одним сигналом, генерируемым вне вычислительной системы.
2. Способ по п.1, отличающийся тем, что внешнему сигналу поставлена в соответствие метка либо он имеет подобную метку и переключение происходит только при наличии метки.
3. Способ по п.2, отличающийся тем, что по метке определяют, на какой режим работы необходимо переключить вычислительную систему.
4. Способ по п.2, отличающийся тем, что метка содержит временное условие, по которому определяют момент времени переключения вычислительной системы.
5. Способ по п.1, отличающийся тем, что переключение между режимами работы инициируют внешним сигналом только в одном направлении.
6. Способ по п.1, отличающийся тем, что внешним сигналом инициируют переключение только с режима повышенной производительности на режим сравнения.
7. Способ по п.1, отличающийся тем, что внешним сигналом инициируют переключение только с режима сравнения на режим повышенной производительности.
8. Способ по п.1, отличающийся тем, что сигнал представляет запуск обработки прерываний.
9. Способ по п.2, отличающийся тем, что метка соответствует заданной характеристике сигнала, в частности сигнала с широтно-импульсной модуляцией.
10. Способ по п.2, отличающийся тем, что метка соответствует заданной частоте.
11. Способ по п.2, отличающийся тем, что метка соответствует заданной двоичной последовательности цифрового сигнала.
12. Способ по п.2, отличающийся тем, что метка соответствует заданному идентификатору сообщения системы связи.
13. Способ по п.1, отличающийся тем, что переключение инициируют комбинацией, по меньшей мере, одного сигнала, генерируемого вне вычислительной системы, и, по меньшей мере, одного элемента информации, генерируемого внутри вычислительной системы.
14. Способ по п.13, отличающийся тем, что переключение происходит только при одновременном наличии, по меньшей мере, одного внешнего сигнала и, по меньшей мере, одного внутреннего для вычислительной системы элемента информации.
15. Способ по п.13, отличающийся тем, что переключение происходит только в том случае, если в зависимости, по меньшей мере, от одного внешнего сигнала выдается ограниченное во времени разрешение переключения и в течение ограниченного промежутка времени разрешения переключения имеется, по меньшей мере, один внутренний для вычислительной системы элемент информации либо внутреннее для вычислительной системы событие, используемые для переключения.
16. Устройство для переключения в вычислительной системе, включающей в себя, по меньшей мере, два обрабатывающих блока, содержащее средства переключения, выполненные с возможностью переключения между, по меньшей мере, двумя режимами работы, причем первый режим работы соответствует режиму сравнения, а второй режим работы - режиму повышенной производительности, отличающееся тем, что оно содержит приемные средства, выполненные с возможностью приема, по меньшей мере, одного сигнала, сгенерированного вне вычислительной системы, причем переключение между режимами работы инициируется этим сгенерированным вне вычислительной системы сигналом.
17. Устройство по п.16, отличающееся тем, что приемное средство, предназначенное для приема, по меньшей мере, одного внешнего сигнала, представляет собой контроллер прерываний.
18. Устройство по п.16, отличающееся тем, что оно содержит приемные средства, принимающие, по меньшей мере, один сигнал, сгенерированный вне вычислительной системы, а также средства, комбинирующие принятый извне сигнал или его метку с сигналом, сгенерированным внутри вычислительной системы, причем переключение инициируется комбинацией, по меньшей мере, одного сигнала, генерируемого вне вычислительной системы, и, по меньшей мере, одного элемента информации, генерируемого внутри вычислительной системы.
Applications Claiming Priority (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200410051992 DE102004051992A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Verzögerung von Zugriffen auf Daten und/oder Befehle eines Mehrprozessorsystems |
| DE102004051952.8 | 2004-10-25 | ||
| DE200410051950 DE102004051950A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Taktumschaltung bei einem Mehrprozessorsystem |
| DE200410051952 DE102004051952A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren zur Datenverteilung und Datenverteilungseinheit in einem Mehrprozessorsystem |
| DE102004051937.4 | 2004-10-25 | ||
| DE102004051950.1 | 2004-10-25 | ||
| DE102004051964.1 | 2004-10-25 | ||
| DE200410051937 DE102004051937A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Synchronisierung in einem Mehrprozessorsystem |
| DE102004051992.7 | 2004-10-25 | ||
| DE200410051964 DE102004051964A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Überwachung einer Speichereinheit in einem Mehrprozessorsystem |
| DE102005037213A DE102005037213A1 (de) | 2004-10-25 | 2005-08-08 | Verfahren und Vorrichtung zur Umschaltung zwischen Betriebsmodi eines Multiprozessorsystems durch wenigstens ein externes Signal |
| DE102005037213.9 | 2005-08-08 | ||
| PCT/EP2005/055509 WO2006045782A2 (de) | 2004-10-25 | 2005-10-25 | Verfahren und vorrichtung zur umschaltung zwischen betriebsmodi eines multiprozessorsystems durch wenigstens ein externes signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2007119321A true RU2007119321A (ru) | 2008-12-10 |
Family
ID=35892251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2007119321/09A RU2007119321A (ru) | 2004-10-25 | 2005-10-25 | Способ и устройство для переключения между режимами работы многопроцессорной системы посредством по меньшей мере одного внешнего сигнала |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20080270747A1 (ru) |
| EP (1) | EP1817662B1 (ru) |
| JP (1) | JP2008518302A (ru) |
| KR (1) | KR20070083776A (ru) |
| AT (1) | ATE438138T1 (ru) |
| DE (2) | DE102005037213A1 (ru) |
| RU (1) | RU2007119321A (ru) |
| WO (1) | WO2006045782A2 (ru) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006048169A1 (de) * | 2006-10-10 | 2008-04-17 | Robert Bosch Gmbh | Verfahren zur Überwachung einer Funktionsfähigkeit einer Steuerung |
| DE102008001806A1 (de) * | 2008-05-15 | 2009-11-19 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Fehlerüberwachung eines Rechnersystems |
| JP5796311B2 (ja) | 2011-03-15 | 2015-10-21 | オムロン株式会社 | 制御装置およびシステムプログラム |
| DE102012200997A1 (de) * | 2011-08-29 | 2013-02-28 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Prüfung der korrekten Funktion einer seriellen Datenübertragung |
| JP2015184953A (ja) * | 2014-03-25 | 2015-10-22 | 株式会社日立製作所 | フェールセーフ制御装置及びフェールセーフ制御方法 |
| JP7157709B2 (ja) * | 2019-07-04 | 2022-10-20 | 株式会社日立製作所 | 計算機システム及びプログラム実行方法 |
| CN112667450B (zh) * | 2021-01-07 | 2022-05-06 | 浙江大学 | 一种可动态配置的多核处理器容错*** |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0973436A (ja) * | 1995-09-05 | 1997-03-18 | Mitsubishi Electric Corp | 多重化計算機における動作モード切替方式 |
| US6272616B1 (en) * | 1998-06-17 | 2001-08-07 | Agere Systems Guardian Corp. | Method and apparatus for executing multiple instruction streams in a digital processor with multiple data paths |
| JP2000076089A (ja) * | 1998-09-01 | 2000-03-14 | Hitachi Ltd | 多重系処理装置 |
| US6615366B1 (en) * | 1999-12-21 | 2003-09-02 | Intel Corporation | Microprocessor with dual execution core operable in high reliability mode |
| US7051329B1 (en) * | 1999-12-28 | 2006-05-23 | Intel Corporation | Method and apparatus for managing resources in a multithreaded processor |
| US7055060B2 (en) * | 2002-12-19 | 2006-05-30 | Intel Corporation | On-die mechanism for high-reliability processor |
| BRPI0411824A (pt) * | 2003-06-24 | 2006-08-08 | Bosch Gmbh Robert | processo para a comutação entre, pelo menos, dois modos de operação de uma unidade de processamento, bem como, unidade de processamento correspondente |
-
2005
- 2005-08-08 DE DE102005037213A patent/DE102005037213A1/de not_active Withdrawn
- 2005-10-25 AT AT05808034T patent/ATE438138T1/de not_active IP Right Cessation
- 2005-10-25 DE DE502005007806T patent/DE502005007806D1/de active Active
- 2005-10-25 WO PCT/EP2005/055509 patent/WO2006045782A2/de active Application Filing
- 2005-10-25 JP JP2007537294A patent/JP2008518302A/ja active Pending
- 2005-10-25 EP EP05808034A patent/EP1817662B1/de not_active Not-in-force
- 2005-10-25 US US11/666,325 patent/US20080270747A1/en not_active Abandoned
- 2005-10-25 RU RU2007119321/09A patent/RU2007119321A/ru not_active Application Discontinuation
- 2005-10-25 KR KR1020077009266A patent/KR20070083776A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006045782A2 (de) | 2006-05-04 |
| EP1817662B1 (de) | 2009-07-29 |
| ATE438138T1 (de) | 2009-08-15 |
| KR20070083776A (ko) | 2007-08-24 |
| JP2008518302A (ja) | 2008-05-29 |
| US20080270747A1 (en) | 2008-10-30 |
| EP1817662A2 (de) | 2007-08-15 |
| DE102005037213A1 (de) | 2007-02-15 |
| WO2006045782A3 (de) | 2007-01-04 |
| DE502005007806D1 (de) | 2009-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2007119321A (ru) | Способ и устройство для переключения между режимами работы многопроцессорной системы посредством по меньшей мере одного внешнего сигнала | |
| BRPI0414048A (pt) | conjunto de ìmã permanente | |
| HK1099122A1 (en) | Safety swtich for a fail-safe circuit | |
| KR950035197A (ko) | 비디오 데이타 버스 통신 시스템 및 방법 | |
| DK1228504T3 (da) | Afkodning af information i lydsignaler | |
| RU2007123617A (ru) | Система и способ блокировки модуля трм "всегда включено", используя монитор | |
| ATE403908T1 (de) | Doppelmodus-datenabbildungsprodukt | |
| ATE382898T1 (de) | Aggregation von hardwareereignissen in mehrfach knotensystemen | |
| US8374603B2 (en) | Method for utilizing an adaptive conventional scanning algorithm in a two-way radio transceiver | |
| DE60223403D1 (de) | Spreizband-takt tolerante empfänger | |
| DE60239832D1 (de) | Benutzerprioritätsmodus | |
| DE60223334D1 (de) | Verbesserungen in Beziehung zur Detektion eines Zweitonmehrfrequenzsignales | |
| KR930016629A (ko) | 전자 부호 자물쇠 취부 전자 회로 장치 | |
| EP1499959A1 (en) | Vliw processor with data spilling means | |
| CN105958982B (zh) | 提前时钟有效信号的电路及方法 | |
| ATE547753T1 (de) | Einstellen der geschwindigkeit von getakteten schaltungen | |
| JPS62272617A (ja) | クロツク切替回路 | |
| KR920001300A (ko) | 배터리를 사용하는 시스템의 방치시 전원오프방법 | |
| Yamashita et al. | Effect of Interval on Conspicuity of Reciprocating Lights | |
| SU471560A1 (ru) | Система дл автоматического контрол электрических параметров электронных схем | |
| SU490115A1 (ru) | Система дл обмена данными управл ющей вычислительной машины с периферийными устройствами | |
| ES2187481T3 (es) | Procedimiento y dispositivo para la identificacion de una cadena de television seleccionada por un decodificador o receptor/decodificador digital. | |
| KR20040093921A (ko) | 다수의 타임 인터럽트 신호를 발생시킬 수 있는 타이머 장치 | |
| KR960016132A (ko) | 유니트를 선택하는 장치 | |
| JP2006011557A (ja) | 入力制御方法及び情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FA92 | Acknowledgement of application withdrawn (lack of supplementary materials submitted) |
Effective date: 20100215 |