RU2005114133A - MAJOR MODULE - Google Patents

MAJOR MODULE Download PDF

Info

Publication number
RU2005114133A
RU2005114133A RU2005114133/09A RU2005114133A RU2005114133A RU 2005114133 A RU2005114133 A RU 2005114133A RU 2005114133/09 A RU2005114133/09 A RU 2005114133/09A RU 2005114133 A RU2005114133 A RU 2005114133A RU 2005114133 A RU2005114133 A RU 2005114133A
Authority
RU
Russia
Prior art keywords
majority
elements
inputs
output
groups
Prior art date
Application number
RU2005114133/09A
Other languages
Russian (ru)
Other versions
RU2287897C1 (en
Inventor
Дмитрий Васильевич Андреев (RU)
Дмитрий Васильевич Андреев
Original Assignee
Государственное образовательное учреждение высшего профессионального образовани "Уль новский государственный технический университет" (RU)
Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образовани "Уль новский государственный технический университет" (RU), Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" filed Critical Государственное образовательное учреждение высшего профессионального образовани "Уль новский государственный технический университет" (RU)
Priority to RU2005114133/09A priority Critical patent/RU2287897C1/en
Application granted granted Critical
Publication of RU2287897C1 publication Critical patent/RU2287897C1/en
Publication of RU2005114133A publication Critical patent/RU2005114133A/en

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Logic Circuits (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Claims (1)

Мажоритарный модуль, содержащий мажоритарные элементы, которые имеют по три входа и сгруппированы в N+1 групп так, что i-я
Figure 00000001
и (N+1)-я группы содержат соответственно m-1 и N-1 мажоритарных элементов, в каждой группе выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, а выход (m-1)-го мажоритарного элемента первой и выходы (m-1)-х мажоритарных элементов второй, ..., N-й групп подключены соответственно к второму входу первого и третьим входам первого, ..., (N-1)-го мажоритарных элементов (N+1)-й группы, в которой выход (N-1)-го мажоритарного элемента является выходом мажоритарного модуля, подключенного вторым настроечным входом к первым входам всех мажоритарных элементов (N+1)-й группы, при этом
Majority module containing majority elements that have three inputs and are grouped into N + 1 groups so that the ith
Figure 00000001
and (N + 1) -th groups contain respectively m-1 and N-1 majority elements, in each group the output of the previous majority element is connected to the second input of the subsequent majority element, and the output of the (m-1) -th majority element of the first and outputs (m-1) -th majority elements of the second, ..., Nth groups are connected respectively to the second input of the first and third inputs of the first, ..., (N-1) -th majority elements of (N + 1) -th the group in which the output of the (N-1) -th majority element is the output of the majority module connected to the ne the first inputs of all majority elements of the (N + 1) -th group, while
Figure 00000002
,
Figure 00000003
, n≠1 есть любое нечетное натуральное число, отличающийся тем, что первые входы первых мажоритарных элементов первой, ..., N-й групп объединены и образуют первый настроечный вход мажоритарного модуля, третий настроечный вход которого образован объединенными первыми входами остальных мажоритарных элементов первой, ..., N-й групп.
Figure 00000002
,
Figure 00000003
, n ≠ 1 is any odd positive integer, characterized in that the first inputs of the first majority elements of the first, ..., Nth groups are combined and form the first tuning input of the majority module, the third tuning input of which is formed by the combined first inputs of the remaining majority elements of the first , ..., Nth groups.
RU2005114133/09A 2005-05-11 2005-05-11 Majority module RU2287897C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2005114133/09A RU2287897C1 (en) 2005-05-11 2005-05-11 Majority module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2005114133/09A RU2287897C1 (en) 2005-05-11 2005-05-11 Majority module

Publications (2)

Publication Number Publication Date
RU2287897C1 RU2287897C1 (en) 2006-11-20
RU2005114133A true RU2005114133A (en) 2006-11-20

Family

ID=37501704

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2005114133/09A RU2287897C1 (en) 2005-05-11 2005-05-11 Majority module

Country Status (1)

Country Link
RU (1) RU2287897C1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2533079C1 (en) * 2013-07-09 2014-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Majority module
RU2580801C1 (en) * 2015-03-17 2016-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Majority module
RU2700553C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700552C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2701461C1 (en) * 2018-09-20 2019-09-26 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700554C1 (en) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2700555C1 (en) * 2018-09-24 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2747107C1 (en) * 2019-12-06 2021-04-27 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2770798C1 (en) * 2021-04-02 2022-04-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" MODULO q SUBTRACTOR

Also Published As

Publication number Publication date
RU2287897C1 (en) 2006-11-20

Similar Documents

Publication Publication Date Title
RU2005114133A (en) MAJOR MODULE
RU2533079C1 (en) Majority module
DE602004008935D1 (en) SURFACE-EFFICIENT CHARGE PUMP
KR101123106B1 (en) Architectures for discrete wavelet transforms
Einstein et al. Piecewise-linear and birational toggling
RU2008142162A (en) LINE TUNABLE LC-FILTER
RU2012117468A (en) PROGRAMMABLE LOGIC DEVICE
Propp et al. Homomesy in products of two chains
RU2003118068A (en) MAJOR MODULE
RU2016101771A (en) MAJORITY ELEMENT "5 AND MORE OF 9"
RU2017139157A (en) MAJORITY MODULE
RU2300137C1 (en) Majority module
RU2016108166A (en) LOGIC CONVERTER
RU2008119753A (en) BIN NUMBER COMPARATOR
RU2003113952A (en) LOGIC MODULE
RU2005128244A (en) DEVICE FOR DETERMINING THE ENERGY INFORMATION STATE OF THE BIOLOGICAL OBJECT
RU2005111165A (en) SINGLE SIGNAL COUNTER
RU2003118067A (en) LOGIC PROCESSOR
RU2294008C1 (en) Logical processor
RU2242044C1 (en) Majority module
RU2002133010A (en) LOGIC COMPUTER
Lee et al. An efficient construction of self-dual codes
RU2017142876A (en) LOGICAL TRANSFORMER
Banerjee et al. A reconfigurable Digital Signal Processor using residue number system
RU2005118835A (en) DEVICE FOR MODELING THE PROTECTION SYSTEM OF THE COMPUTER NETWORK

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20070512