Демодулятор сигналов шестнадцатипозиционной квадратурной амплитудной манипуляции, содержащий первый фазовый детектор, первый вход которого подключен к входу устройства и к первому входу первого вычитателя, второй вход которого соединен с выходом первого четырехпозиционного модулятора, первый вход которого соединен с выходом генератора, управляемого напряжением, а второй и третий входы - соответственно с первым и вторым выходами первого решающего устройства, второй вход первого фазового детектора соединен со вторым входом второго фазового детектора и выходом генератора, управляемого напряжением, вход которого соединен с выходом первого фильтра нижних частот, вход которого соединен с выходом второго вычитателя, первый и второй входы которого соединены соответственно с выходами первого и второго перемножителей, первые входы которых соединены соответственно с выходами первого и второго ограничителей, вход первого ограничителя соединен со вторым входом второго перемножителя и вторым выходом второго фазового детектора, вход второго ограничителя соединен со вторым входом первого перемножителя и первым выходом второго фазового детектора, первый вход которого соединен с выходом первого вычитателя, первый, второй, третий и четвертый выходы первого решающего устройства являются соответственно первым, вторым, третьим и четвертым выходами устройства, первый и второй входы третьего вычитателя соединены соответственно с выходами первого вычитателя и второго четырехпозиционного модулятора, первый, второй и третий входы которого соединены, соответственно, с выходом генератора, управляемого напряжением, третьим и четвертым выходами первого решающего устройства, первый, второй, третий и четвертый выходы которого соединены соответственно с первыми входами первого, второго, третьего и четвертого элементов исключающее или, выходы которых являются соответственно пятым, шестым, седьмым и восьмым выходами устройства, а вторые входы соединены, соответственно, с первым, вторым, третьим и четвертым выходами второго решающего устройства, первый и второй входы которого соединены соответственно с первым и вторым выходами третьего фазового детектора, второй вход которого соединен с выходом генератора, управляемого напряжением, а первый вход - с выходом сумматора, первый вход которого соединен с первым входом первого вычитателя, а второй вход - с выходом усилителя, вход которого соединен с выходом третьего вычитателя, каждый фазовый детектор содержит первый и второй перемножители, первый и второй фильтры нижних частот и фазовращатель на 90°, причем первые входы обоих перемножителей соединены с первым входом фазового детектора, второй вход которого соединен со вторым входом первого перемножителя и входом фазовращателя на 90°, выход которого соединен со вторым входом второго перемножителя, выходы первого и второго перемножителей соединены со входами, соответственно, первого и второго фильтров нижних частот, которые являются первым и вторым выходами фазового детектора, каждое решающее устройство содержит первый, второй, третий и четвертый ограничители и первый и второй вычитатели, причем первый вход решающего устройства соединен со входом первого ограничителя и первым входом первого вычитателя, выход которого соединен со входом третьего ограничителя, выход которого является вторым выходом решающего устройства, выход первого ограничителя соединен со вторым входом первого вычитателя и является четвертым выходом решающего устройства, второй вход решающего устройства соединен со входом второго ограничителя и первым входом второго вычитателя, выход которого соединен со входом четвертого ограничителя, выход которого является первым выходом решающего устройства, выход второго ограничителя соединен со вторым входом второго вычитателя и является третьим выходом решающего устройства, отличающийся тем, что он содержит дополнительно первый и второй управляемые усилители, первый, второй и третий счетчики, первый и второй цифро-аналоговые преобразователи, четвертый вычитатель и второй фильтр нижних частот, причем первый и второй выходы первого фазового детектора соединены соответственно с первыми входами первого и второго управляемых усилителей, выходы которых соединены соответственно с первым и вторым входами первого решающего устройства, вторые входы первого и второго управляемых усилителей соединены с выходом второго фильтра нижних частот, вход которого соединен с выходом четвертого вычитателя, первый и второй входы которого соединены, соответственно, с выходами первого и второго цифро-аналоговых преобразователей, входы которых соединены, соответственно, с выходами первого и второго счетчиков, входы которых соединены соответственно с седьмым и восьмым выходами демодулятора, вторые входы первого и второго счетчиков соединены с выходом третьего счетчика.