JPH02220537A - 直交変調器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は信号伝送に利用する。特に、ディジタル処理さ
れた信号をアナログ信号に変換して直交変調する直交変
調器に関する。

本発明は、ディジタル処理により発生する高調波を除去
するために周波数特性が可変のＭＯＳＦＥＴフィルタを
用いることにより、モノリシック集積化が可能で、しか
も波形整形の条件を変化させることなく広い範囲の信号
伝送速度に対応できるようにするものである。

〔従来の技術〕

ディジタル信号処理によ４帯域制限を行う変調器では、
ディジタル・アナログ変換器の後段に、ディジタル処理
に特有の標本化に起因する高調波成分を除去するための
アナログ低域通過フィルタが必要となる。このような低
域通過フィルタとして、通常は、ＲＣアクティブフィル
タが用いられる。

第９図は従来例直交変調器のブロック構成図である。

信号入力端子ｌに人力された信号は、ディジタル信号処
理回路２により波形整形され、位相が互いに直交する二
系列のディジタル信号として出力される。この二系列の
ディジタル信号は、ディジタル・アナログ変換器３によ
りアナログ信号に変換され、低域通過フィルタ４により
ディジタル処理に特有の高調波成分が除去される。この
低域通過フィルタ４は、ＲＣアクティブフィルタにより
構成される。

低域通過フィルタ４により得られた二系列のアナログ信
号のうちの一方には、乗算器５により、搬送波入力端子
６からの搬送波が乗算される。また他方には、乗算器５
により、移相器７を経由して位相がπ／２だけずれた搬
送波が乗算される。

これにより、二系列のアナログ信号に、それぞれ互いに
位相が直交する搬送波が乗算される。

乗算器５により得られた二系列の信号は、加算器８によ
り加算され、信号出力端子９に出力される。

第１０図は直交変調器の一例として、４相位相変調器の
ブロック構成図を示す。

この場合には、ディジタル信号処理回路２が、直列並列
変換器２０１とＲＯＭロールオフフィルタ２０２とによ
り構成される。直列並列変換器２０１は、入力信号を二
系列に分割し、それぞれＲＯＭロールオフフィルタ２０
２に供給する。ＲＯＭロールオフフィルタ２０２は、入
力信号をディジタル的に波形整形する。

第１１図は、−船釣なディジタル信号処理におけるディ
ジタル・アナログ変換器の出力と、その出力を低域通過
フィルタを通過させた後の信号とを示す。この図におい
て、階段状の線がディジタル・アナログ変換器の出力を
示し、平滑な線が低域通過フィルタを通過した後の信号
を示す。

第１２図は信号の伝送速度と低域通過フィルタ４の周波
数特性との関係を示す。この図において、ｆｂＳｆｂ′
　は伝送速度を示し、ｆｃｓｆｃ′はディジタル・アナ
ログ変換器３の出力に含まれる高調波成分の中心周波数
を示し、Ｆ　（Ｓ）は低域通過フィルタ４の振幅周波数
特性を示す。

〔発明が解決しようとする問題点〕

ディジタル・アナログ変換器の後段に接続される低域通
過フィルタには、波形整形された主信号を減衰させずに
、高調波成分のみを十分に減衰させることが要求される
。第１２図に示した例では、低域通過フィルタの周波数
特性がＦ　（Ｓ）である場合に、伝送速度がｆ、から（
、ｐに変化しても、高調波のみを十分に減衰させること
ができる。しかし、伝送速度が低下してｔ／２　ｆ　ｂ
になると、低域通過フィルタは高調波成分を十分に減衰
できなくなる。

また、伝送速度が上昇して２ｆｂになると、主信号を減
衰させてしまう。

このように、低域通過フィルタの周波数特性が決定され
ると、直交変調器が処理できる伝送速度が限定される欠
点があった。

また、ＲＣアクティブフィルタをモノリシック集積化し
た場合には、抵抗および容量の設定値からの誤差があり
、しかも素子の温度偏差が大きいので、高精度のものを
得ることは困難である。さらに、抵抗を内蔵するために
回路規模が大きくなる欠点がある。

本発明は、以上の問題点を解決し、モノリシック集積化
が容易で、しかも波形整形の条件を変化させることなく
広範囲の信号伝送速度に対応できる直交変調器を提供す
ることを目的とする。

Ｃ問題点を解決するための手段〕 本発明の直交変調器は、ディジタル・アナログ変換器の
後段に接続される低域通過フィルタが、周波数特性の可
変なＭＯＳ　Ｆ　ＥＴアナログフィルタを含み、このＭ
ＯＳＦＥＴアナログフィルタの周波数特性をディジタル
信号処理回路に入力される信号のクロック信号により自
動的に制御する制御回路を備えたことを特徴とする。

〔作　用〕

ＭＯＳＦＥＴアナログフィルタは、抵抗素子としてＭＯ
ＳＦＥＴを用い、その抵抗値を電圧により制御できる。

この抵抗値の変化により、フィルタの周波数特性を可変
に設定できる。さらにＭＯＳＦＥＴアナログフィルタは
、高精度のモノリシック集積化が可能である。

したがって、このＭＯＳＦＥＴアナログフィルタをディ
ジタル・アナログ回路の後段の低域通過フィルタとして
用いることにより、モノリシック集積化が容易で、しか
も波形整形の条件を変化させることなく広範囲の信号伝
送速度に対応できる直交変調器が得られる。

〔実施例〕

第１図は本発明実施例直交変調器のブロック構成図を示
す。

この直交変調器は、入力信号をディジタル処理して互い
に位相が直交する二基列のディジタル信号を出力するデ
ィジタル信号処理回路２と、この二基列のディジタル信
号をそれぞれアナログ信号に変換する二つのディジタル
・アナログ変換器３と、この二つのディジタル・アナロ
グ変換器３の出力に含まれる高調波成分をそれぞれ除去
する二つの低域通過フィルタと、この二つの低域通過フ
ィルタの出力にそれぞれ互いに位相が直交する搬送波を
乗算する二つの乗算器５と、この二つの乗算器の出力を
加算する加算器８とを備える。

ディジタル信号処理回路２には、信号入力端子１の入力
信号がスイッチ１１を介して人力される。

乗算器５の一方には、搬送波入力端子６の搬送波が人力
され、他方には、移相器７を介して位相がπ／２だけず
れた搬送波が人力される。

ここで本実施例の特徴とするところは、二つの低域通過
フィルタは周波数特性が可変のＭＯＳＦＥＴアナログフ
ィルタ１２であり、このＭＯＳＦＥＴアナログフィルタ
１２０周波数特性をディジタル信号処理回路２に人力さ
れる信号のクロック信号により自動的に制御する制御回
路１３を備えたことにある。

制御回路１３はまた、ディジタル信号処理回路２を制御
する。

制御回路１３には、クロック入力端子１０のクロック信
号が人力される。スイッチ１１の切換えにより、クロッ
ク信号をディジタル信号処理回路２に入力することもで
きる。

第２図はＭＯ５ＦＥＴアナログフィルタ１２の一例を示
す回路図である。

信号入力端子２０は、ＭＯＳＦＥＴ抵抗回路２１．２２
を介して演算増幅器２５の第一の入力に接続される。Ｍ
ＯＳＦＥＴ抵抗回路２２と演算増幅器２５との接続点は
、コンデンサ２３を介して接地される。演算増幅器２５
の出力は、信号出力端子２６に接続されるとともに、演
算増幅器２５の第二の入力に接続され、さらに、コンデ
ンサ２４を介してＭＯＳＦＥＴ抵抗回路２１．２２の接
続点に接続される。

ＭＯＳＦＥＴ抵抗回路２１．２２は、ＭＯＳＦＥＴを電
圧制御抵抗素子として用いた回路であり、この抵抗値を
変化させることにより、フィルタとしての周波数特性を
変化させることができる。

第３図は、本実施例における信号伝送速度と、ＭＯＳＦ
ＥＴアナログフィルタ１２の周波数特性との関係を示す
。Ｆ　Ｉ　（Ｓ）、Ｆ　、　（Ｓ）およびＦ３（Ｓ）は
、それぞれＭＯＳＦＥＴアナログフィルタ１２の振幅周
波数特性を示し、ｆ、は信号伝送速度、ｆｃは標本化に
よる第一高調波の中心周波数を示す。

ディジタル信号処理回路２における波形整形の条件が一
定であるため、信号伝送速度が２倍、４倍になると、第
一高調波の中心周波数も２倍、４倍となる。このとき、
クロック信号の変化に対応して、ＭＯＳＦＥＴアナログ
フィルタ１２の周波数特性を変化させる。これにより、
信号伝送速度が変化しても、主信号を減衰させることな
く、高調波成分のみを十分に減衰させることができる。

ＭＯＳＦＥＴアナログフィルタ１２の周波数特性および
ディジタル信号処理回路２の処理速度は、制御回路１３
により制御される。

！　４１１１１１ＭＯＳ　Ｆ　Ｅ　Ｔｌ抗回ｖ４２１．
２２ノ一例を示す回路図である。

この回路は、ｎ個の入力端子４０と、それぞれに対応す
る出力端子４１とを備え、それぞれの端子対でｎ個の抵
抗を実現するものである。

それぞれの入力端子４０は、一対のアナログスイッチ４
２のいずれか一方を介して、そのアナログスイッチ４２
に対応するＭＯＳＦＥＴ４７のドレインに接続される。

このときＭＯＳＦＥＴ４７のソースは、対応するアナロ
グスイッチ４３を介して、対応する出力端子４１に接続
される。ＭＯＳＦＥＴ４７のソース・ゲート間には、バ
イアス電圧保持のためのコンデンサ４８が接続される。

アナログスイッチ４２により入力端子４０との接続が切
断されたＭＯＳＦＥＴ４７は、そのソース、ベースおよ
びゲートが、それぞれ対応するアナログスイッチ４４．
４５および４６を介して、バイアス電圧設定回路４９に
接続される。

２に一１番目と２に番目のアナログスイッチ４２は、同
時に論理「１」となる時間のないように、互いに相補的
なりロック信号により駆動される。アナログスイッチ４
３もまた、対応するアナログスイッチ４２と同じクロッ
ク信号により駆動される。

論理ｒｌ」が論理「０」になるまでの時間をＴとすると
、２に一１番目と２に＋１番目のアナログスイッチ４２
．４３は、論理「ｌ」になる時間がＴ／ｎだけずれてい
る。バイアス電圧設定回路４９に接続されるアナログス
イッチ４４．４６は、それに向かい合うアナログスイッ
チ４２．４３が論理「１」になる直前のＴ／ｎの時間だ
け論理「１」となり、これに対応するアナログスイッチ
４５もまた、その時間だけ論理「１」となる。

第５図は、ＭＯＳＦＥＴ抵抗回路の動作を説明するため
、２個のＭＯＳＦＥＴを用いて一個の抵抗を実現する回
路構成を示す。

アナログスイッチ４２−１．４３−１．４４−１．４５
−１および４６−１と、アナログスイッチ４２−２．４
３−２．４４−２．４５−２および４６−２とは、同時
に論理「１」となる時間のない相補的なりロック信号に
より駆動される。

第一の状態では、ＭＯＳ　Ｆ　Ｅ　Ｔａ２−１が、アナ
ログスイッチ４２−１と４３−１とを介して、入力端子
４０と出力端子４１とに接続される。ＭＯＳ　Ｆ　ＥＴ
４７−２のドレイン、ゲート、ソースは、それぞれアナ
ログスイッチ４４−１．４５−１．４６−１を介してバ
イアス電圧設定回路４９に接続される。

第二の状態では、ＭＯＳ　Ｆ　Ｅ　Ｔａ２−２が、アナ
ログスイッチ４２−２と４３−２とを介して、入力端子
４０と出力端子４１とに接続される。ＭＯＳ　Ｆ　ＥＴ
４７−１のドレイン、ゲート、ソースは、それぞれアナ
ログスイッチ４４−２．４５−２．４６−２を介してバ
イアス電圧設定回路４９に接続される。

第一の状態と第二の状態とでは、ＭＯＳＦＥＴ４７−１
または４７−２が相補的に接続されるため、入力端子４
０から出力端子４１に通過する信号に対して、常に同一
の抵抗値となる。したがって、このようなＭＯＳＦＥＴ
抵抗回路をフィルタの抵抗素子として用いた場合には、
連続時間系のフィルタとして用いることができる。

ＭＯＳＦＥＴ抵抗回路の抵抗値を変化させるには、バイ
アス電圧設定回路４９による設定電圧を変化させる。

第６図はＭＯＳＦＥＴのバイアス電圧を可変に設定でき
るバイアス電圧設定回路の一例を示す。

ＭＯＳＦＥＴアナログフィルタの一例として、ＩＥＥＥ
　）ランザクジョン・オン・サーキッツ・アンド・シス
テムズ、第ＣＡＳ−２９巻第５号、１９８２年５月（ｒ
ＥＥＥ　ＴＲＡＮＳＡＣＴＩＯＮ　ＯＮ　ＣＩＲＣＵＩ
ＴＳ　ＡＮＤ　ＳＹＳＴＥＭＳ。

Ｖｏｌ、ＣＡＳ−２９，Ｎｏ、５．　Ｍ’ａｙ　１９８
２）　　に、スイッチトレジスタフィルタが提案されて
いる。スイッチトレジスタフィルタは、ＭＯＳＦＥＴ可
変抵抗回路のバイアス電圧設定回路としてスイッチトキ
ャバシタ積分器を用いた回路である。この回路を第６図
に示した。

基準電圧入力端子６０には基準入力端子Ｖ、が入力され
る。この電圧Ｖｉは、アナログスイッチ６に標本化容量
６６、アナログスイッチ６３を介して演算増幅器６９の
第一の人力に供給される。アナログスイッチ６１と標本
化容量６６との接続点はアナログスイッチ６４を介して
接地され、標本化容量６６とアナログスイッチ６３との
接続点はアナログスイッチ６２を介して接地され、演算
増幅器６９の第二の人力もまた接地される。演算増幅器
６９の第二の入力と出力とは積分容量６８を介し２て接
続される。

基準電圧入力端子６０と演算増幅器６９の第一の人力と
は、Ｎ形ＭＯＳＦＥＴ６５のソースとドレインとにそれ
ぞれ接続される。ＭＯＳＦＥＴ６５のゲートには演算増
幅器６９の出力が接続される。ＭＯＳＦＥＴ６５のゲー
ト・ソース間には、バイアス電圧保持のためのコンデン
サ６７が接続される。

アナログスイッチ６Ｌ　６２と６３．６４とには、互い
に同時に論理「１」となることのない相補的なりロック
信号を人力する。このとき、アナログスイッチ６１〜６
４と標本化容量６６とにより、等価抵抗が実現される。

この等価抵抗の値は、平行状態においてＭＯ３Ｆ　Ｅ　
Ｔ８１の抵抗値ＲＦＥ？と等しくなる。このとき、ＲＦ
ＥＴ　＝　１　／　（Ｃｕ−ｆ　−）　　　　　−−−
−（１）となる。すなわち、ＭＯＳＦＥＴ６５の抵抗値
ＲＰＥＴが、標本化容量６６の容量値Ｃｕと、クロック
周波数ｆ３とにより決定される。

第７図はスイッチトレジスタフィルタの一例を示す。こ
の例では、２個のＭＯＳＦＥＴにより１個の抵抗を実現
した３次の低域通過形スイッチトレジスタフィルタを示
す。

信号入力端子７０は、三つのスイッチトレジスタ抵抗回
路７１を介して演算増幅器７４の第一の人力に接続され
る。１段目と２段目のスイッチトレジスタ抵抗回路７１
の接続点は、コンデンサ７２を介して接地される。３段
目のスイッチトレジスタ抵抗回路７１と演算増幅器７４
との接続点は、コンデンサ７３を介して接地される。演
算増幅器７４の出力は、信号出力端子７６に接続される
とともに、演算増幅器７４の第二の入力に接続され、コ
ンデンサ７５を介して２段目と３段目のスイッチトレジ
スタ抵抗回路７１の接続点に接続される。

このフィルタの遮断周波数ｆｃ　は、コンデンサ７２．
７３および７５の容量によって定まる定数にと、スイッ
チトレジスタ抵抗回路７１の抵抗値ＲＦＩ！？とによっ
て、 ｆ　ｃ”　ｋ　／　Ｒｐ＋＋ｔ　　　　　　　　　−−
−−（２）により定まる。ここで、（１）式より、ｆ　
、　　＝　ｋ　−Ｃｕ−ｆ　、　　　　　　　　　　　
　　　〔３）となる。（３）式から、スイッチトレジス
タフィルタは、クロック周波数を変化させることにより
周波数特性を変化させることができる帯域可変フィルタ
であることがわかる。非線形素子であるＭＯＳＦＥＴを
使用しているために問題となる可能性がある歪について
は、信号をある程度減衰させることにより無視できる。

第８図は、第１図に示した直交変調器の一例として、４
相位相変調器のブロック構成図を示す。

この４相位相変調器は、第１図におけるディジタル信号
処理回路２が、直列並列変換器２０１　とＲＯＭロール
オフフィルタ２０２とにより構成される。

直列並列変換器２０１は、入力信号を同相成分と直交成
分とに交互に振り分け、それぞれＲＯＭロールオフフィ
ルタ２０２に供給する。ＲＯＭロールオフフィルタ２０
２は、入力信号をディジタル的に波形整形する。

この４相位相変調器では、第３図に示したように伝送速
度がｆ、から２ｆｂ、さらには４ｆｂに変化するのに対
応して、制御回路１３により、ＭＯＳＦＥＴアナログフ
ィルタの周波数特性をＦ＋（ｓ）からＦ　２（Ｓ）に、
さらにはＦ３（Ｓ）に変化させ、同時に、ＲＯＭロール
オフフィルタ２０２の動作速度を変化させる。これによ
り、波形整形の条件を変えることなく伝送速度を変化さ
せることができる。

これにより、波形整形の条件を変えることなく、伝送速
度の変化に対応した４相位相変調信号を出力できる。

〔発明の効果〕

以上説明したように、本発明の直交変調器は、周波数特
性が可変なＭＯＳＦＥＴアナログフィルタを用いること
により、電気的な制御信号により広範囲な伝送速度の変
化に対応して、波形整形の条件を変えることなく変調信
号を出力できる効果がある。

また、ＭＯＳＦＥＴアナログフィルタはモノリシック集
積化が容易であることから、現在のＭＯ８製造技術を用
いて、高精度の直交変調器をモノリシック集積化できる
効果がある。

【図面の簡単な説明】

第１図は本発明実施例直交変調器のブロック構成図。 第２図はＭＯＳＦＥＴアナログフィルタの一例を示す回
路図。 第３図は信号伝送速度とＭＯＳＦＥＴアナログフィルタ
の周波数特性との関係を示す図。 第４図はＭＯＳＦＥＴ抵抗回路の一例を示す回路図。 第５図は２個のＭＯＳＦＥＴを用いて一個の抵抗を実現
するＭＯＳＦＥＴ抵抗回路回路の回路図。 第６図はＭＯＳＦＥＴのバイアス電圧を可変に設定でき
るバイアス電圧設定回路の一例を示す図。 第７図はスイッチトレジスタフィルタの一例を示す回路
図。 第８図は４相位相変調器のブロック構成図。 第９図は従来例直交変調器のブロック構成図。 第１０図は４相位相変調器のブロック構成図。 第１１図はディジタル・アナログ変換器の出力とその出
力を低域通過フィルタを通過させた後の信号とを示す図
。 第１２図は信号伝送速度と低域通過フィルタの周波数特
性との関係を示す図。 １．２０．７０・・・信号入力端子、２・・・ディジタ
ル信号処理回路、３・・・ディジタル・アナログ変換器
、４・・・低域通過フィルタ、５・・・乗算器、６・・
・搬送波入力端子、７・・・移相器、８・・・加算器、
９．２６．７６・・・信号出力端子、１０・・・クロッ
ク入力端子、１１・・・スイッチ、１２・・・ＭＯＳＦ
ＥＴアナログフィルタ、１３・・・制御回路、２１．２
２・・・ＭＯＳＦＥＴ抵抗回路、２３．２４．４８．６
７．７２．７３．７５・・・コンデンサ、２５．６９．
７４・・・演算増幅器、４０・・・入力端子、４１・・
・出力端子、４２〜４６．６１〜６４・・・アナログス
イッチ、４７．６５・・・ＭＯＳＦＥＴ、４９・・・バ
イアス電圧設定回路、６０・・・基準電圧入力端子、６
６・・・標本化容量、６８・・・積分容量、７１・・・
スイッチトレジスタ抵抗回路、２０１・・・直列並列変
換器、２０２・・・ＲＯＭロールオフフィルタ。 春１面社喧− 烹　１　図 ７ｆ１５　　図 ＷＪ　２　回 昂　６　図 菖 扇 図 菖 図 手続補正書

Claims (1)

1. 【特許請求の範囲】 １、入力信号をディジタル処理して互いに位相が直交す
   る二系列のディジタル信号を出力するディジタル信号処
   理回路と、 この二系列のディジタル信号をそれぞれアナログ信号に
   変換する二つのディジタル・アナログ変換器と、 この二つのディジタル・アナログ変換器の出力に含まれ
   る高調波成分をそれぞれ除去する二つの低域通過フィル
   タと、 この二つの低域通過フィルタの出力にそれぞれ互いに位
   相が直交する搬送波を乗算する二つの乗算器と、 この二つの乗算器の出力を加算する加算器とを備えた直
   交変調器において、 上記二つの低域通過フィルタは、周波数特性が可変のＭ
   ＯＳＦＥＴアナログフィルタをそれぞれ含み、 このＭＯＳＦＥＴアナログフィルタの周波数特性を上記
   ディジタル信号処理回路に入力される信号のクロック信
   号により自動的に制御する制御回路を備えた ことを特徴とする直交変調器。