RU2002116786A - Способ подавления пассивных помех и устройство для его реализации - Google Patents

Claims (2)

1. Способ подавления пассивных помех, заключающийся в вычислении дискретной функции свертки вектора Н весовых целочисленных биномиальных коэффициентов h_i режекторного фильтра n-го порядка с дискретной выборкой пассивной помехи, отличающийся тем, что вычисляют m параллельных дискретных сверток канальными режекторными фильтрами с выборкой пассивной помехи, векторы которых H₁, H₂,... H_m получены путем разложения вектора Н режекторного фильтра n-го порядка с целочисленными весовыми коэффициентами, значения сверток накапливаемые каналами, запоминают и по ним вычисляют m-1 дробных весовых коэффициентов Θ путем деления накопленных остатков предыдущих m-1 каналов на остатки режекции последнего m-го канала и производят вычитание “взвешенных” текущих остатков режекции последнего m-го канала с весовыми коэффициентами Θ из предыдущих текущих остатков режекции каналов, с полученными остатками режекции новых параллельных m-1 каналов аналогично производят операции накопления остатков режекции m-1 каналов, вычисление дробных m-2 весовых коэффициентов Θ и вычитание “взвешенных” текущих остатков последнего m-2 канала с весовыми коэффициентами Θ из предыдущих остатков режекции каналов, количество операций - накопление остатков режекции новыми каналами, вычисление дробных весовых коэффициентов Θ и вычитание “взвешенных” остатков режекции - определяеют порядком n режекторного фильтра и продолжают до тех пор, пока величина m будет равна двум, затем по накопленным остаткам этих двух каналов вычисляют результирующий коэффициент Θ, обеспечивающий выравнивание сверток последних двух каналов путем умножения одной из них на результирующий весовой коэффициент Θ, с последующим вычитанием их значений друг из друга.

2. Устройство по п.1 содержит последовательно соединенные пять блоков памяти, первый сумматор, первый накопитель, первый делитель, первый умножитель и второй сумматор, причем выход первого сумматора соединен со вторым входом второго сумматора, входы всех блоков памяти фильтра соединены с соответствующими входами первого сумматора, а также последовательно соединенные третий сумматор и второй накопитель, выход которого соединен со вторым входом первого делителя, входы третьего сумматора объединены с входом и выходом третьего блока памяти фильтра, и выход третьего сумматора соединен со вторым входом первого умножителя, отличающееся тем, что для решения поставленной технической задачи как повышения эффективности режекции пассивной помехи введены последовательно соединенные четвертый сумматор, третий накопитель, второй делитель, второй умножитель, пятый сумматор, четвертый накопитель, третий делитель, третий умножитель и шестой сумматор, а также пятый накопитель, выход которого соединен со вторым входом третьего делителя, вход пятого накопителя объединен с вторым входом шестого сумматора, выходы первого, второго, третьего и четвертого блоков памяти соединены с соответствующими входами четвертого сумматора, выход которого соединен со вторым входом пятого сумматора, выход пятого сумматора соединен со вторым входом третьего умножителя, выход третьего сумматора соединен со вторым входом второго умножителя и выход второго накопителя соединен со вторым входом второго делителя, входом и выходом устройства являются соответственно вход первого блока памяти и выход шестого накопителя.