RU1838891C - Устройство контрастировани изображений - Google Patents

Description

Изобретение относитс  к телевизионной- технике и может быть использовано в видеоинформационных системах анализа и распознавани  изображений.

Цель изобретени  - расширение функциональных возможностей устройства.

Сущность изобретени  по сн етс  чертежами , где на фиг, 1 изображена структурна  схема предлагаемого устройства; на фиг. 2 - структурна  схема детектора; на фиг. 3 - структурна  схема блока начальной установки; на фиг. 4 - структурна  схема блока хранени ; на фиг. 5 - структурна  схема блока селекции; на фиг. 6 - структурна  схема формировател  опорных напр жений; на фиг. 7 - структурна  схема блока определени  координат информационных Областей; на фиг. 8 - структурна  схема блока выбора режимов; на фиг, 9 - временные диаграммы, по сн ющие работу.блока вьь бора режимов; на фиг. 10 - структурна  схема блока управлени .

Устройство контрастировани  изображений содержит аналого-цифровой преобразователь 1, детектор 2, блок 3 начальной установки, блок 4 хранени , блок 5 селекции , формирователь опорных напр жений 6, синхрогенератор 7, блок 8 определени  координат информационных областей, буферный регистр 9, блок 10 выбора режимов, блок 11 управлени , цифроаналоговый преобразователь 12, блок 13 отображени , блок 14 распознавани .

Устройство работает следующим образом .

Аналого-цифровой преобразователь 1 представл ет собой, например, 8-разр дный аналого-цифровой преобразователь с временем преобразовани , не превышающим длительности одного элемента телевизионного изображени . Цифровой сигнал на его выходе формируетс  синхронно с тактовыми импульсами синхрогенератора и в соответствии с опорными напр жени ми.

(Л

С

оо

00

00

00

х.

OJ

оступающими соответственно на второй и ретий управл ющие входы блока 1.

Детектор 2 (фиг. 2) включает в себ  первый элемент И 15, первый регистр 17, первый мультиплексор 19, первую схему равнени  21, которые представл ют собой пиковый детектор уровн  белого, а так же второй элемент И 16, второй регистр 18, второй мультиплексор 20, вторую схему сравнени  22, которые представл ют собой пиковый детектор уровн  черного. При поступлении на четвертый управл ющий вход детектора 2 логической 1 (это происходит в начале любой информационной области по каждой строке) мультиплексор 19 переходит в состо ние, при котором информаци , присутствующа  на его втором входе передаетс  на его выход. Таким образом, перва  схема сравнени  21 сравнивает опорный цифровой1 код, поступающий на второй информационный вход блока 2, с цифровым кодом, поступающим на первый информационный вход блока 2. Как только цифровой код, поступающий на первый информационный вход блока 2, окажетс  больше опорного цуифрового кода, перва  схема сравнени  21 формирует на своем выходе А В положительный перепад логических уровней, который поступает на третий выход детектора 2, а так же на один из входов первого элемента И 15, на другой вход которого поступают тактовые импульсы, приход щие на шестой вход синхронизации блока 2. По положительному перепаду, который формируетс  при этом на выходе первого элемента И 15, в первый регистр 17 записываетс  цифровой код с первого информационного входа блока 2. Синхронно с положительным перепадом логических уровней на третьем выходе блока 2 на его четвертый вход поступает логический О, по которому первый мультиплексор 19 переходит о состо ние, при котором информаци , присутствующа  на его первом входе , передаетс  на его выход. Таким образом, схема сравнени  21 в дальнейшем сравнивает между собой цифровой код, записанный в регистр 17, и цифровой код с первого информационного входа блока 2. Как только цифровой код на первом входе блока 2 окажетс  больше цифрового кода, записанного в первый регистр 17, произойдет перезапись кода в первый регистр 17. Следовательно, в конце любой информационной области по каждой строке в первом регистре 17 будет записан максимальный цифровой код из этой области, поступивший на первый информационный вход блока 2. Цифровой код, записанный в первый регистр 17, поступает на первый информационный выход блока 2. Детектор уровн  черного работает аналогично детектору уровн  белого, однако во втором регистре 18 будет записыватьс  минимальный цифровой код

из данной информационной области, поступивший на первый информационный вход блока 2, поскольку во второй схеме сравнени  22 используетс  выход А В. Цифровой код, записанный, во втором регистре 18, поступает на второй информационный выход блока 2.

Блок 3 начальной установки (фиг. 3) включает в себ  блок резисторов 23, первый мультиплексор 24 и второй мультиплексор

5 25. Если на управл ющий вход блока 3 подаетс  логический ноль, то первый и второй мультиплексоры 24 и 25 переход т в состо ние , при котором информаци , присутствующа  на их первых входах, передаетс  на их

0 выход. Если на управл ющий вход блока 3 подаетс  логическа  единица, то первый и второй мультиплексоры 24 и 25 переход т в состо ние, при котором на их выход передаетс  информаци , присутствующа  на их

5 вторых входах. Следовательно, если на управл ющий вход блока 3 подаетс  логический ноль, то на первом выходе блока 3 формируетс  код 00...О, а на втором выходе формируетс  код 11...1, если на управ0 л ющий вход блока 3 подана логическа  единица, то на его первый и второй выходы передаетс  информаци , поступающа  соответственно на первый и второй входы блока 3.

5Блок4 хранени  (фиг. 4) включает в себй, например, шестнадцать регистров 26-41, объединенных вдве группы: регисУрУЗб-ЗЗ дл  хранени  опорного цифрового кЪДа дл  пикового детектора уровн  белого и регист0 ры 34-41 дл  хранени  опорного цифрового кода дл  пикоаого детектора уровн  черного . Количество регистров в обеих группах соответствует числу информационных областей , выдел емых блоком 8. Если на третий

5 или четвертый управл ющие входы блока 4 поступает логический ноль, то соответственно регистры 26-33 или регистры 34-41 будут работать в режиме записи информа- .ции соответственно с первого или второго

0 информационного входа блока 4. Если на третий или четвертый управл ющие входы блока 4 поступает логическа  единица, то на первый и второй информационный выходы блока 4 будет считыватьс  информаци  со5 ответственно с регистров 26-33 и регистров 34-41. Управл ющие сигналы ВК1...ВК8 служат дл  выбора одного из регистров 26-33 и одного из регистров 34-41. при этом ко входу и выходу блока будут подключены те регистры, на которые поступает низкий акргивный уровень одного из управл ющих сигналов ВК1...ВК8. Причем дл  каждой информационной области в блоке 4 будут вы- браны только два соответствующих регистра: один из группы регистров 26-33 и один из группы регистров 34-41.

Блок 5 селекции (фиг. 5) включает в себ  блок резисторов 42, первый мультиплексор 43 и второй мультиплексор 44. Если на управл ющий вход блока 5 поступает логический ноль, то мультиплексоры 43 и 44 переход т в состо ние, когда на их выход передаетс  информаци  с их первых входов . Если на управл ющий вход блока 5 поступает логическа  единица, то первый и второй мультиплексоры 43 и 44 преход т в состо ние, когда на их выход передаетс  информаци  с их вторых входов. Следовательно , если на управл ющий вход блока 5 подан логический ноль, то на первом выходе блока 5 формируетс  код 11...1, а на втором выходе код 00...О. Если на управл ющий вход блока 5 поступает логическа  единица, то на первый и второй информационный выходы блока 5 будет передаватьс  информаци  соответственно с первого и второго информационных входов.

Формирователь опорных напр жений б (фиг. 6) включает в себ  первый и второй цифроаналоговые преобразователи 45 и 46, а так же первый и второй усилительные элементы 47 и 48. Работа блока заключаетс  в преобразовании.цифровой информации, поступающей на первый и второй информационные входы блока 6, в аналоговые опорные напр жени  дл  блока 1.

Синхрогенератор 7 представл ет собой, например, синхроселектор дл  выделени  из полного телевизионного сигнала кадровых и строчных синхроимпульсов, поступающих соответственно на первый и второй выходы синхрогенератора 7, а так же тактовый генератор, при этом тактовые импульсы с выхода тактового .генератора поступают на третий выход синхрогенератора 7 син- фазно со строчными синхроимпульсами.

Блок 8 определени  координат информационных областей (фиг. 7) включает в себ , например, кадровую пам ть 72 и ЭВМ 73. Блок 8 работает следующим образом. По команде оператора или программно ЭВМ 73 формирует на втором выходе блока 8 импульсный сигнал Сброс. Далее, с приходом первого после сигнала Сброс кадрового синхроимпульса, в кадровую пам ть 73 записываетс  телевизионный кадрсчетвер- того информационного входа блока 8. После записи телевизионного кадра в кадровую пам ть 72 ЭВМ 73 определ ет на нем информационные области, содержащие изображени  обьектов, контрастность которых необходимо улучшить. Координаты информационных областей так же могут задаватьс  от внешних устройств, при этом они поступают на п тый информационный вход блока 8. После определени  координат информационных областей ЭВМ 73 осуществл ет кодирование пикселей записанного кадра в соответствии с их принадлежностью к той или иной выделенной информационной области. Это осуществл етс , например , в следующем пор дке:

Номер областиКод пиксел  фон 00000000 1-  область 00000001 2-  область 00000010

256-  область

11111111

После завершени  указанных выше операций ЭВМ 73 формирует на первом выходе блока 8 сигнал Готов, и с приходом очередного кадрового импульса на информационный выход блока 8

начинают поступать в пор дке сканировани  коды пикселей записанного те- левизионного кадра. Считывание пикселей из кадровой пам ти 72 осуществл етс  до формировани  очередного

сигнала Сброс. Запись и считывание кодов пикселей телевизионного кадра осуществл етс  синхронно, с кадровыми и строчными синхроимпульсами.

Буферный регистр 9 представл ет

собой регистр с параллельной загрузкой данных, запись информации в который осуществл етс  по положительному перепаду тактовых импульсов на его входе синхронизации .

Блок 10 выбора режимов (фиг. 8) включает в себ , например, элемент ИЛИ 50. счетчик51 и дешифратор52. Сигнал Сброс обнул ет счетчик 51, который после этого переходит в состо ние счета кадровых синхроимпульсов , поступающих на третий вход блока 10, так как HS его вход разрешени  счета поступает логическа  единица с выхода элемента ИЛИ 50, на один из входов которого поступает логическа  единица с

выхода дешифратора 52, а на другой - низкий логический уровень сигнала Готов. С поступлением на третий вход блока 10 очередного кадрового синхроимпульса состо ние счетчика увеличитс  на единицу и на

выходе Q i дешифратора 52 по витс  логический ноль, запретна тем самым счет кадровых синхроимпульсов счетчиком 51. Счет кадровых синхроимпульсов возобновитс , когда на. первый вход блока 10 поступит высокий активный уровень сигнала Готов.

ешифриру  показани  счетчика 51, деифратор 52 формирует на первом, втором третьем выходах блока 10 соответственно правл ющие сигналы Р1, Р2, РЗ (акивный уровень-низкий), которые перево т устройство соответственно в первый, второй и третий режимы работы.

Временные диаграммы, по сн ющие работу блока 10 выбора режимов предстаа- ены на фиг. 9. После окончани  действи  импульсного сигнала Сброс (фиг. 9, а) по первому кадровому синхроимпульсу (фиг. 9,6) активизируетс  управл ющий сигнал Р1 (фиг. 9,г) длительностью ,Т1, который переводит устройство в перзый режим работы . Устройство работает в первом режиме до активизации сигнала Готов (фиг, 9,в), который переходит в активное состо ние после определени  блоком 8 координат информационных областей. Далее, по первому кадровому синхроимпульсу (фиг. 9,д), пришедшему после активизации сигнала Готов, управл ющий сигнал Р1 (фиг. 9,г) переходит в пассивное состо ние, а управл ющий сигнал Р2 (фиг. 9,д)- о активное состо ние. Длительность Т2 сигнала Р2 равна времени одного кадра. По второму кадровому синхроимпульсу (фиг. 9,6), пришедшему после активизации сигнала Го- тоо, управл ющий сигнал Р2 (фиг, 9,д) переходит в пассивное состо ние, а управл ющий сигнал РЗ (фиг. 9,е) - в активное состо ние. Устройство работает в третьем режиме работы до прихода очередного сигнала Сброс (фиг. 9,а), под действием которого сигнал Готов (фиг. 9,в) и управл ющий сигнал РЗ (фиг. 9,е) переход т в пассивное состо ние.

Блок 11 управлени  (фиг. 10) включает в себ  первый элемент ИЛИ 53, регистр 54, инвертор 55, дешифратор 56, схему сравнени  57, первый триггер 58, инвертор 59, второй и третий элементы ИЛИ 60 и 61, второй и третий триггеры 02 и 63, мультиплексор 64, элементы И 65-69, четвертый и п тый элементы ИЛИ 70 и 71. Работа блока заключаетс  в следующем. Сигнал Сброс обнул е; регистр 54 и первый триггер 58. Далее, с приходом сигнала Р1 блокируетс  работа элементов И 66-69 по одному из входов. Таким образом, на первом выходе блока 11 формируетс  логический О с помощью четвертого элемента ИЛИ 70, на один из входов которого поступает логический О с выхода элемента И 66, а на другой вход - логический О с выхода элемента И 67. На втором выходе блока 11 формируетс  логический ноль с помощью элемента ИЛИ 71, на один из входов которого поступает логический ноль с выхода элемента И 68, а

на второй вход - логический ноль с выхода элемента И 69. На третьем выходе блока 11 все сигналы ВК1...ВК8 формируютс  низкого активного уровн , так как под действием

сигнала Р1 мультиплексор 64 переходит в состо ние, когда на его выход подаетс  информаци , присутствующа  на его первом входе. На четвертом выходе блока 11 формируетс  логический ноль с помощью эле0 мента И 65, на один из входов которого поступает логический ноль с выхода триггера 58, а на второй - сигнал с выхода 0 дешифратора 56.

С приходом на второй вход блока 11

5 сигнала Р2 разрешаетс  работа первого элемента ИЛИ 53 по одному из его входов, на другой вход которого поступают импульсы от схемы сравнени  57. Эти импульсы через элемент ИЛИ 53 поступают на такто0 вый вход регистра 54, который записывает цифровой код с информационного входа блока 11 по положительному перепаду тактового импульса, формируемого на выходе схемы сравнени  57, котора  сравни5 вает цифровой коде информационного входа блока 11 с цифровым иодом, записанным в регистр 54. В случае их несовпадени  она формирует положительный перепад логических уровней на.своем выходе А-чВ, который

0 устанавливает триггеры 62 и 63 в единичное состо ние. При этом логический ноль с инверсного выхода триггера 62, поступающий на один их входов элемента ИЛИ 60, разрешает работу последнего по второму входу,

5 на который поступает сигнал с п того входа блока 11, С приходом положительного перепада на п тый вход блока 11 в триггер 62 записываетс  логический ноль, поступающий на D-вход триггера 62. Аналогичным

0 образом логический ноль записываетс  в третий триггер 63 при поступлении положительного перепада на шестой вход блока 11. Сигнал с выхода триггера 62 через элемент И 6G и элемент ИЛИ 70 поступает на первый

5 выход блока 11, а сигнал с выхода триггера 63 через элемент И 67 и элемент ИЛИ 71 поступает на второй выход блока 11. Дешифратор 56.дешифрирует код с информационного входа блока 11 в напр жение

0 низкого логического уровн , по вл ющеес  на одном из его выходов 0-8. Номер выбранного выхода дешифратора соответствует номеру текущей информационной области или фону. Сигналы с выходов де5 шифратора 56 через мультиплексор 64 поступают на третий выход блока 11, формиру  сигналы ВК1..ВКЗ. С помощью триггера 58 и элемента И 65 на четвертом выходе блока 1Т формируетс  логический ноль.

С приходом сигнала РЗ первый триггер 58 устанавливаетс  в единичное состо ние . При этом на первом выходе блока 11 формируетс  логическа  единица, посгупа- (Оща  с выхода четвертого элемента ИЛИ TiO, который блокирован по одному из вхо- дЪв логической единицей с выхода элемента И 67, так как на один из входов последнего поступает высокий уровень сигнала Р1, а На второй логическа  единица с выхода триггера 58. Таким же образом логическа  е диница с помощью п того элемента ИЛИ формируетс  на втором выходе блока 11, Управл ющие сигналы ВК1 ...8К8 натретьем ыходе блока 11 формируютс  так же, как и во втором режиме работы. Сигнал на четвертом выходе блока 11 повтор ет сигнал с выхода 0 дешифратора 56. Блок 11 находитс  в третьем режиме до прихода следующего сигнала Сброс.

Блок 13 отображени  представл ет собой стандартное видеоконтролыюе устройство .

В целом устройство контрастировани  изображений работает следующим образом: блок 8 определени  координат информационных областей по комс-нде оператора или программно формирует на своем втором выходе импульсный сигнал Сброс, который устанавливает блок 10 и блок 11 в Исходное состо ние. С приходом первого после сигнала Сброс кадрового синхроимпульса блок 10 выбора режима устанавливает сигнал Р1 и тем самым переводит устройство в первый режим работы, В этом режиме с помощью блока 3 начальной установки в регистры 26-33 блока 4 хранени  Записываетс  код 00...О, а в регистры 34- 41-код 11...1, которые служат начальными Опорными кодами дл  соответственно пиковых детекторов уровней белого и черного. Блок 5 селекции в этом режиме формирует на своем первом выходе код 11...1, а на втором - код 00...О, что соответствует предельным опорным напр жени м, которые с первого и второго выходов формировател  б опорных напр жений подаютс  соответственно на второй и третий входы аналого- цифрового преобразовател  1. При этом аналого-цифровой преобразователь 1 работает в режиме преобразовани  сигнала с максимально возможным динамическим диапазоном- , соответствующем номинальному размаху видеосигнала. В режиме Р1 в кадровую пам ть 72 блока 8 определени  координат информационных областей записываетс  телевизионный кадр. После записи телевизионного кадра ЭВМ 73 определ ет на нем информационные области, содержащие изображени  объектов, контрастность которых необходимо увеличить, либо получает координаты информационных областей от внешних устройств по второму входу устройства, нумерует эти 5 области, осуществл ет кодировку пикселей в соответствии с их принадлежностью к той или иной информационной области и формирует сигнал Готов, Под действием сигнала Готов блок 10 выбора режима

0 последовательно переводит устройство во второй и третий режимы работы соответственно сигналами Р2 и РЗ (фиг. 9), В этих режимах работы с блока 8 определени  координат информационных областей через

5 буферный регистр 9 на информационный вход блоха 11 управлени  считываютс  в пор дке сканировани  коды пикселей синхронно с видеосигналом, поступающим на первый вход устройства. Код пиксел  соот0 ветствует номеру информационной области , к которой он принадлежит.

Во втором режиме работы блок 11 управлени  определ ет начало любой информационной области по каждой строке и ее

5 номер, дешифриру  коды пикселей, поступающие на его информационный вход из буферного регистра 9 и формирует управл ющие сигналы ВК1...ВК8, которые выбирают в блоке 4 хранени  по одному регистру

0 дл  кода уровн  белого и одному регистру дл  кода уровн  черного дл  каждой информационной области. Кроме того блок 11 управлени  в начале любой информационной области по каждой строке формирует логи5 ческую единицу на своем первом и втором выходах, котора  переводит выбранные в блоке 4 хранени  регистры в режим считывани  записанных в них начальных опорных кодов. Начальный опорный код дл  пиково0 го детектора уровн  белого с первого выхода блока 4 хранени  поступает на второй информационный вход детектора 2, а начальный опорный код дл  пикового детектора уровн  черного со второго выхода блока

5 4 хранени  поступает на третий информационный вход детектора 2. Логической единицей с первого и второго выходов блока 11 управлени  пиковые детекторы перевод тс  в режим работы, в котором они сравнива0 ют цифровой код, поступающий на первый информационный вход-детектора 2 с соответствующими начальными опорными кодами .

Как только ход на первом входе детек5 тора 2 превысит опорный код пикового детектора уровн  белого, он поступит на первый информационный выход детектора 2, а на его третьем аыхо..-j сформируетс  положительный перепад логических уровней . Блок 3 начальной установки находитс 

в состо нии, когда код с первого выхода етектора 2 передаетс  на первый вход блока 4 хранени . Блок 11 управлени  по положительному перепаду с третьего выхода детектора 2 формирует логический ноль на первом выходе, который переводит выбранный и блоке 4 хранени  регистр с начальным опорным кодом дл  пикопого детектора уровн  белого в режим записи кода с первого выхода детектора 2. Кроме того, логический ноль с первого пыхода блока 11 хранени  переводит пиковый детектор уровн  белого в режим работы, в котором на первый выход детектора 2 выводитс  максимальный код пиксел  из текущей информационной области, пришедший на первый информационный сход детектора 2. Этот код будет записан а выбранный регистр дл  хранени  кода уровн  белого блока 4 хранени . Таким образом, в конце любой информационной области по каждой строке в выбранном регистра блока 4 храпени  будет записан максимальный код пиксел  из этой области. В начале следующей строки этой же информационной области этот код будет  вл тьс  новым опорным кодом дл  пикового детектора уровн  белого. В конце последней строки информационной области в выбранном дл  нее регистре блока 4 хранени  будет записан код, который соответствует уровню белого из этой области,

Как только код на первом входе детектора 2 станет меньше опорного кода пикового детектора уровн  черного, он поступит на второй информационный выход детектора 2, а на его четвертом выходе сформируетс  положительный перепад логических уровней. Блок 3 начальной установки находитс  в.состо нии, когда код со второго выхода детектора 2 передаетс  на второй вход блока 4 хранени . Блок 11 управлени  :по положительному перепаду с четвертого выхода детектора 2 формирует логический ноль на втором выходе, который переводит выбранный в блоке 4 хранени  регистр с начальным опорным кодом дл  пикового детектора уровн  черного в режим записи кода со второго выхода детектора 2. Кроме того, логический ноль со второго выхода блока 11 хранени  переводит пиковый детектор уровн  мерного в режим работы, о котором на второй выход детектора 2 выводитс  минимальный код пиксел  из текущей информационной области, пришедший на первый информационный вход детектора 2, Этот код будет записан в выбранный регистр дл  хранени  кода уровн  черного блока 4 хранени . Таким образом, в конце любой информационной области по каждой строке в выбранном регистре блока 4 хранени  будет записан минимальный код пиксел  из этой области. В начале следующей строки этой же информационной области этот код будет  вл тьс  новым опорным кодом дл  пикового детектора уровн  черного. В конце последней строки информационной области в выбранном дл  нее регистре блока 4 хранени  будет записан код, который соответствует уровню черного из этой обла0 сти.

Блок 5 селекции, формирователь 6 опорных напр жений и аналого-цифровой пре- образрватель 1 во втором режиме работы работают аналогично первому режиму.

5В результате в выбранных дл  каждой информационной области регистрах блока 4 хранени  будут записаны коды уровн  белого и уровн  черного этих областей.

В третьем режиме работы блок 11 уп0 равлеии  по аналогии со вторым режимом выбарает дл  каждой информационной области регистры из блока 4 хранени  и сигналами на первом и втором выходах переводит их п режим считывани . Считан5 на  из регистров информаци , соответствующа  уровню черного и белого дл  каждой информационной области, подаетс  через блок 5 селекции на первый и второй входы формировател  6 опорных напр жений. С

0 первого и второго выходов формировател  б опорные напр жени  подаютс  соответственно на второй и третий управл ющие входы аналого-цифрового преобразовател  1. Таким образом входной сигнал в пределах

5 каждой информационной области преобра- разуетс  аналого-цифровым преобразователем 1, использу  полную шкалу преобразовани , т.е. максимальным контрастом . С выхода аналого-цифрового преобра0 зовател  1 преобразованный видеосигнал

поступает на вход блока 14 распознавани  и

через цифроаналоговый преобразователь 12

на вход видеоконтрольного устройства 13.

Независимое контрастирование от5 дельных участков телевизионного кадра (информационных областей) повышает эффективность анализа и распознавани  изображений.

Claims (1)

1. Формула изобретени 

   0Устройство контрастировани  изображений , содержащее аналого-цифровой преобразователь , детектор, формирователь опорных напр жений, блок отображени  и синхрогенератор, причем вход синхрогене5 ратора и вход аналого-цифрового преобразовател   вл ютс  первым информационным входом устройства, информационный выход аналого-цифрового преобразовател  соединен с Первым информационным входом детектора , первый и второй выходы

   формировател  опорных напр жений соединены соответственно с вторым и третьим управл ющими входами эналого-цифрового преобразовател , вход синхронизации которого подключен к выходу тактовых импульсов синхрогенератора, отличающеес  тем, что, с целью расширени  функциональных возможностей, введены блок начальной установки, первый и второй Информационные входы которого соединены соответственно с первым и вторым информационными выходами детектора, блок хранени , первый и второй информационные входы которого соединены Соответствен но с п ер вы м ; и в-торы м информационными выходами блока на- чальной установки, первый и второй информационные выходы соединены соответственно с вторым и третьим информационными входами детектора и первым и вторым входами блока селекции..первый и. второй выходы которого соединены/, соот- ветственно с первым и вторым информационными входами формировател  опорных напр жений, выходы которого подключены к второму и третьему входам аналого-цифрового преобразова;ел , блок определени  координат информационных областей, первый и второй входы которого подклю.ме.чы к первому и второму выходам си.пхрогенер а- тора, третий информационный вход соединен с выходом буферного регистра, первый и второй выходы подключены к первому и второму входам блока выбора режимов, третий информационный выход подключен к входу буферного регистра, четвертый информационный вход св зан с входами блока распознавани , входом цифроаналогового преобразовател  и первым входом детектора , а п тый вход  вл етс  вторым информационным входом устройства, вход синхронизации соединен с выходом тактовых импульсов синхрогенератора и входом син- 5 хронизаЦии буферного регистра, блок выбора режима, первый и второй управл ющие входы которого соединены соответственно с первым и вторым выходами блока определени  координат информационных обла0 стей, третий вход соединен с первым выходом синхрогенератора, первый выход соединен с управл ющим входом блока начальной установки, блок управлени , инфор- мацирнный вход которого соединен с

   5 информационным выходом буферного регистра , первый, второй и третий управл ющие входы соединены соответстиенно с первым, вторым и третьими выходами блока выбора режима, четвертый управл ющий

   0 вход соединен с вторым выходом блока определени  координат информационных областей , п тый и шестой входы соединены соответственно с третьим и четвертым выходами детектора, первый и второй выходы 5 соответственно с третьим и четвертым управл ющими входами блока хранени , а также соответственно с четвертым и п тым управл ющими входами детектора, третий выход- с п тым управл ющим входом блока

   0 хранени , четвертый выход - с управл ющим входом блока селекции, блок распознавани , информационный вход которого соединен с информационным выходом аналого-цифрового преобразовател , блок

   5 цифроаналогового преобразовани , информационный вход которого соединен с. информационном выходом аналого-цифрового преобразовани , выход соединен с входом блока отображени .

   Фи$.1

   Фиг. 4

   J

   Л

   75

   L

   JL±. лГото&

   s

   , Сброс1

   J

   ,5 . 7

   Фиг. 9

   ГЛ Сброс

   a

   у/э/ а5

   Pf

   v.

   „p

   331

   ,P3 3 t

   V

   -rt

   -2

   7e

   .

   l., .,

   J