RU1809441C - Многоканальное устройство приоритета - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  организации приоритетного доступа к устройству . Цель изобретени  - повышение быстродействи  устройства за счет исключени  из опроса каналов, не имеющих запросов на обслуживание. В устройство введена группа элементов И, а в каждый канал - дешифраторы , блоки элементов И. 2 ил.

Description

Изобретение относитс  к области вычислительной техники и может быть использовано дл  организации приоритетного доступа к устройству общего использовани ..

Цель изобретени  - повышение быстродействи  за счет исключени  из опроса каналов , не имеющих запросов на обслуживание.

На фиг.1 изображена структурна  схема устройства; на фиг.2 - структурна  рхема блока выбора старшего разр да (БВСР).

Устройство содержит (фиг.1) элемент ИЛИ-НЕ 1. элемент И 2, элемент ИЛИ 3, формирователь импульсов 4, элемент 5 задержки , группу элементов ИЛИ 6, блок выбора старшего разр да 7, содержащий (фиг.2) элементы И 8 с пр мыми и инверсными входами, каналы 9. каждый из которых содержит триггер 10, элемент ИЛИ 11, вторую , первую группу элементов И 12, 13. регистр 14, дешифратор 15, выход 16 ответа канала, вход 17 сброса канала, группу кодовых входов 18 устройства, вход 19 запроса канала.

Устройство работает следующим образом .

В исходном состо нии регистры 14 и триггеры 10 наход тс  в нулевом состо нии, следовательно, с помощью элемента ИЛИ- НЕ 1 открыт элемент И 2. В случайные моменты времени от абонентов (на чертеже не показаны) на входы запроса 19 соответствующих каналоЁ 9 поступают сигналы запроса ; в виде логической единицы. В этот же мо- мент времени от абонентов на соответствующие группы кодовых входов устройства 18 поступают их коды приоритетов (приоритет тем выше, чем выше код). В устройстве примен етс  двоичный код приоритета. Одинаковых кодов у абонентов нет, Если от абонента не поступает запрос, то соответственно на группу кодовых входов устройства 18 код не поступает, т.к. код будет равен нулю. Сигнал запроса, пройд  через элемент ИЛИ 3 и открытый элемент И 2, по переднему фронту с помощью формировател  импульсов 4 формирует импульс, по которому через первую группу элементов И 13 в регистры 14 каналов 9 занос тс  коды приоритетов. В соответствии с поступившим кодом на соответствующем К-ом (К 1, Н) выходе дешифратора 15 по вл етс  сигнал

(Л

с

00

о

Ч)

-

логической единицы. Данный сигнал открывает по первому входу К-й элемент И второй группы элементов И 12 своего канала, и, пройд  через К-й элемент ИЛИ группы элементов ИЛИ б, поступает в блок выбора старшего разр да 7 (схема БВСР изображена на фиг.2). На выходе этого блока.который соответствует наибольшему коду приоритета из поступивших, возникает сигнал.

Допустим, что старший разр д соответствует К-му сигналу дешифратора 15 канала 9. Тогда с К-ro выхода БВСР 7 сигнал логической единицы поступает на все К-ые элементы И второй группы элементов И 12 всех каналов 9. Тогда после времени задержки, равному срабатыванию регистра 14, дешифратора 15, группы элементов ИЛИ 6 и БВСР 7, с выхода элемента задержки 5 устройства по витс  ранее сформированный на формирователе 5 импульс. Данный импульс стро- бирует все элементы И второй группы элементов И 12 всех каналов 9. В результате на выходе К-го элемента второй группы элементов И 12 канала 9, соответствующего К-ому (старшему из имеющихс ) коду приоритета , образуетс  единичный сигнал, который , пройд  через элемент ИЛИ 11 своего канала 9, установит триггер 10 в единичное состо ние, Таким образом, на выходе ответа 16 канала 9 соответствующего старшему коду приоритета образуетс  единичный сигнал , свидетельствующий о разрешении захвата общей магистрали. По мере образовани  данного сигнала с помощью элемента ИЛИ-НЕ 1 устройства закрываетс -элемент И 2 устройства. После завершени  обмена информацией между абонентами через общую магистраль на вход сброса 17 канала поступает единичный сигнал. По этому сигналу осуществл етс  сброс триггера 10 и регистра 14 канала. В результате элемент И 2 снова открываетс  и происходит дальнейший выбор канала с наибольшим кодом приоритета 1из каналов, подавших запросы на обмен. В дальнейшем работа устройства повтор етс . Выбор старшего разр да производитс  следующим образом. При поступлении сигналов на входы БВСР 7 сигнал,,-. соответствующий старшему разр ду (разр д тем старше, чем больше пор дковый номер входа БВСР 7), закрывает все элементы И 8 БВСР 7, пор дковый номер которых меньше номера входа данного сигнала.

После чего данный сигнал, соответствующий старшему разр дуУпоступает на соответствующий выход БВСР 7.

Claims (1)

1. Формула изобретени 

   Многоканальное устройство приоритета , содержащее элемент ИЛИ-НЕ, элемент

   И, элемент ИЛ И, формирователь импульсов, элемент задержки, группу элементов ИЛИ, каналы, каждый из которых содержит регистр , триггер, группу элементов И, единичный выход триггера каждого канала

    вл етс  ответным выходом устройства и соединен с соответствующим входом элемента ИЛИ-НЕ, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ,

   группа входов которого  вл етс  группой запросных входов устройства, выход элемента И соединен с входом формировател  импульсов, о т л и ч а ю.щ е ее   тем, что, с целью.повышени  быстродействи  ,устройства , в него введены группа из (H-1)-ro (H- i число запросов) элементов И. а в каждый канал - дешифратор, блок элементов И и элемент ИЛИ, группа кодовых входов устройства соединена с группой входов блока

   элементов И канала, выход формировател  импульсов соединен с входом элемента задержки , с входами блоков элементов И каналов , группа выходов блока элементов И каждого канала соединена с группой информационных входов регистра своего канала, группа выходов которого соединена с групг пой входов дешифратора канала, К-й (,Н), выход которого соединен с первым входом К-го элемента И группы своего канала и

   с одноименным каналом входом К-го элемента И Л И.группы, выход К-го элемента И группы канала соединен с К-м входом эле- мента ИЛИ канала, выход которого соединен с единичным входом триггера канала,

   нулевой вход триггера канала  вл етс  входом сброса канала и соединен с входом Обнулени  регистра канала, выход элемента задержки соединен с вторыми входами элементов И всех каналов, выход первого элемента ИЛИ группы соединен с пр мым входом первого элемента И группы, выход 2,...,(Н-1) элемента ИЛИ группы соединен с пр мым входом i-ro элемента И группы и с соответствующими инверсными

   входами с первого по (Н-2)-й элементов И группы, выход Н-го элемента ИЛИ группы соединен с первыми инверсными входами всех элементов И группы и с третьими входами Н-х элементов И группы всех каналов,

   выход 1-го t....,(H-1)j элемента И группы соединен с третьими входами j-x элементов И группы всех каналов.,