RU1805447C - Интегральный регул тор Негоды - Google Patents

Abstract

Изобретение относитс  к автоматическим регул торам и может быть использова- но в разнообразных системах автоматического регулировани . Его целесообразно использовать в системах регулировани , к которым предъ вл ютс  требовани  или повышенной точности, или повышенной степени устойчивости или наилучшего быстродействи  или минимального перерегулировани . Целью изобретени   вл етс  повышение быстродействи  и запаса устойчивости. Регул тор содержит задат- чик, первый масштабирующий резистор, первый усилитель, согласующую схему, регулирующий орган, объект регулировани , измеритель регулируемой величины, второй масштабирующий резистор, формирователь сигнала среднего текущего значени , повторитель напр жени , диоды, резисторы , конденсаторы. 1 з.п. ф-лы, 3 ил. ё

Description

Изобретение относитс  к автоматическим регул торам.

Цель изобретени  - уменьшение указанных недостатков.

На фиг. 1 изображена принципиальна  схема интегрального регул тора Негоды; на фиг. 2 - временные диаграммы его сигналов при подаче с выхода задающего устройства синусоидального сигнала в разомкнутой системе авторегулировани ; на фиг. 3 - временные диаграммы сигналов интегрального регул тора Негоды в замкнутой системе авторегулировани  скорости вращени  электродвигател  посто нного тока.

Интегральный регул тор Негоды включает в себ  задатчик регулируемой величи- ны 1, выход которого через первый масштабирующий резистор 2 подключен к

инверсному входу первого усилител  3, неинверсный вход которого соединен с общим проводом схемы. Выход первого усилител  3 через согласующую схему 4 и через регулирующий орган 5 соединен с объектом управлени  6, снабженный измерителем регулируемой величины 7. Выход измерител  7 через второй масштабирующий резистор 8 подключен к инвертируемому входу первого усилител  3. Выход усилител ,  вл ющийс  выходом управл ющего сигнала, подключен к входу формировател  сигнала среднего текущего значени  управл ющего сигнала 9, собранного на резисторе 10, конденсаторе 11, Выход узла 9 подключен к входу повторител  напр жени  12. Причем резистор 10 одним концом соединен с выводом конденсатора 11 и с неинверсным вхо00

о ел

Јь -N

дом операционного усилител  12. Инверсный вход усилител  12 соединен с выходом этого же усилител , а второй вывод конденсатора 11 соединен с общим проводом схе- мы. Блок выделени  положительных отклонений управл ющего сигнала от сигнала его среднего текущего значени  собран на диодах 13 и 14, а также на резисторе 15.4 Катоды диодов 13 и 14 соединены между собой и соединены с одним выводом резистора 15, второй вывод которого подключен к источнику минусового отрицательного напр жени . Анод диода 13 соединен с выходом первого усилител  3, а анод диода 14 - с выходом усилител  12. Блок выделени  отрицательных отклонений собран на диодах 16, 17, а также на резисторе 18. Аноды диодов 16 и 17 соединены между собой и соединены с одним выводом резистора 18. Второй вывод которого подключен к положительному источнику питани . Катод диода 16 подключен к выходу первого усилител  3, а катод диода 17 - к выходу усилител  12; общие точки диодов 13 и 14, а также диодов 16 и 17 соответственно через первый и второй интегрирующие конденсаторы 19 и 20, а также соответственно через первый диод 21 и через третий диод 22 соединены с входом первого усилител  3. Общие точки диода 21 и конденсатора 19, а также диода 22 и конденсатора 20 соответственно через второй диод 23 и через чвет- вертый диод 24 подключены к общему проводу схемы.

Интегральный регул тор Негоды, изображенный на фиг. 1, работает следующим образом.

С выхода задатчика 1 снимаетс  задающее напр жение регулируемой величины. С выхода измерител  регулируемой величины 7 снимаетс  напр жение, пропорциональное регулируемой величине, которое пропорционально напр жению задани .

Цепь инверсного входа первого усилител  3  вл етс  сумматором токов задатчика 1 через масштабирующий резистор 2, измерител  регулируемой величины 7 - через масштабирующий резистор 8, положительной составл ющей тока конденсатора 19 - через диод 20 и отрицательной составл ющей тока конденсатора 22 - через диод 23. Напр жение, снимаемое с выхода первого усилител  3,  вл етс  управл ющим сигналом (напр жением) и подаетс  через согласующую схему 4 на вход объекта управлени  6, а также через согласующий RC-фильтр,  вл ющийс  формирователем сигнала среднего текущего значени  управл ющего сигнала, на вход повторител  напр жени  12. Усилитель 12 собран на схема дифференциального усилител . С его выхода снимаетс  напр жение, равное напр жению на конденсаторе 11. Сигнал среднего текущего значени  управл ющего сигнала с выхода

усилител  12, а также управл ющий сигнал с выхода первого усилител  3 подаютс  на входы блоков выделени  положительных и отрицательных отклонений управл ющего сигнала от сигнала его среднего текущего

значени .

Терминологическое определение положительных и отрицательных отклонений уп- равл ющего сигнала от сигнала его среднего текущего значени . Положительные и отрицательные отклонени  получаютс  при сравнении напр жений управл ющего сигнала и сигнала его среднего текущего значени . Положительные отклонени  формируютс  при положительной

разности между управл ющим сигналом и сигналом среднего текущего значени . Отрицательные отклонени  формируютс  при отрицательной этой разности. При наличии положительных отклонений выходное напр жение положительных отклонений равно напр жению управлени , а в промежутках между положительными отклонени ми или при сигнале рассогласовани , равном нулю, это напр жение равно

напр жению среднего текущего значени  управл ющего сигнала. Аналогично при наличии отрицательных отклонений выходное напр жение отрицательных отклонений также равно напр жению управлени , а в

промежутках между отрицательными отклонени ми или при сигнале рассогласовани , равное нулю, также равно сигналу среднего текущего значени .

Математическое определение сигнала

положительных отклонений управл ющего сигнала от сигнала его среднего текущего значени :

+Uo-noi(t) Uynp(t) при Uynp(t) - Uc-т.з. О, т.е. при ic.p. О

+UoT10l(t) Uc.T.3.(t) ПРИ Uynp(t) - Uc.T.3.(t) О,

т.е. при ic.p.(t) 0 или при ic.p.(t) О

Математическое определение отрица- тельных отклонений:

-UoTWi(t) Uynp(t) при Uynp(t) - Uc.T.3.(t) О,

т.е. при ic.p.(t) О

-и0ткл(х) Uc.T.3.(t) При Uynp(t)- Uc.T.3.(t) О

т.е. при ic.p.(t) 0 или при ic.p.(t) 0.

Выделение положительных и отрицательных отклонений осуществл етс  не относительно нулевого потенциала, а относительно напр жени  сигнала среднего текущего значени . Поэтому, например, положительное отклонение управл ющего сигнала возможно при отрицательном напр жении на выходе блока выделени  поло- жительных отклонений, что не противоречит вышеприведенным определени м .

Блок выделени  положительных отклонений , собранный на диодах 13 и 14 и на резисторе 15, работает следующим образом . Напр жение отрицательного источника питани , подключенного к резистору 15, выбираетс  значительно большим, например раза в два, чем отрицательное напр же- ние питани  усилителей 3 и 12. При равенстве напр жений на выходах усилителей 3 и 12 оба диода 13 и 14 открыты, а напр жение на их общей точке равно напр жению на выходе усилителей 3 и 12.

При положительных отклонени х напр жени  на выходе первого усилител  3 по отношению к напр жению на выходе усилител  12 диод 14 запираетс , а напр жение общей точки диодов 13 и 14, если пренебречь потенциалом отпирани  диода 13, будет равно напр жению на выходе усилител  3. При отрицательных отклонени х управл ющего сигнала запираетс  диод 13, а напр жение общей точки диодов 13 и 14 будет равно напр жению на выходе усилител  12. Таким образом напр жение общей точки диодов 13 и 14 (напр жение на выходе блока выделени  положительных отклонений) всегда равно большему в положительную сторону из выходных напр жений первого усилител  3 и усилител  12, т.е. при наличии положительного отклонени  управл ющего сигнала от сигнала его среднего текущего значени  напр жени  на выходе диодов 13 и 14 равно напр жение управл ющего сигнала , а при отрицательных отклонени х-на- пр жению сигнала среднего текущего значени . Блок выделени  отрицательных отклонений выполнено на диодах 16 и 17 и на резисторе 18. Величина питающего положительного источника напр жени , подключенного к резистору 18, выбираетс  значительно большей (например, раза в два), чем положительное напр жение питани  усилителей 3 и 12. Блок выделени  отрицательных отклонений работает аналогично блоку выделени  положительных отклонений. Напр жение на выходе этого блока (обща  точка диодов 16, 17 и резистора 18 равно или управл ющему сигналу- при наличии отрицательных отклонений управл ющего сигнала от сигнала его среднего текущего значени , или сигналу среднего текущего значени  управл ющего сигнала - при положительных отклонени х.

Емкостные токи конденсаторов 19 и 20 пропорциональны производным от выходных напр жений соответственно устройства выделени  положительных отклонений и устройства выделени  отрицательных отклонений. Масштаб дифференцировани  сигналов отклонений пропорционален величине конденсаторов 19 и 20. Проводимость диодов 21 и 22 выполнена такой, что

емкостные токи этих конденсаторов проход т в сторону инверсного входа операционного усилител  3 только при нарастании во времени модул  отклонени  управл ющего сигнала от уровн  сигнала его среднего текущего значени . При вс ких приближени х управл ющего сигнала к сигналу среднего текущего значени  диоды 21 и 22 оказываютс  запертыми.

Работа интегрального регул тора Негоды может быть по снена с помощью временных диаграмм, изображенных на фиг. 2, выполненных дл  случа  подачи с выхода задатчика 1 синусоидального сигнала при разомкнутой системе авторегулировани 

при разрыве цепи, например, в резисторе 8. При отрицательной полуволне задающего напр жени  дл  управл ющего сигнала , снимаемого с выхода усилител  3, можно записать:

Uynp(t) k

Hra(t) + lflzi(t) где Uynp(t) - сигнал управлени ;

k - коэффициент усилени  усилител  3; iR2(t) - задающий ток через резистор 2;

1д21(т) - ток через диод 21.

При нарастании положительного отклонени  управл ющего сигнала

40

1д21(т) icig(t) Gig

d Uynp.ft) dt

где icig(t) - ток дифференцирующего конденсатора 19.

Подставив полученное выражение в предыдущее уравнение, получим

Uynp(t)k -HR2(t)+Cl9 d

Заметим, что величина Uynp(t) на выходе усилител  3 вызвана соответствующим то- ком через инверсный электрод этого усилител 

т.е. Uynp(t) k 1Инв.эл.(1), где 1инв.эл.(т) - ток через инверсный электрод усилител  3. Следовательно,

k 1инв.эл.(у

k HR2(t)+ C19

В св зи с очень большим коэффициентом усилени  усилител  3 ток инверсного электрода можно прин ть равным нулю в сравнении с током через резистор 2 и через конденсатор 19. Поэтому последнее уравнение можно переписать так:

d UynP.(t) 1 at Ci

iR2(t)

Проинтегрировав это уравнение, получим:

,оТкл К2 + С

В случа х замкнутой САР управл ющий сигнал в интегральном регул торе Негоды формируетс  по таким же алгоритмам - удаление управл ющего сигнала от сигнала

своего среднего текущего значени  осуществл етс  замедленно - по интегральному закону, а приближение быстро- по пропорциональному закону.

Поскольку в случае замкнутой САР на

вход усилител  3 подаетс  ток не только с выхода резистора 2, но и ток с выхода резистора 8, а сумма этих токов, как известно, равна току сигнала рассогласовани , то последние интегральные уравнени  можно

обобщить в следующем виде:

где 1нач.откл - врем  начала последнего положительного отклонени  управл ющего сигнала от сигнала его среднего текущего значени  С Uc,T.3.(tHa4.oTKfl.),

где ис.т.з.(Тнач.откл.) - уровень сигнала среднего текущего значени  управл ющего сигнала , какой он был в момент времени начала последнего положительного отклонени . То есть, дл  участка нарастани  положительного отклонени  величина управл ющего сигнала принимает вид:

Uynp(t) Uc.T.3-(tHa4.0TWi.) +

+ -T--SIiraffldt

Cl9 нач.откл

Аналогично, при отрицательных отклонени х:

Uynp(t) .з.(1нач.откл.)

-тД- (t)dt

С20 нач.откл v

В промежутки же времени приближени  управл ющего сигнала к сигналу своего среднего текущего значени  при положительном отклонении конденсатор 19 перезар жаетс  током противоположной пол рности в сравнении с током при нарастании положительного отклонени . Ток конденсатора 19 при уменьшении положительного отклонени  проходит через диод 23, конденсатор 19 и через резистор 15. При этом токи обратной св зи через диоды 21 и 22 отсутствуют, а приближение управл ющего сигнала к сигналу своего среднего текущего значени  осуществл етс  по закону

Uynp(t) k -|R2(t).

Аналогичным образом происходит формирование управл ющего сигнала и при отрицательных отклонени х.

0

5

0

5

0

5 0

5

Uynp(t)Uc.T.3.(tHa4.0TO.) ± -р /.ic.p.(t)dt, {, нач.откл. к

Причем 1нач.откл. t 1конца откл.,

где Тконца откл. - врем  конца отклонени ;

ic.p.(t) - сигнал рассогласовани .

На фиг. 2 показаны временные диаграммы сигналов интегрального регул тора Негоды в замкнутом САР при синусоидальном изменении сигнала задани .

На фиг. 3 показаны те же сигналы, что и на фиг. 2, а также сигнал измерител  регулируемой величины 7 при ступенчатом изменении сигнала задани .

Сигналы регул тора показаны дл  случа , когда этот регул тор работает в режиме регул тора скорости, а вообще ИН-регул - тор может работать с любыми практическими объектами управлени , в том числе в качестве регул тора положени ,

Усилитель 12 не  вл етс  об зательным . Без него схема также остаетс  работоспособной , но при этом значительно следует увеличить емкость конденсатора 11 и уменьшить величину резистора 10. Усилитель 12 служит дл  уменьшени  емкости конденсатора 11 и дл  увеличени  резистора 10.

Как показали экспериментальные исследовани , наилучшие показатели регул тора получаютс  при использовании в качестве диодов 21-24 диодов с минимальным потенциалом отпирани , т.е. в качестве этих диодов целесообразно использовать германиевые диоды.

Преимуществами интегрального регул тора Негоды  вл етс  следующее:

1. Обеспечение повышенной степени устойчивости, вызванное тем, что алгоритм формировани  управл ющего сигнала выполнен обеспечивающим стремление управл ющего сигнала выровн тьс  по величине с сигналом его среднего текущего значени , что обеспечено тем, что управл ющий сигнал с замедлением удал етс  от сигнала среднего текущего значени  и без замедлени  приближаетс  к нему.

2. Обеспечение повышенного быстродействи  св зано с тем, что благодар  описанному регул тору создаетс  возможность значительного уменьшени  емкости дифференцирующих конденсаторов (конденсаторы 19 и 20) регул тора в сравнении с конденсатором обратной св зи регул тором-прототипом .

При испытании интегрального регул тора Негоды, смонтированного вместо ПИ-ре- гул тора, в системе управлени  электропривода Кемрон болгарского производства эту емкость удалось уменьшить более чем в 20 раз.

В Стерлитамакском станкостроительном производственном объединении (ССПО) были произведены испытани  описанного интегрального регул тора Негоды.

Испытани  велись путем введени  соответствующих изменений в систему управлени  реверсивного тиристорного электропривода Кемрон болгарского производства , содержащую ПЙ-регул тор. При испытании вместо этого ПИ-регул тора был смонтирован интегральный регул тор Него- ды.

В процессе испытани  было установлено:

1. Система регулировани  интегральным регул тором Негоды имеет более высокую степень устойчивости в сравнении с системой Кемрона. Показателем правильности этого вывода  вл етс  то, что система с регул тором Негоды устойчиво работает при конденсаторах обратной св зи в 0,04 мкФ, тогда как в ПИ-регул торе Кемрона установлен конденсатор в 1 мкФ.

2. Электропривод с интегральным регул тором Негоды имеет лучшее быстродействие в сравнении с электроприводом Кемрон, что проверено осциллографирова- нием.

3. Перерегулирование в системе с ИН- регул тором много лучше, чем в Кемроне, и практически отсутствует.

Claims (2)

1. Формула изобретени  1. Интегральный регул тор, содержащий усилитель посто нного тока, первый

   масштабирующий резистор, соединенный первым выводом с катодом первого диода, подключенного анодом к катоду второго диода и к первой обкладке первого интегрирующего конденсатора,второй масштабирующий резистор, соединенный первым выводом с анодом третьего диода, подключенного катодом к аноду четвертого диода и к первой обкладке второго интегрирующего конденсатора, отличающийс  тем, что, с целью повышени  быстродействи  и запаса устойчивости, в нем установле- ны блок выделени  положительных отклонений управл ющего сигнала от сигнала его среднего текущего значени , блок выделени  отрицательных отклонений управл ющего сигнала от сигнала его среднего текущего значени  и сглаживающий фильтр, соединенный входом с выходом

   усилител  посто нного тока, а выходом - с первыми входами блока выделени  положительных отклонений управл ющего сигнала от сигнала его среднего текущего значени  и блока выделени  отрицательных отклонений управл ющего сигнала от сигнала его среднего текущего значени , подключенных вторыми входами к выходу усилител  посто нного тока, а выходами - к вторым обкладкам соответственно второго и первого интегрирующих конденсаторов, первые выводы первого и второго масштабирующих резисторов соединены с инвертирующим входом усилител  посто нного тока, анод второго и катод четвертого диодов соединены с общей шиной регул тора, второй вывод первого масштабирующего резистора  вл етс  входом Задание регул тора, второй вывод второго масштабирующего резистора - входом Регулируема  величина регул тора, а выход усилител  посто нного тока - выходом регул тора.
2. 2. Регул тор по п. 1, о т л и ч а ю щ и и с   тем, что выход сглаживающего фильтра соединен с первыми входами блока выделени  положительных отклонений управл ющего сигнала от сигнала его среднего текущего значени  и блока выделени  отрицательных отклонений управл ющего сигнала от сигнала его среднего текущего

   значени  через повторитель напр жени .