RU1790028C - Blocking oscillator - Google Patents
Blocking oscillatorInfo
- Publication number
- RU1790028C RU1790028C SU904819840A SU4819840A RU1790028C RU 1790028 C RU1790028 C RU 1790028C SU 904819840 A SU904819840 A SU 904819840A SU 4819840 A SU4819840 A SU 4819840A RU 1790028 C RU1790028 C RU 1790028C
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- blocking generator
- outputs
- generator
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Изобретение относитс к импульсной технике и может использоватьс в качестве генератора тактовых импульсов цифровых устройств. Целью изобретени вл етс повышение быстродействи . .Дл этого в блокинг-генератор дополнительно введены N-входовой элемент ИЛИ, одновибратор, инвертор, ключ питани , разр дный ключ, N дифференцирующих цепей и N ограничителей . Блокинг-генератор обладает меньшим временем задержки исполнени сигнала управлени , формируемого на выходах цифрового регистра, за счет автоматического создани условий нормального запуска бло- кинг-генератора через отрезок времени, длительность которого не превышает половины минимального периода следовани формируемых блокинг-генератором импульсов после момента изменени кода на выходах цифрового регистра. 1 ил.The invention relates to a pulse technique and can be used as a clock generator of digital devices. An object of the invention is to increase speed. For this, an N-input OR element, a single-shot, an inverter, a power switch, a bit key, N differentiating circuits and N limiters are additionally introduced into the blocking generator. The blocking generator has a shorter delay time for the execution of the control signal generated at the outputs of the digital register due to the automatic creation of conditions for the normal start-up of the blocking generator after a period of time that does not exceed half the minimum repetition period of pulses generated by the blocking generator after the code changes at the outputs of the digital register. 1 ill.
Description
Изобретение относитс к импульсной технике и может использоватьс в качестве генератора тактовых импульсов цифровых устройств. .. .......Цель изобретени - повышение быстродействи .The invention relates to a pulse technique and can be used as a clock generator of digital devices. .. ....... The purpose of the invention is to increase speed.
На чертеже представлена функциональна схема предлагаемого блокинг-генерато- ра...The drawing shows a functional diagram of the proposed blocking generator ...
Схема содержит блокинг-генератор 1, включающий врем задающий конденсатор 2, два транзистора 3, 4, два резистора 5, 6, трехобмоточный трансформатор 7, перва обмотка которого соединена начальным выводом с коллектором транзистора 3, а концом - с шиной 8 питани блокинг-генератора, причем начало второй обмотки соединено через конденсатор с общей шиной 9 и через резистор 5 с шиной 8, а конечный вывод второй обмотки непосредственно подключен к коллектору и через резистор б - к базе транзистора 4, эмиттерThe circuit contains a blocking generator 1, including a timing capacitor 2, two transistors 3, 4, two resistors 5, 6, a three-winding transformer 7, the first winding of which is connected by the initial output to the collector of transistor 3, and the end - to the power supply bus 8 of the blocking generator and the beginning of the second winding is connected through a capacitor to a common bus 9 and through a resistor 5 to a bus 8, and the final output of the second winding is directly connected to the collector and through resistor b to the base of transistor 4, emitter
которого соединен с базой транзистора 3, подключенного эмиттером к общей шине, шину 10 источника питани , цифровой регистр 11, линию 12 задержки, N управл ющих ключей 13-1...13 -N, N разрешающих ключей 14-1... 14 - N, N двухполюсников 15- 1...15-N с вольт-амперной характеристикой, соответствующей вольт-амперной характеристике стабилитрона, N дифференцирующих цепей 16-1...16 - ISI, N1 ограничителей 17-1...17 - N на нулевом уровне, разр дный ключ 18 и последовательно соединенные N- входовый элемент ИЛИ 19, одновибратор 20, инвертор 21, ключ 22 питани , причем управл ющие входы каждого n-го из N управл ющих ключей 13-1...13 - N соединены с соответствующими N-ми выходами цифрового регистра 11, а управл ющие входы всех разрешающих ключей 14-1...14 - N объединены и соединены с выходом линии 12 задержки , вход которой подключен к началу третьей обмотки трехобмоточного трансVIwhich is connected to the base of the transistor 3 connected by the emitter to a common bus, power supply bus 10, digital register 11, delay line 12, N control keys 13-1 ... 13 -N, N enable keys 14-1 ... 14 - N, N two-terminal 15-1 ... 15-N with a current-voltage characteristic corresponding to the current-voltage characteristic of a zener diode, N differentiating circuits 16-1 ... 16 - ISI, N1 limiters 17-1 ... 17 - N at the zero level, the bit key 18 and the N-input element OR 19, the one-shot 20, the inverter 21, the power switch 22, and the control inputs are each connected in series of the nth of the N control keys 13-1 ... 13 - N are connected to the corresponding N-th outputs of the digital register 11, and the control inputs of all enable keys 14-1 ... 14 - N are combined and connected to the output delay line 12, the input of which is connected to the beginning of the third winding of the three-winding transVI
ОABOUT
о оoh oh
N5 00N5 00
юYu
орматора 7, причем конечный вывод этой бмотки соединен с общей шиной, первые полюсы всех N двух полюсников 15-1...15 - N объединены и соединены с начальным выводом второй обмотки трехобмоточного рансформатора 7, а второй полюс каждого n-го из N двухполюсников соединен с сиг- нальным входом соответствующего n-го из N разрешающих ключей-14-1 ...14 - N, при том выход каждого n-го из N разрешающих ключей 14-1... 14-N соединен с сигнальным входом соответствующего n-го из N правл ющих ключей 13-1...13- N, а выходы всех N управл ющих ключей 13-1...13 - N бъединены и соединены с общей шиной 9, при этом каждый n-й йз выходов цифрового регистра 11 соединен с входом соответствующей дифференцирующей цепи 16 - п, выход которой соединен с входом оответствующего ограничител 17 - п, выход которого соединен с соответствующим n-м входом N-входового элемента ИЛИ 19, шина 8 соединена с сигнальным входом ключа 22 питани , выход которого соединен с шиной 10, начальный вывод второй обмотки трансформатора 7 соединен с сигнальным входом разр дного ключа 18, выход которого соединен с общей шиной 9, а управл ющий вход - с выходом одновибрато- ра 20, причем лини 12 задержки задерживает сигнал на врем , равное длительности формируемого блокинг-генерато- ром 1 импульса.ormatator 7, with the final output of this winding connected to a common bus, the first poles of all N of the two poles 15-1 ... 15 - N combined and connected to the initial output of the second winding of the three-winding transformer 7, and the second pole of each n-th of N two-pole connected to the signal input of the corresponding nth of N enable keys-14-1 ... 14 - N, while the output of each nth of N enable keys 14-1 ... 14-N is connected to the signal input of the corresponding of the nth of N control keys 13-1 ... 13-N, and the outputs of all N control keys 13-1 ... 13-N are connected and connected to common bus 9, with each nth output of the digital register 11 connected to the input of the corresponding differentiating circuit 16 - p, the output of which is connected to the input of the corresponding limiter 17 - p, the output of which is connected to the corresponding nth input of the N-input element OR 19 , the bus 8 is connected to the signal input of the power switch 22, the output of which is connected to the bus 10, the initial output of the second winding of the transformer 7 is connected to the signal input of the bit key 18, the output of which is connected to the common bus 9, and the control input is connected to the output of a single-shot RA 20, moreover, the delay line 12 delays the signal for a time equal to the duration of the pulse generated by the blocking generator 1.
За вл емый блокинг-генератор работает следующим образом.The claimed blocking generator operates as follows.
При отсутствии на всех N выходах цифрового регистра .11 управл ющих сигналов, открывающих ключи 13-1...13-N, в.се N ключей закрыты, ключ 18 закрыт, ключ 22 открыт и элементы 11-22 не оказывают вли ни на функционирование блокинг-генератора 1, работа которого при этом полностью аналогична работе блокинг-генератора по авт.св, № 771854.If all N outputs of the digital register .11 do not have control signals that open the keys 13-1 ... 13-N, all N keys are closed, key 18 is closed, key 22 is open, and elements 11-22 do not affect the functioning of the blocking generator 1, the operation of which is completely similar to the work of the blocking generator according to St. Petersburg, No. 771854.
При формировании цифровым регистром кода 1 из N в установившемс режиме на одном из его выходов, например п - 2, имеетс управл ющий сигнал, уровень которого соответствует уровню логической единицы, в то врем как на остальных выходах цифрового регистра присутствуют сигналы , уровень которых соответствует уровню логического нул . Сигнал логической единицы поэтому открывает только управл ющий ключ 13 - (п - 2). В этом случае в момент подачи с выхода линии 12 задержки сигнала на управл ющий вход ключа 14- (п - 2) ключ 14 - (п - 2) открываетс и происходит разр д конденсатора 2 до напр жени стабилизации двухполюсника 15-(п -2).When a digital register generates code 1 from N in the steady state, one of its outputs, for example n - 2, has a control signal whose level corresponds to the level of a logical unit, while the remaining outputs of the digital register contain signals whose level corresponds to the level logical zero. The logical unit signal therefore only opens the control key 13 - (n - 2). In this case, at the moment of supplying from the output of the signal delay line 12 to the control input of the key 14- (p - 2), the key 14 - (p - 2) opens and the capacitor 2 is discharged until the stabilization voltage of the two-terminal 15- (p -2 )
Остаточный разр д конденсатора 2 определ ет врем его разр да и, следовательно, период следовани формируемых импульсов . Выбором напр жений стабилизацииThe residual discharge of the capacitor 2 determines the time of its discharge and, therefore, the repetition period of the generated pulses. The choice of stabilization voltage
двухполюсников 15-1...15 -. N обеспечиваютс соответствующие периоды следовани импульсов дл каждой комбинации кода 1 из N на выходе цифрового регистра 11. При изменении значени кода ,1 из Nbipolar 15-1 ... 15 -. N, corresponding pulse repetition periods are provided for each combination of code 1 of N at the output of digital register 11. When changing the value of the code, 1 of N
0 сигнал на выходе п - 2 цифрового регистра будет отсутствовать, в то врем как на другом из его выходов, например n-м, по витс управл ющий сигнал, открывающий ключ 13 - п. Изменение уровн сигнала на (п - 2)-м0 the signal at the output n - 2 of the digital register will be absent, while at the other of its outputs, for example, nth, a control signal will open that opens the key 13 - p. Change the signal level at (n - 2)
5 выходе цифрового регистра суровн логической единицы до уровн логического нул приводит к формированию на выходе дифференцирующей цепи 16 - (п - 2) короткого импульса среза сигнала управлени вы0 бранной пол рности, Изменение уровн сигнала на n-м выходе цифрового регистра с уровн логического нул до уровн логической единицы приводит к формированию на выходе дифференцирующей цепи короткого5, the output of the digital register of a strictly logical unit to a level of logical zero leads to the formation at the output of the differentiating circuit 16 - (n - 2) of a short cut-off pulse of the control signal of the selected polarity. Changing the signal level at the nth output of the digital register from the level of logical zero to the level of a logical unit leads to the formation at the output of the differentiating circuit of a short
5 импульса фронта сигнала управлени с обратной по отношению к импульсу среза сигнала управлени пол рности. Уровень ограничителей 17-1...17 - N выбран таким образом, чтобы они без ослаблени пропу0 екали импульсы фронта сигнала управлени с выхода соответствующей n-й дифференцирующей цепи 16 - п на соответствующий п-й вход N-входового элемента ИЛИ 19 и не допускали бы прохождени на входы элемента5 pulses of the edge of the control signal inverse to the cutoff pulse of the polarity control signal. The level of the limiters 17-1 ... 17 - N is selected so that they without attenuation pass pulses of the front of the control signal from the output of the corresponding nth differentiating circuit 16 - p to the corresponding pth input of the N-input element OR 19 and not would allow passage to the inputs of an element
5 19 импульсов среза сигналов управлени . При поступлении на любой из входов элемента 19 импульсов фронта сигналов управлени на его выходе формируетс импульс запуска одновибратора 20, на выходе которого начи0 наетс формирование импульса управлени ключами 18 и 22, длительность которого вы- . бираетс большей времени разр да конденсатора 2, зар женного до максимального напр жени , через открытый разр дный5 19 cutoff pulses of control signals. When any of the pulses of the front of the control signals arrives at any of the inputs of the element 19, a start-up pulse 20 is generated at its output, the output of which starts the formation of a control pulse of keys 18 and 22, the duration of which is longer. a longer discharge time of the capacitor 2 charged to the maximum voltage is taken through the open discharge
5 ключ 18, но меньшей половины минимального значени периода формируемых бло- кинг-генератором импульсов. При этом ключ 18 открываетс сигналом логической единицы с выхода одновибратора 20 и кон0 денсатор 2 через ключ 18 разр жаетс пол ностью, а ключ 22 закрываетс сигналом5, key 18, but less than half the minimum value of the period generated by the blocking pulse generator. In this case, the key 18 is opened by the signal of the logical unit from the output of the one-shot 20 and the capacitor 2 through the key 18 is completely discharged, and the key 22 is closed by the signal
логического нул с выхода инвертора 21,logical zero from the output of the inverter 21,
преп тству возникновению блокинг-процесса до момента закрывани ключа 18, т.е.preventing the blocking process from occurring until the key 18 is closed, i.e.
5 до момента создани условий нормального запуска блокинг-генератора.5 until the conditions for the normal start-up of the blocking generator are created.
При следующем изменении кода на выходах цифрового регистра 11 работа предлагаемого блокинг-генератора происходит аналогично.The next time you change the code at the outputs of the digital register 11, the operation of the proposed blocking generator occurs similarly.
Таким образом, предлагаемое техническое решение по сравнению с прототипом обладает меньшим временем задержки исполнени блокинг-генерато- ром сигнала управлени , формируемого на выходах цифрового регистра, за счет автоматического создани условий нормального запуска блокинг-генератора через отрезок времени, длительность которого не превышает половины минимального периода следовани формируемых блокинг-гене- ратором импульсов после момента изменени кода на выходах цифрового регистра .Thus, the proposed technical solution, in comparison with the prototype, has a shorter delay time for the blocking generator to execute the control signal generated at the outputs of the digital register due to the automatic creation of conditions for the normal start of the blocking generator after a period of time, the duration of which does not exceed half the minimum period following the pulses generated by the blocking generator after the moment of changing the code at the outputs of the digital register.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904819840A RU1790028C (en) | 1990-04-24 | 1990-04-24 | Blocking oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904819840A RU1790028C (en) | 1990-04-24 | 1990-04-24 | Blocking oscillator |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1661973 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1790028C true RU1790028C (en) | 1993-01-23 |
Family
ID=21511298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904819840A RU1790028C (en) | 1990-04-24 | 1990-04-24 | Blocking oscillator |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1790028C (en) |
-
1990
- 1990-04-24 RU SU904819840A patent/RU1790028C/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство № 1661973, кл. Н 03 КЗ/30, 6.03.89. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5341033A (en) | Input buffer circuit with deglitch method and apparatus | |
US3989960A (en) | Chattering preventive circuit | |
RU1790028C (en) | Blocking oscillator | |
US4164712A (en) | Continuous counting system | |
US4487099A (en) | Electro-acoustic transducer drive circuit for producing damped waveform envelope musical notes | |
SU1661973A2 (en) | Blocking generator | |
SU1538233A1 (en) | Pulse generator | |
SU738075A1 (en) | Adjustable bridge inverter | |
SU790123A1 (en) | Single-shot multivibrator | |
US3639783A (en) | Thyristor circuits | |
SU1187259A1 (en) | Device for converting pulse train to rectangular pulse | |
RU1835598C (en) | Slow-down generator of square-wave pulses | |
JPS6156793B2 (en) | ||
SU1601755A1 (en) | Regenerator of digital signal | |
SU1198741A1 (en) | Controlled one-shot multivibrator | |
SU426315A1 (en) | SELECTOR PULSES | |
SU794726A1 (en) | Selector of pulses by duration | |
US3604955A (en) | Step input responsive output pulse generation circuit | |
RU1772877C (en) | Voltage converter with unbalance protection | |
SU756612A1 (en) | Driven multivibrator | |
SU1188865A1 (en) | Generator of single pulse bursts | |
JP2593279B2 (en) | Frequency adjustment circuit of crystal oscillation circuit | |
SU731568A2 (en) | Potential signal delay device | |
SU630663A1 (en) | Pulse-selaying device | |
SU1277366A1 (en) | Generator of time intervals |