RU1781625C - Устройство дл измерени среднеквадратического значени сигнала - Google Patents

Abstract

Изобретение относитс  к электрическим измерени м и позвол ет проводить высокоточные измерени  в широком частотном диапазоне переменных сигналов произвольной формы. Сущность изобретени : высока  точность измерени  достигаетс  за счет устранени  частотной составл ющей погрешности, что достигаетс  изменением спектра входного сигнала, в результате чего измерение входного сигнала производитс  в узком фиксированном частотном диапазоне . 7 ил.

Description

Изобретение относитс  к электрическим измерени м и может быть использова- но при построении высокоточных измерительных приборов,

Известно устройство дл  измерени  среднеквадратического значени  сигнала. Оно состоит из управл ющего устройства, электронного ключа, генератора импульсов, источника компенсирующего напр жени , счетчика импульсов, дешифратора, регистрирующего устройства, нуль-органа, управл емого делител  и программирующего блока. В данном устройстве переменное входное напр жение предварительно преобразовываетс  в посто нное, а затем производитс  его измерение. Дл  преобразовани  переменного напр жени  в посто нное применен преобразователь средних значений.

Посто нное напр жение измер етс  следующим образом, При поступлении пускового импульса от управл ющего устройства открываетс  электронный ключ и к источнику компенсирующего напр жени  поступают сигналы генератора импульсов, которые одновременно фиксируютс  счет- чиком импульсов. Источник компенсирующего напр жени  вырабатывает компенсирующее напр жение Ux, измен ющеес  на Дихс приходом каждого импульса от генератора импульсов, Процесс измерени  сводитс  к подсчету числа импульсов счетчиком, прошедших через электронный ключ за определенное врем . При срабатывании нуль-органа, когда преобразованное в посто нное переменное входное напр жение их, поступающее на нуль-орган через управл емый делитель, станет равным компенсирующему напр жению Ux, ключ закроетс , генерирование AUx и счет импульсов прекратитс , показани  счетчика импульсов после дешифрации передаютс  на регистрирующее устройство.

Недостатком данного устройства измерени  среднеквадратического значени  сигнала  вл етс  низка  точность измерени . Это обусловлено гем, что примен емый в устройстве преобразователь переменного напр жени  в посто нное не предназначен дл  преобразовани  сигналов произвольной формы.

Из известных устройств измерени  среднеквадратическйх значений сигнала наиболее близким п о технической сущности  влйеТс  устройство дл  измерени  среднеквадратического значени  сигнала. Оно состоит из формировател  измер емого сигнала, формировател  импульсов перехода через ноль, генератора импульсов, делител  частоты, счетчика, регистров, формировател  интервала записи, триггеров , счётчика адреса, аналого-цифрового и цифрогналогового преобразователей, групп элементов И, элементов И, групп элементов И-ИЛИ, блоков пам ти, формировател  среднеквадратическйх значений, формировател  сигналов считывани , блока регистрации и формировател  управл ющих сигналов.

Измерение среднеквадратического значени  сигнала происходит следующим образом. Переменный сигнал Уусформиро- зател  измер емого сигнала поступает на формирователь импульсов перехода через ноль и аналого-цифровой преобразователь. По сигнапам формировател  импульсов перехода через ноль формирователь управл ющих сигналов вырабатывает сигналы, синхронизирующие работу всего устройства .

С помощью генератора импульсов, делител  частоты, счетчика, дешифратора, регистра и формировател  интервалов записи вырабатываютс  сигналы запуска аналого- цифрового преобразовател . Частота запуска последнего определ ет число выборок мгновенных значений входного сигнала за интервал наблюдени . Максимальное число выборок зависит в заданном интервале наблюдени  от заданной точности измерени .

Информаци , преобразованна  аналого-цифровым преобразователем, поступает поочередно на два блока пам ти через группы элементов И-ИЛИ по адресам, формиру1 емым счетчиком адреса. В эго же врем  с блоков пам ти считываетс  информаци , поступивша  в них в предыдущем такте. Считываема  информаци  поступает и регистр . Дискретна  информаци , хранаща - с  о регистре, преобразуетс  цифроаиалоговым преобразователем в переменный сигнал. Этот сигнал после преобразовател  среднеквадратическйх значений и усилител  поступает на блок регистрации.

Недостатком данного устройства дл  измерени  среднеквадратического значени  сигнала  вл етс  низка  точность измерени  (1-2)% в широком частотном диапазоне. Это обусловлено тем, что при работе в области высоких частот уровень входного сигнала измен етс  за врем  измерени  больше допустимого значени . Поэтому и разр дный аналого-цифровой преобразователь не успевает закодировать текущее значение выборки разр дным кодом , т.е. обеспечить заданную точность измерени .

Целью изобретени   вл етс  повышение точности измерени  среднеквадратического значени  сигнала.

Поставленна  цель достигаетс  тем, что

в устройство дл  измерени  среднеквадратического значени  сигнала; содержащее формирователь измер емого сигнала, подсоединенный входом к входной шкале, формирователь среднеквадратического

значени , выход которого соединен через усилитель с входом блока регистрации, первый регистр и дешифратор, подсоединенные входами соответственно к первому и второму выходам формировател  управл ющих сигналов, счетчик, соединенный нулевым входом и входом разрешени  соответственно с третьим и четвертым выходами формировател  управл ющих сигналов , второй регистр, подсоединенный

управл ющим входом к п  тому выходу формировател  управл ющих сигналов, первый и второй элементы И, соединенные первыми входами с шестым выходом формировател управл ющихсигналов ,

аналого-цифровой преобразователь, подсоединенный запускающим входом к седьмому выходу формировател  управл ющих сигналов, счетчик адреса, соединенный нулевым ВХОДОМ С ВОСЬМЫМ ВЫХОДОМ фОрМИрО;

вателл управл ющих сигналов, триггер , подсоединенный счетным входом к дев тому выходу формировател  управл ющих сигналов, формирователь интервала записи , соединенный входом и выходом соответственно с дес тым выходом и первым входом формировател  управл ющих сигналов , формирователь импульсов перехода через ноль, включенный между выходом формировател  измер емого сигнала и вторым входом формировател  управл ющих сигналов, цифроаналоговый преобразователь , подключенный выходом к входу формировател  среднеквадратического значени , формирователь сигналов считыоани , третий регистр, третий и четвертый

элементы И, перва , втора , треть , четверта  и п та  группы элементов И-ИЛИ, перва  и втора  группы элементов И, первый и второй блоки пам ти, делитель частоты, генератор импульсов и элемент ИЛИ, причем формирователь управл ющих сигналов подключен седьмым выходом к счетному входу счетчика адреса, соединенного выходами с первыми группами входов первой и второй групп элементов И-ИЛИ, выход делител  частоты соединен с первым входом формировател  сигналов считывани , который подключен первым, вторым и третьим выходами к входу третьего регистра и к входам считывани  первого и второго блоков пам ти , соединен четвертым и п тым выходами с первым и вторым входами первой группы элементов И-ИЛИ, подключен шестым и седьмым выходами к первому и второму входам второй группы элементов И-ИЛИ, соединен восьмым и дев тым выходами с первым и вторым входами третьей группы элементов И-ИЛИ и подсоединен вторым входом к первому выходу триггера, соединенному с выходом первой группы элементов И и с вторым входом первого элемента И, подключенного выходом к входу записи первого блока пам ти, который подсоединен адресными входами к выходам первой группы элементов И-ИЛИ и соединен информационными входами с выходами первой группы элементов И, выходы второй группы элементов И соединены с информационными входами второго блока пам ти, который соединен адресными входами с выходами второй группы элементов И-ИЛИ и подсоединен входом записи к выходу второго элемента И, соединенного вторым входом с вторым выходом триггера, подключенным к входу второй группы элементов И, вход цифроаналогового преобразовател  подсоединен к выходу третьего регистра, соединенного информационными входами с выходами третьей группы элементов И-ИЛИ, подсоединенной первой и второй группами входов к выходам соответственно первого и второго блоков пам ти, а выход формировател  измер емого сигнала соединен с измерительным входом аналого- цифрового преобразовател , подсоединенного тактовым входом к второму выходу делител  частоты, который соединен входом с выходом генератора импульсов, подключен третьим выходом к счетному входу счетчика и соединен группой выходов с первой группой входов формировател  интервала записи, подсоединенного второй группой входов к выходам первого регистра , соединенного группой входов с выходами дешифратора, группа входов которого

подсоединена к выходам счетчика, дополни тельно введены третий блок пам ти, пода единенный адресными входами к выходам первой группы элементов И-ИЛИ и соединен входом считывани  с выходом элемента ИЛИ, подсоединенного первым входом к дес тому выходу формировател  сигналов считывани  и соединенного вторым входом с выходом третьего элемента И, первый

0 вход которого подсоединен к одиннадцатому выходу формировател  управл ющих сигналов, подключенному к первому входу четвертого элемента И, соединенного вторым входом с первым выходом триггера,

5 подключенным к первому входу четвертой группы элементов И-ИЛИ, соединенного выходами с информационными входами второго регистра и подсоединенного вторым входом к второму выходу триггера, со0 единенному с вторым входом третьего элемента И, четвертый блок пам ти, подключенный выходами к входам четвертой группы элементов И-ИЛИ и к входам п той группы элементов И-ИЛИ, соединенной вы5 ходами с другой группой входов третьего регистра и подсоединенной первым и вторым входами к одиннадцатому и двенадцатому выходам формировател  сигналов считывани , п тый и шестой элементы И,

0 соединенные первыми входами с двенадцатым выходом формировател  управл ющих сигналов, треть  и четверта  группы элементов И, подсоединенные группами входов к выходам аналого-цифрового

5 преобразовател , дополнительный аналого- цифровой преобразователь, подсоединенный тактовым входом к второму выходу делител  частоты, соединенный запускающим входом с седьмым выходом формиро0 вател  управл ющих сигналов и подключенный выходами к группам входов первой и второй групп элементов И.допол- нительный элемент ИЛИ, подсоединенный первым и вторым входами к выходу четвер5 того элемента И и к тринадцатому выходу формировател  сигналов считывани , дополнительный цифроаналоговый преобразователь , соединенный входами с выходами второго регистра, блок вычитани , подсое0 диненный первым входом к выходу форми- ровател  измер емого сигнала. формирователь адреса счмтывани ,подсое- диненный первым и вторым входами к первому выходу делител  частоты и к

5 тринадцатому выходу формировател  -управл ющих сигналов, соединенный группой входов с выходами счетчика адреса и подсоединенный выходами к другим группам входов первой и второй групп элементов И-ИЛИ, причем первый выход триггера подключей к входу третьей группы элементов И и к второму входу п того элемента И, соединенного выходом с входом записи третьего блока пам ти, подсоединенного информационными входами к выходам третьей труп- пы элементов И, второй выход триггера подключен к входу четвертей группы элементов И и к второму входу шестого элемента И, соединенного выходом с входом записи четвертого блока пам ти, который подсоединен информационными входами к выходам четвертой группы элементов И, выход дополнительного цифроаналогового преобразовател  подключен к второму входу блока вычитани , соединенного выходом с сигнальным входом дополнительного аналого-цифрового преобразовател , выходы третьего блока пам ти подключены к другим группам входов четвертой и п той групп элементов И-ИЛИ, а выход дополнительно- го элемента ИЛИ соединен с входом считывани  четвертого блока пам ти.

Повышение точности измерени  сред- неквадратических значений переменных сигналов на пор док по сравнению с прото- типом обусловлено поэтапным кодированием входного сигнала. В i период входного сигнала кодируютс  старшие разр ды, а в 0+1) период - младшие разр ды входного сигнала. В (1+1) период кодируетс  разност- ный сигнал, полученный путем вычитани  из входного сигнала преобразованного сигнала после цифроаналогового преобразовани  кода старших разр дов i периода.

Дл  кодировани  младших разр дов в (i+1) периоде входного сигнала ввод тс  два блока пам ти, две группы элементов И- ИЛ И, две группы элементов И, цифроанало- говый, аналого-цифровой преобразователи, регистр и блок вычитани .

Управл ющие сигналы, необходимые дл  кодировани  младших разр дов вырабатываютс  формирователем управл ющих сигналов, формирователем сигналов считывани , элементами И и элементами ИЛИ,

Иа фиг. 1 приведена блок-схема предлагаемого устройства дл  измерени  средне- квздратического значени  сигнала; на фиг. 2 - временные диаграммы работы формировател  управл ющих сигналов; на фиг. 3блок-схема формировател  сигналов считывани ; на фиг. 4 - временные диаграммы работы формировател  сигналов считывани ; на фиг. 5 - блок-схема формировател  управл ющих сигналов; на фиг. 6 - блок-схе- ма формировател  интерсала записи; на фиг. 7 - блок-схема формировател  адреса считывани .

Предлагаемое устройство дл  измерени  среднеквадратического значени  сигнала состоит из формировател  измер емого сигнала 1, формировател  импульсов перехода через ноль 2, генератора импульсов 3, делител  частоты 4, счетчика 5, дешифратора 6, регистра 7, формировател  интервала записи 8, триггера 9, счетчика адреса 10, аналого-цифрового преобразовател  11, групп элементов И 12, 13, элементов И 14, 15, блоков пам ти 16, 17, группы элементов И-ИЛИ 18, регистра 19, цифроаналогового преобразовател  20, формировател  сред- неквадратических значений 21, блока регистрации 22, групп элементов И-ИЛИ 23, 24, формировател  сигналов считывани  25, формировател  адреса считывани  26, формировател  управл ющих сигналов 27, делител  28, групп элементов И-ИЛИ 29, регистра 30, цифроаналогового преобразовател  31, блока вычитани  32, аналого-цифрового преобразовател  33, блоков пам ти 34, 35, групп элементов И-ИЛИ 36, групп элементов И 37, 38, элементов И 39, 40, 41, 42 и элементов ИЛИ 43,44.

Формирователь сигналов считывани  25 имеет два входа 45,46 и тринадцать выходов 47-59, Формирователь управл ющих сигналов 27 имеет два входа 60-61 и тринадцать выходов 62-74,

Формирователь сигналов считывани  28 (фиг.З) состоит из делител  частоты 75, элемента И 76, элемента задержки 77, элемента НЕ 78, элементов И 79, 80, элементов НЕ 81,82. На фиг. 4 показаны временные диаграммы работы формировател  сигналов считывани  25.

Формирователь управл ющих сигналов 27 (фиг.5) состоит из счетчика 83, включающего триггера 84,85,86,87, элемента НЕ 88 и дешифратора 89, включающего формирователь длительности 90, элементы И 91-95, элемент ИЛИ 96, формирователи длительности 97-99, элемент ИЛИ 100, элемент И 101, формирователь длительности 102, элементы И 103, 104, элемент ИЛИ 105 и эле- мент.-i задержки 106-108. На фиг. 2 показаны временные диаграммы работы формировател  управл ющих сигналов 27.

Формирователь интервала записи 8 (фиг.6) состоит из элементов И 109-112 и элемента ИЛИ 113,

Формирователь адреса считывани  26 (фиг,7) состоит из регистра 114, группы элементов И 115, элемента задержки 116, реверсивных счетчиков 117,118, триггера 119, элементов И 120, 121, элемента ИЛИ 122, группы элементов И-ИЛИ 123 и элемента задержки 124.

Вход устройства соединен с входом формировател  измер емого сигнала 1. Выход формировател  измер емого сигнала 1

соединен с входом формировател  импульсов перехода через ноль 2, измерительным входом аналого-цифрового преобразовател  11 и первым входом блока вычитани  32. Выход формировател  импульсов перехода через ноль 2 соединен с первым входом 61 формировател  управл ющих сигналов 27. Выход генератора импульсов 3 соединен с входом делител  частоты 4. Первый выход делител  частоты 4 соединен со счетным входом счетчика 5. Второй выход делител  частоты 4 соединен с первым 46 входом формировател  сигналов считывани  25 и первым входом формировател  адреса считывани  26. Третий выход делител  частоты 4 соединен с тактовым входом аналого-цифрового преобразовател  11 и тактовым входом аналого-цифрового преобразовател  33. Четвертые выходы делител  частоты 4 соединены с первыми входами формировател  интервала записи 8. Нулевой вход счетчика 5 соединен с первым выходом формировател  управл ющих сигналов 27, второй 74 выход которого соединен с входом разрешени  счетчика 5. Выходы счетчика 5 соединены с первыми входами дешифратора 6, второй вход которого соединен с третьим 73 выходом формировател  управл ющих сигналов 27. Выходы дешифратора 6 соединены с входами регистра 7, выходы которого соединены со вторыми входами формировател  интервала записи 8, второй вход которого соединен с четвертым 69 выходом формировател  управл ющих сигналов 27. Выход формировател  интервала записи 8 соединены с вторым 60 входом формировател  управл ющих сигналов 27. Второй вход регистра 7 соединен с п тым 72 выходом формировател  управл ющих сигналов 27.

Счетный вход триггера 9 соединен с шестым 64 выходом формировател  управл ющих сигналов 27. Первый выход триггера 9 соединен с первым входом группы элементов И-ИЛ1Л 29, с первыми входами групп элементов И 12, 37 и первыми входами элементов И 15, 39, 40. Второй выход триггера 9 соединен с вторым входом группы элементов И-ИЛИ 29, с первыми входами групп элементов И 13, 38, первыми входами элементов И 14, 41, 42 и вторым 45 входом формировател  сигналов считывани  25.

Нулевой вход счетчика адреса 10 соединен с седьмым 68 выходом формировател  управл ющих сигналов 27. Счетный вход счетчика адреса 10 соединен с восьмым 62 выходом формировател  управл ющих сигналов 27, запускающим входом аналого- цифрового преобразовател  11 и запускающим входом аналого-цифрового

преобразовател  33. Выходы аналого-цифрового преобразовател  11 соединены со вторыми входами групп элементов И 12, 13. Выходы групп элементов И 12 соединены с

информационными входами блока плм ти 16. Выходы групп элементов И 13 соединены с информационными входами блока пам ти 17. Вторые входы элементов И 14, 15 соединены с дев тым 65 выходом формиро0 вател  управл ющих сигналов 27. Выход элемента И 14 соединен с входом записи блока пам ти 17. Выход элемента И 15 соединен с входом записи блока пам ти 16. Адресные входы блока пам ти 16 соеди5 нены с выходами группы элементов И-ИЛИ 24 и адресными входами блока пам ти 34. Адресные входы блока пам ти 17 соединены с выходами группы элементов И-ИЛИ 23 и адресными входами блока пам ти 35. Вход х

0 считывани  блока пам ти 16 соединен с выходом элемента ИЛИ 43. Вход считывани  блока пам ти 17 соединен с выходом элемента ИЛИ 44. Выходы блока пам ти 16 соединены с первыми входами групп эле5 ментов И-ИЛИ 18 и третьими входами группы элементов И-ИЛИ 29, четвертые входы которой соединены с выходами блока пам ти 17 и вторыми входами групп элементов И-ИЛИ 18.

0 Третий вход групп элементов И-ИЛИ 18 соединен с первым 51 выходом формировател  сигналов считывани  25, второй 52 вход которого соединен с четвертым входом группы элементов И-ИЛИ 18. Выходы груп5 пы элементов И-ИЛИ 18 соединены с первыми информационными входами регистра 19, управл ющий вход которого соединен с третьим 59 выходом формировател  сигна- .- лов считывани  25.

0 Выходы регистра 19 соединены с информационными входами цифроаналогово- го преобразовател  20, выход которого через формирователь среднеквадратиче- ских значений 21 и усилитель 28 соединен с

5 блоком регистрации 22.

Первый вход группы элементов И-ИЛИ 23 соединен с четвертым 49 выходом формировател  сигналов считывани  25, п тый 50 выход которого соединен с вторым вхо0 дом группы элементов И-ИЛИ 23.Третьи ( / входы группы элементов И-ИЛИ 23 соединены с третьими входами группы элементов / И-ИЛИ 24, адресными входами формирова- тел  адреса считывани  26 и выходами счет5 чика адреса 10. Четвертые входы группы элементов И-УЛИ 23 соединены с четвертыми входами группы элементов И-ИЛИ 24 и выходами формировател  адреса считывани  26. Первый вход группы элементов И- ИЛИ 24 соединен с шестым 47 выходом

iJ OpMUfiOfVHRJiH СИГН.ЬМЯ) С, СЧЫПЛМ I 25,

с дьмоп 4В выход нотрого г. вторым влодс м группы j/icMfUiTon И- ИЛИ 24.

Восьмой 54 выход Формировател  сигналов считывани  25 соединен с первым входом элемента ИЛИ 44. Дев тый 55 выход формировател  сигналов считывани  25 соединен с входом считывани  блока пам ти 35. Дес тый 56 выход формировател  сигналов считывани  25 соединен с первым входом группы элементов И-ИЛИ 35, второй вход которой соединен с одиннадцатым 57 выходом формировател  сигналов считывани  25. Двенадцатый 58 выход формировател  сигналов считывани  25 соединен с входом считывани  блока пам ти 34. Тринадцатый 53 выход формировател  сигналов считывани  25 соединен с первым входом схемы ИЛИ 43.

Дес тый 71 выход формировател  управл ющих сигналов 27 соединен с входом записи формировател  адреса считывани  26. Одиннадцатый 66 выход формировател  управл ющих сигналов 27 соединен с первыми входами элементов И 39. 42. Двенадцатый 67 выход формировател  управл ющих сигналов 27 соединен с первыми входами элементов И 40, 41. Тринадцатый 63 выход формировател  управл ющих сигналов 27 соединен с управл ющим входом регистра 30.

Выходы групп элементов И-ИЛИ 29 соединены с информационными входами регистра 30. Информационные выходы регистра 30 соединены с. входами цифроа- налогового преобразовател  31. Выход цифроаналогового преобразовател  31 соединен с вторым входом блока вычитани  32, выход которого соединен с измерительным входом аналого-цифрового преобразовател  33.

Выходы аналого-цифрового преобразовател  33 соединены с вторыми входами групп элементов И 37, 38.

Информационные входы блока пам ти

34соединены с выходами группы схем И 37. Вход записи блока пам ти 34 соединен с выходом элемента И 40. Выходы блока пам ти 34 соединены с третьими входами группы элементов И-ИЛИ 36, четвертые входы которой соединены с выходами блока пам ти 35. Информационные входы блока пам ти 35 соединены с выходами группы элементов И 38. Вход записи блока пам ти

35соединен с выходом элемента И 41.

Выход элемента И 39 соединен с вторым входом элемента ИЛИ 44. Выход элемента И 42 соединен со вторым nxorn-f элемента ИЛИ 43. Выходы IPV

тов И-ИЛИ 36 соединены с вторыми информационными входами регистра 19.

Работа устройства дн  измерени  сред- неквадратического значени  сигнала происходит следующим образом.

Переменный сигнал Ux с формировател  измер емого сигнала 1 поступает на формирователь импульсов перехода через ноль 2 и измерительный вход аналого-цифрового

0 преобразовател  11. По входным сигналам формировател  импульсов перехода через ноль 2, поступающим на 61 вход, формирователь управл ющих сигналов 27 вырабатывает сигналы, синхронизирующие работу

5 всего устройства. Временные положени  сигналов формировател  управл ющих сигналов 27 показаны на фиг. 2.

С помощью генератора импульсов 3, делител  частоты 4, счетчика 5, дешифратора

0 6, регистра 7 и формировател  интервала записи 8 вырабатываютс  сигналы запуска аналого-цифрового преобразовател  11.

Счетчик 5 подсчитывает число импульсов , которые вырабатываютс  генератором

5 импульсов 3 и делителем частоты 4 за один период входного сигнала. Дл  этого счетчик 5 устанавливаетс  в нулевое состо ние сигналом , поступающим с выхода 70 формировател  управл ющих сигналов и

0 подсчитывает импульсы, поступающие на него за един период входного напр жени . Разрешение на прохождение импульсов на счетчик 5 поступает с выхода 74 формировател  управл ющих сигналов 27. Показани 

5 счетчика 5 анализируютс  дешифратором 6 и при наличии управл ющего сигнала на выходе 73 формировател  управл ющего сигнала 27 дешифратор 6 выдает сигнал на регистр 7, который в нем запоминаетс .

0 Формирователь интервала записи 8 по состо нию регистра 7 и соответствующим этим состо ни м сигналам делител  частоты 4 формирует сигналы определенной частоты , которые поступают на вход 60

5 формировател  управл ющих сигналов 27. По этим сигналам формирователь управл ющих сигналов 27 вырабатывает сигналы запуска аналого-цифрового преобразовател  11 и аналого-цифрового преобразоател 

0 33, которые с выхода 62 формировател  управл ющих сигналов 27 поступают на запуск аналого-цифровых преобразователей 11, 33.

Информаци , преобразованна  анало5 го-цифровым преобразователем 11 (старшие разр ды кода) в i период входного сигнала, поочередно поступает на блоки пам ти 16, 17. Разделение этой информации г.г,о/.; д /тс  триггером 9, управление

: f. с- .„ ч

щим на его счетный вход с выхода 64 формировател  управл ющих сигналов 27.

Управл ющий сигнал с первого выхода триггера 9 разрешает прохождение информации с выхода аналого-цифрового преобразовател  11 через группу элементов И 12 на информационный вход блока пам ти 16. На информационный вход блока пам ти 17 информаци  с выхода аналого-цифрового преобразовател  11 не поступает, поскольку на группу элементов И 13 поступает запрещающий потенциал с второго выхода триггера 9.

На адресный вход блока пам ти 1 б в это врем  поступает код счетчика адреса 10, который формирует адрес записи, подсчитыва  сигналы запуска аналого-цифрового преобразовател  11. Код адреса записи, сформированный счетчиком адреса 10, через группу элементов И-ИЛИ 24 поступает на адресный вход блока пам ти 16. Запись информации в блок пам ти 16 производитс  по сигналу, поступающему с 65 выхода формировател  управл ющих сигналов 27. который проходит через элемент И 15 на вход записи блока пам ти 16.

В это врем  с блоков пам ти 17, 35 считываетс  информаци  (коды старших и младших разр дов), поступающа  с них в предыдущем такте. Формирователь адреса считывани  26 из адреса записи, сформированного счетчиком адреса 10, вырабатывает адрес дл  непрерывного считывани  информации (старших и младших разр дов) с блоков пам ти 17, 35, необходимой дл  восстановлени  переменного входного сигнала . Адрес считывани , сформированный формирователем адреса считывани  26, через группу элементов И-ИЛИ 23 поступает на адресные входы блоков пам ти 17,35. По сигналу считывани , поступающему с выхода элемента ИЛИ 44, на который поступает управл ющий сигнал с 54 выхода формировател  сигналов считывани  25, с блока па- м ти 17 через группу элементов И-ИЛИ 18 поступает информаци  на первые входы регистра 19. В это врем  управление прохождением сигналов через группы элементов И-ИЛИ 18, 23 осуществл етс  сигналами с 50, 51 выходов формировател  сигналов считывани  25. На вторые информационные входы регистра 19 по сигналу на 59 выходе формировател  сигналов считывани  25 через группу элементов И-ИЛИ 36 поступает информаци  с блока пам ти 35, разрешающий сигнал на прохождение информации через группу элементов И-ИЛИ 36 поступает с выхода 57 формировател  сигналов считывани  25. Запись информации в регистр 19 производитс  управл ющим сигналом,

поступающим с 59 выхода формировател  сигналов считывани  25. После восстановлени  переменного входного сигнала цифро-аналоговым преобразователем 20

производитс  преобразование этого сигнала преобразователем среднеквадратиче- ских значений 21 и индикаци  результатов измерени  блоком регистрации 22.

В последующий (1+1) период входного

0 напр жени  производитс  кодирование сигнала, сформированного блоком вычитани  32 и цифро-аналоговым преобразователем 31. На один вход блока вычитани  32 поступает входной сигнал Ux после форми5 ровател  измер емого сигнала 1. На второй вход блока вычитани  32 поступает восстановленный аналоговый сигнал, закодированный аналого-цифровым преобразователем 11 в I период входного сигнала.

0 В (i+1) период входного сигнала производитс  считывание информации, хран щейс  Б блоке пам ти 16 по сигналам, поступающим через элемент ИЛИ 43 с элемента И 42 в момент поступлени  сигналов

5 с 66 выхода формировател  управл ющих сигналов 27.

Эта информаци , пройд  через группу элементов И-ИЛИ 29, запоминаетс  в регистре 30, а затем поступает на цифро-анало0 говый преобразователь 31, где преобразуетс  в аналоговый сигнал, поступающий на второй вход блока вычитани  32. Разностный сигнал Ди Uex-ицдп (где UBX - входной сигнал, УЦАП восстановлен5 ный входной сигнал) поступает на аналого- цифровой преобразователь 33.

По сигналу запуска, поступающему с 62 выхода формировател  управл ющих сигналов 27, в аналого-цифровом преобразовате:

0 леЗЗ производитс  кодирование выходного сигнала блока вычитани  32.

Управл ющий сигнал с первого выхода триггера 9 разрешает прохождение кодовой информации с выхода аналого-цифрового

5 преобразовател  33 через группу элементов И 37 на информационный вход блока пам ти 34. На информационный вход блока пам ти 35 кодова  информаци  с выхода аналого- цифрового преобразовател  33 не поступа0 ет, поскольку на группу элементов И 38 поступает запрещающий потенциал с второго выхода триггера 9.

На адресный вход блока пам ти 34 в это врем  поступает код адреса со счетчика ад5 реса 10, который формирует адрес записи, подсчитыва  сигналы запуска аналого-цифрового преобразовател  33. Код адреса записи , сформированный счетчиком адреса, через группу элементов И-ИЛИ 24 поступает на адресный вход блока пам ти 34. Запись информации в блок пам ти 34 производитс  по сигналу, поступающему с 67 выхода формировател  управл ющих сигналов 27, который проходит через элемент И 40 на вход записи блока пам ти 34.

При поступлении второго импульса на счетный вход триггера 9 с формировател  управл ющих сигналов 27 он измен ет свое состо ние. При этом запись информации производитс  в блок пам ти 17, а считыаа- ние информации производитс  с блоков пам ти 16, 34. В этом случае информаци  с выхода аналого-цифрового преобразовател  11 через группу элементов И 13 поступает на информационный вход блока пам ти 17, поскольку на второй вход группы элементов И 13 поступает разрешающий потенциал с второго выхода триггера 9. Код адреса, сформированный счетчиком адреса io, через группу элементов И-ИЛИ 23 по- ступает ни адресный вход блока пам ти 17. Запись информации в блок пам ти 17 производитс  по сигналу, поступающему с 65 выхода формировател  управл ющих сигналов через элемент И 14 на вход записи блока пам ти 17,

В это же врем  с блоков пам ти 16, 34 считываетс  информаци , поступивша  в них в предыдущем цикле. Адрес считывани , сформированный формирователем адреса считывани  25,через группу элементов И- ИЛИ 24 поступает на адресный вход блока пам ти 16. По сигналу считывани , поступающему с выхода элемента ИЛИ 43, информаци  с-блока пам ти 13 через группу элементов И-ИЛИ 18 поступает на первые информационные входы регистра 19. На вторые информационные входы регистра 19 по сигналу считывани  на 56 выходе формировател  сигналов считывани  25 через группу элементов И-ИЛИ 36 поступает информаци  с блока пам ти 34.

В последующем цикле работы устройства производитс  считывание информации, хран щейс  в блоке пам ти 17, по сигналам, поступающим через элемент ИЛИ 44 с элемента И 39, в момент поступлени  сигналов с 66 выхода формировател  управл ющих сигналов 27. Эта информаци , пройд  через группу элементов И-ИЛИ 29, запоминаетс  в регистре 30, а затем поступает на цифро- аналоговый преобразователь 31, где преобразуетс  в аналоговый сигнал, поступающий на второй вход блока вычитани  32.

По сигналу запуска, поступающему с 62 выхода формировател  управл ющих сиг- налов27, в аналого-цифровом преобразователе 33 производитс  кодирование выходного сигнала блока вычитани  32.

Управл ющий сигнал с второго выхода триггера 9 разрешает прохождение информации с выхода аналого-цифрового преобразовател  33 на информационный вход блока пам ти 35. На информационный вход блока пам ти 34 информаци  с выхода аналого-цифрового преобразовател  33 не поступает , поскольку на группу элементов И 37 поступает запрещающий потенциал с первого выхода триггера 9.

На адресный вход блока пам ти 35 в это врем  поступает код адреса со счетчика адреса 10, который формирует адрес записи, подсчитыва  сигналы запуска аналого-цифрового преобразовател  33, Код адреса записи , сформированный счетчиком адреса 10, через группу элементов И-ИЛИ 33 поступает на адресный вход блока пам ти 35. Запись информации в блок пам ти 35 производитс  по сигналу, поступающему с выхода 67 формировател  управл ющих сигналов 27, который проходит через элемент И 41 на вход записи блока пам ти 35

Цифрова  информаци , хран ща с  в регистре 19, преобразуетс  цифроакалого- вым преобразователем 20 в переменный сигнал. Этот сигнал после преобразовател  среднеквадратических значений 21 и делител  28 поступает на блок регистрации 22.

За вл емый объект обладает техническими преимуществами по сравнению с прототипом, уменьшением на пор док до (0,1-0,2)% погрешности измерени  в широком частотном диапазоне. Это обусловлено тем, что кодирование входного сигнала производитс  поэтапно. В i период входного напр жени  кодируютс  старшие разр ды, а в (1+1) период - младшие разр ды.

В Институте электродинамики АН УССР изготовлен макет вольтметра переменного напр жени , реализующий структуру предлагаемого устройства дл  измерени  сред- неквадратического значени  сигнала. ;

Техническа  документаци  на за вл емое i/.зобретение выполнена на уровне эскизных чертежей, позвол ющих воспроизвести предлагаемое устройство дл ч измерени  средчеквадратич еского значени  сигнала.

Claims (1)

1. Формула изобр.етени 

   Устройство дл  измерени  среднеквад- ратического значени  сигнала, содержащее формирователь измер емого сигнала, подсоединенный входом к входной шкале, формирователь среднеквадратического значени , выход которого соединен через усилитель с входом блока регистрации, первый регистр и дешифратор, подсоединенные входами соответственно к первому и второму выходам формировател  управл ющих сигналов, счетчик, соединенный нулеBUM входом и входом разрешени  соответственно с третьим и четвертым выходами формировател  управл ющих сигналов, второй регистр, подсоединенный управл ющим входом к п тому выходу формировател  управл ющих сигналов, первый и второй элементы И, соединенные первыми входами с шестым выходом формировател  управл ющих сигналов, аналого-цифровой преобразователь, подсоединенный запускающим входом к седьмому выходу формировател  управл ющих сигналов, счетчик адреса, соединенный нулевым входом с восьмым выходом формировател  управл ющих сигналов, триггер, подсоеДийейный счетным входом к дев тому выходу формировател  управл ющих сигналов, формирователь интервала записи, соединенный входом и выходом соответственно с дес тым выходов и первым входом формировател  управл ющих сигналов, формирователь импульсов перехода через ноль, включенный между выходом формировател  измер емого сигнала и вторым входом формировател  управл ющих сигналов, цифроаналоговый преобразователь, подключенный выходом к входу формировател  среднеквадратиче- ского значени , формирователь сигналов считывани , третий регистр, третий и четвертый элементы И, перва , втора , треть , четверта  и п та  группы элементов И- ИЛИ, перва  и втора  группы элементов И, первый и второй блоки пам ти, делитель частоты, генератор импульсов и элемент ИЛИ, причем формирователь управл ющих сигналов подключен седьмым выходом к счетному входу счетчика адреса, соединенного выходами с первыми группами входов первой и второй групп элементов И-ИЛИ, выход делител  частоты соединен с первым входом формироватеп  сигналов считывани , который подключен первым, вторым и третьим выходами к входу третьего регистра и к входам счи гывани  первого и второго блоков пам ти, соединен четвертым и п тым выходами с первым и вторым входами первой группы элементов И-ИЛИ, подключен шестым и седьмым выходами к первому и второму входам второй элементов И- ИЛИ, соединен восьмым и дев тым выходами с первым и вторым входами третьей группы э И-ИЛИ и подсоединен вторым вход. 1 к первому выходу триггера, соединному с выходом первой группы элементов И и с вторым входом первого элемента И, подключенного выходом к входу записи первого блока пам ти, который подсоединен адресными входами к выходам |Ц,эиой группы элементов И-ИЛИ и соеди- . ч ормационными входами с выходами

   первой группы элементов И, выходы второй группы элементов И соединены с информационными входами второго блока пам ти, который соединен адресными входами с выходами второй группы элементов И-ИЛИ и подсоединен входом записи к выходу второго элемента И, соединенного вторым входом с вторым выходом триггера, подключенным к входу второй группы эле0 ментов И, вход цифроаналогового преобразовател  подсоединен к выходу третьего регистра, соединенного информационными входами с выходами третьей группы эле- менто й И-ИЛИ, подсоединенной первой и

   5 второй группами входов к, выходам соответственно первого и второго блоков пам ти, а выход формировател  измер емого сигнала соединен с измерительным входом аналого- цифрового преобразовател , подсоединен0 ного тактовым входом к второму выходу делител  частоты, который соединен входом с выходом генератора импульсов, подключен третьем выходом к счетному входу счетчика и соединен группой выходов с пер5 вой группой входов формировател  интервала записи, подсоединенного второй группой входов к выходам первого регистра , соединенного группой входов с выходами дешифратора, группа входов которого

   0 подсоединена к выходам счетчика, отличающеес  тем, что, с целью повышени  точности измерени , дополнительно введены третий блок пам ти, подсоединенный адресными входами к выходам первой группы

   5 элементов И-ИЛИ и соединен входом считывани  с выходом элемента ИЛИ, подсоединенного первым входом к дес тому выходу формировател  сигналов считывани  и соединенного вторым входом с выхо0 дом третьего элемента И, первый вход которого подсоединен к одиннадцатому выходу формировател  управл ющих сигналов , подключенному к перво му входу четвертого элемента И, соединенного вто5 рым входом с первым выходом триггера, подключенным к первому входу четвертой группы элементов И-ИЛИ. соединенного выходами с информационными входами второго регистра и подсоединенного вто0 рым входом к второму выходу триггера, соединенному с вторым входом третьего элемента И, четвертый блок пам ти, подключенный выходами к входам четвертой группы элементов И-ИЛИ и к входам п той

   5 группы элементов И-ИЛИ, соединенной-вы- ходами с другой группой входов третьего регистра и подсоединенной первым и вторым входами к одиннадцатому и двенадцатому выходам формировател  сигналов считывани , п тый и шестой элементы И,

   соединенные первыми входами с двенадцатым выходом формировател  управл ющих сигналов, треть  и четверта  группы элементов И, подсоединенные группами входов к выходам аналого-цифрового преобразовател , дополнительный аналого- цифровой преобразователь, подсоединенный тактовым входом к второму выходу делител  частоту, соединенный запускающим входом с седьмым выходом формировател  управл ющих сигналов и подключенный выходами к группам входов первой и второй групп элементов И, дополнительный элемент 1/1Л1Л, подсоединенный первым и вторым входами к выходу четвертого элемента И и к тринадцатому выходу формировател  сигналов считывани , дополнительный цифроаналоговый преобразователь , соединенный входами с выходами второго регистра, блок вычитани , подсоединенный первым входом к выходу формировател  измер емого сигнала, формирователь адреса считывани , подсоединенный первым и вторым входами к первому выходу делител  частоты и х тринадцатому выходу формировател  управл ющих сигналов, соединенный группоой входов с выходами счетчика адреса и подсоединенный выходами к другим группам входов первой и второй групп элементов И--ИЯИ. причем первый выход триггера подключен к входу третьей группы

   элементов И и второму входу п того элемента И, соединенного выходом с входом записи третьего блока пам ти, подсоединенного информационными входами к выходам третьей группы элементов

   И, второй выход триггера подключен к входу четвертой группы элементов И и к второму входу шестого элемента И, соединенного выходом с входом записи четвертого блока пам ти, который подсоединен информационными входами к выходам четвертой группы элементов И, выход дополнительного цифроаналогового преобразовател  подключен к второму входу блока вычитани , соединенного выходом с сигнальным входом дополнительного аналого-цифрового преобразовател , выходы третьего блока пам ти подключены к другим группам вхо: дов четвертой и п той групп элементов И- ИЛИ, а выход дополнительного элемента

   ИЛИ соединен с входом считывани  четвертого блока пам ти.

   Фиг,/

   4R

   NЈ

   55$5Ч

   (Шг.3

   5 2Л(Ц

   il m .;........... ,«:

   | | 1 | I I I I I I I 1 I I 1 IMill ГТТТТГПТТГП-°№

   °№

   ГПГП I I I I IГТПТПТП

   |11111 111111тттттттгтштптгтштгтпттшт1Ш°

   -°5/7

   дам

   тпншзм tJevdt,

   0 ОУЛЛШЗ/р t/OTf

   0 плшэ/ з dfvdl

   аупли/эл7 asvai

   °№

   SMISil

   Кбл7

   Фагь

   48

   Физ.7