RO115926B1

RO115926B1 - Metoda si aparat pentru prevenirea erorilor de rotunjire cand coeficientii de transformare, reprezentand un semnal, sunt transformati invers

Info

Publication number: RO115926B1
Application number: RO94-01753A
Authority: RO
Inventors: Teruhiko Suzuki; Yoichi Yagasaki; Tatsuya Sudo; Toru Okazaki
Original assignee: Sony Corp
Priority date: 1993-03-01
Filing date: 1994-03-01
Publication date: 2000-07-28
Also published as: ATE252806T1; MY110794A; ES2389766T3; DK2276259T3; EP0903944A3; CA2134444A1; EP0903944A2; DK2276258T3; DE69421135D1; EP2276259B1; JPH07506954A; ES2389718T3; HK1013575A1; PT2276258E; EP2276258A3; HU217744B; PL173287B1; JP3593988B2; CN1076935C; PT903944E

Abstract

Erorile de dezacord pot aparea in decodoarele MPEG, datorita lipsei unor standarde pentru rotunjirea rezultatelor de *.5 (unde * este un numar intreg), obtinute cand un set de coeficienti de transformare, rezultati din comprimarea semnalului de filmsunt transformati ortogonal invers. Asemenea erori sunt prevenite prin preprocesarea coeficientilor de transformare inainte de transformarea ortogonala inversa (15). Coeficientii de transformare sunt insumati (23A) si este determinata paritatea (impara sau para) a sumei (21). Daca paritatea sumei este para, paritatea unuia dintre coeficientii de transformare este inversata (28), pentru a face ca paritatea sumei sa fie impara. Ca urmare, nici un coeficient de transformare, care rezulta din transformarea ortogonala inversa, nu va avea o valoare de *.5.

Description

Prezenta invenție se referă la o metodă și la un aparat de procesare a coeficienților de transformare, reprezentând un semnal pentru prevenirea erorilor de rotunjire când coeficienții de transformare sunt transformați invers, și la niște sisteme care încorporează metoda și aparatul, amintite.

Transformările ortogonale sunt utilizate în diferite aplicații în diferite sisteme de procesare a semnalului digital. Transformările ortogonale permit efectuarea procesării semnalului în domeniul frecvență. Transformarea Fourier Rapidă (FFT) și Transformarea Cosinus Discretă (DCT] etc. sunt tipuri bine cunoscute de transformări ortogonale. Transformarea ortogonală descompune, de exemplu, un fragment de semnal din domeniul timp, în componente de frecvență (care depind de funcția de transformare ortogonală aplicată), care reprezintă spectrul (de exemplu distribuția energiei în raport cu frecvența) a fragmentului de semnal original în domeniul timp. Prin procesarea în diferite moduri a componentelor de frecvență (numite în mod uzual coeficienți de transformare) ce rezultă din transformarea ortogonală a fragmentului de semnal, redundanța din fragmentul de semnal original poate fi redusă. Cu alte cuvinte, prin transformarea ortogonală a fragmentului de semnal original și procesarea coeficienților de transformare rezultați, fragmentul de semnal original poate fi reprezentat folosind mai puțini biți decât s-ar folosi pentru a reprezenta fragmentul de semnal original. Mai mult, prin transformarea ortogonală inversă a coeficienților de transformare, poate fi refăcut fragmentul de semnal original în domeniul timp.

Aparatul pentru comprimarea unui semnal de imagine de film și aparatul pentru decomprimarea unui semnal de imagine de film comprimat sunt exemple comune de sisteme de procesare a semnalelor digitale care utilizează prelucrări de transformare ortogonală. Este cunoscut că puterea de semnal a semnalelor având o mare corelație este concentrată la frecvențele mai joase din domeniul de frecvență. Pe măsură ce concentrarea puterii semnalului pe o anumită axă de coordonare (de ex; axa frecvenței) crește, redundanța semnalului poate fi redusă progresiv și semnalul poate fi comprimat mai eficient.

Deoarece semnalul de film este, în general, bine corelat, atât spațial cât și temporal, procesarea transformării ortogonale poate fi aplicată pentru a concentra puterea semnalului pe o anumită axă de coordonate și semnalul de film poate fi comprimat mai eficient.

Până în prezent, o extrem de mare cantitate de informație este necesară pentru a reprezenta un film, folosind, de exemplu, un semnal video NTSC - standard. Din această cauză, înregistrarea unui semnal de film necesită un mediu de înregistrare cu capacitate de stocare foarte mare, dacă mediul trebuie să asigure un timp de înregistrare acceptabil de lung. Mai mult, viteza informației la care semnalul de film este înregistrat și reprodus din asemenea mediu era foarte mare. în mod fizic, sunt necesare benzi magnetice mari sau discuri optice pentru a stoca semnale de film.

Dacă se dorește înregistrarea unui semnal de film pe un mediu de înregistrare mai compact, cu un timp de înregistrare acceptabil de lung, semnalului de film trebuie să i se aplice comprimarea semnalului, pentru a reduce cantitatea de informație care trebuie să fie stocată. în plus, trebuie să fie utilizat un aparat care să poată decomprima semnalul de film comprimat, reprodus din mediu de înregistrare compact.

Pentru a îndeplini cerințele de mai sus, au fost propuse diferite sisteme de comprimare a semnalului de film, care exploatează corelația dintre și în cadrul

RO 115926 Bl porțiunilor semnalului de film, reprezentând imaginile ce constituie semnalul de film. De exemplu, este foarte cunoscut sistemul de comprimare a semnalului de film propus de Grupul de Experți de Film (MPEG). Deoarece sistemul MPEG a fost descris pe larg în diferite publicații, nu este necesară o nouă explicație detaliată a acestui 50 sistem.

în continuare, în descriere se face referință frecvent la “imagine. Deoarece tehnicile de procesare a semnalului descris aici se referă la procesarea unui semnal de imagine de film reprezentând un film, este de înțeles că acest cuvânt, “imagine, este utilizat aici cu sensul de o parte din semnalul de film care reprezintă o imagine 55 a filmului. Mai mult, un semnal de film poate reprezenta o imagine a filmului ca un cadru sau un câmp. Dacă nu se indică altfel, o imagine înseamnă un câmp sau un cadru.

Sistemul MPEG stabilește, mai întâi, diferențele între imaginile ce constituie semnalul de film pentru a reduce redundanța semnalului de film în domeniul de timp. 60 Apoi sistemul MPEG reduce redundanța semnalului de film în domeniul spațial, prin aplicarea procesării de transformare ortogonală la blocuri de diferențe inter - imagini în domeniul spațial. Sistemul MPEG aplică procesul de transformare Cosinus discretă (DCT), ca și procesul de transformare ortogonală. Prin reducerea redundanței atât în domeniul temporal, cât și spațial, filmul este comprimat extrem de eficient. 65 Semnalul de film comprimat, rezultat din procesul de comprimare deja descris, poate fi înregistrat pe un mediu de înregistrare sau transmis printr-un mediu de transmisie adecvat.

Când semnalul de film comprimat este reprodus din mediul de înregistrare sau este primit dintr-un mediu de transmisie, blocurile coeficienților de transformare re- 70 zultați din transformarea DCT sunt extrase din semnalul de film comprimat. Coeficienții de transformare sunt prelucrați utilizând o transformare ortogonală inversă [o transformare Cosinus discretă (IDCT) în sistemul MPEG), pentru a reface blocurile de diferențe inter-imagini în cursul reconstrucției imaginilor semnalului de film.

Un exemplu de realizare a unui aparat de comprimare a semnalului de film 75 bazat pe sistemul MPEG este arătat în fig. 1. în aparatul de comprimare din fig. 1, un semnal de film digital este furnizat într-un bloc al unui circuit de formare 101, unde este convertit din format video standard, de ex. din format de semnal video standard NTSC, în format de blocuri, pentru a furniza un semnal de film bloc. în acesta, fiecare imagine a semnalului de film este divizată în domeniul spațial, adică orizontal și 8o vertical, în macroblocuri, de ex. 16 x 16 pixeli. Macroblocurile sunt, de asemenea, subdivizate în blocuri de 8 x 8 pixeli.

Aparatul din fig. 1 comprimă fiecare imagine a semnalului de film bloc-cu-bloc, până când toate blocurile constituind imaginea au fost prelucrate. Aparatul prelucrează, apoi, o altă imagine a semnalului de film, care poate sau nu să fie următoarea 85 imagine în secvența de imagini constituind filmul. Descrierea în continuare a aparatului din fig. 1 și comprimarea unui bloc de pixeli într-o imagine vor fi arătate mai jos. Blocul de pixeli care este comprimat este un bloc curent, un bloc al imaginii curente. Semnalul de film în blocuri este transmis la un anticipator de mișcare 102. Anticipatorul de mișcare furnizează imaginea curenta, incluzând blocul de imagine curent S1, 90 bloc-cu-bloc unui circuit de calcul al diferenței 103.

RO 115926 Bl

Când circuitul de calcul al diferenței 103 primește blocul de imagine curent de la anticipatorul de mișcare 102, primește, de asemenea, un bloc de adaptare S2, corespunzător blocului de imagine curent de la anticipatorul de mișcare 102. Blocul de adaptare rezultă din imaginile reconstruite, stocate într-un bloc de memorii de imagine 112, printr-un anticipator 113. Circuitul de calcul al diferenței 103, determină diferența pixel-cu-pixel între blocul de imagine curent S1 și blocul corespunzător de adaptare S2. Blocul diferență S3 rezultat este furnizat unui circuit de transformare ortogonală 104.

Circuitul de transformarea ortogonală 104 care este, în mod normal, un circuit de transformare Cosinus discretă (DCT), aplică procesul transformării ortogonale la blocul de diferența S3 și furnizează blocul rezultat de coeficienți de transformare la un cuantificator 105. Cuantificatorul 105 cuantifică blocul de coeficienți de transformare, generând un bloc de coeficienți de transformare cuantificat. Un codificator în lungime variabilă 106 supune blocul de coeficienți de transformare rezultat de la cuantificatorul 105, unei codificări în lungime variabilă, ca de ex. codificării Huffman sau codificării în lungime parcursă etc. Blocul rezultat, de coeficienți de transformare codificat, este apoi furnizat, de ex., la o cale de transmisie digitală, printr-un buffer de ieșire 107.

Un semnal de control indicând numărul de biți stocat în bufferul de ieșire 107 este dirijat înapoi la cuantificatorul 105. Cuantificatorul reglează mărimea pasului de cuantificare ca răspuns la semnalul de control, pentru a preveni supraîncărcarea bufferului de ieșire. Mărirea sau micșorarea mărimii pasului de cuantificare reduce sau crește numărul de biți introduși în bufferul de ieșire.

Blocul de coeficienți de transformare cuantificat este, de asemenea, furnizat din cuantificatorul 105, unui cuantificator invers 108, care formează o parte a decodorului local utilizat în aparatul de comprimare pentru a obține, din coeficienții de transformare cuantificați, imaginile reconstruite folosite la codificarea de anticipare. Cuantificatorul invers 108, cuantifică invers blocul de coeficienți de transformare prin efectuarea procesării complementare la cuantificarea efectuată de cuantificatorul 105. Blocul de coeficienți de transformare rezultat este furnizat într-un circuit de transformare ortogonală inversă 109, unde este transformat ortogonal invers printr-o procesare complementară la procesarea de transformare ortogonală efectuată de circuitul de transformare ortogonală 104. Blocul de diferență refăcut rezultat 104 este furnizat într-un sumator 110.

Sumatorul 110 primește, de asemenea, un bloc de adaptare 52 pentru blocul de imagine curent S1 de la una din memoriile de imagine din grupul de memorii de imagine 112, selectată de anticipatorul 113. Sumatorul 110 efectuează o adunare pixel-cu-pixel între un bloc de diferență restabilit 54, din circuitul de transformare ortogonală inversă 109, și blocul de adaptare S2, din grupul de memorii de imagine 112, pentru a furniza blocul de imagine reconstitută S5. Blocul de imagine reconstruită este furnizat uneia din memoriile de imagine 112A....112D selectate cu un selector 111, unde este stocat.

Blocul de imagine reconstruită este stocat în memoria de imagine selectată, unde formează un bloc (corespunzător blocului curent) al imaginii reconstruite ce este

RO 115926 Bl reconstruită bloc-cu-bloc din blocuri de imagine reconstruite în memoria de imagine selectată. Când este completă, imaginea reconstruită va fi utilizată pentru obținerea blocurilor de adaptare pentru efectuarea codificării de anticipare la comprimarea altor imagini ale semnalului de film.

Anticipatorul de mișcare 102 stabilește, pentru fiecare macrobloc al imaginii curente, un vector de mișcare între macroblocul imaginilor curente și diferite macroblocuri ale altor imagini ale semnalului de film stocat aici. Anticipatorul de mișcare, de asemenea, generează o sumă a valorilor absolute ale diferențelor (suma de diferențe valori absolute) între pixelii din fiecare macrobloc al imaginii curente și din diferite macroblocuri ale altor imagini. Fiecare sumă de diferențe valori absolute indică gradul de asemănare între fiecare macrobloc al imaginii curente și macroblocurile altor imagini. Anticipatorul de mișcare furnizează fiecare vector de mișcare și suma sa corespunzătoare a diferențelor valori absolute la un circuit de stabilire a modului de anticipare 115.

Circuitul de stabilire a modului de anticipare 115 utilizează datele primite de la anticipatorul de mișcare 102, pentru a determina modul de anticipare care va fi utilizat pentru codificarea anticipată a imaginii curente, relativ la una sau mai multe imagini reconstruite. Imaginea curentă poate fi anticipat codificată utilizând unul din următoarele moduri de anticipare:

1. Modul intra-imagine, în care imaginea este comprimată prin ea însăși, fără vreo legătură cu alte imagini. O imagine codificată, în acest mod, este numită o imagine -1.

2. Modul de anticipare înainte, în care anticiparea este realizată în legătură cu o imagine reconstruită ce se produce mai devreme în film. O imagine codificată în acest mod, este numită o imagine - P.

3. Modul de anticipare bidirecțional, în care anticiparea bloc-cu-bloc este realizată în legătură cu un bloc de referință obținut dintr-o imagine reconstruită ce se produce mai devreme în film sau dintr-o imagine reconstruită ce se produce mai târziu în film, sau prin efectuarea unei operațiuni liniare pixel-cu-pixel (de ex: un calcul al valorii medii] între o imagine reconstruită de mai devreme și o imagine reconstruită de mai târziu. O imagine codificată în acest mod este numită o imagine - B.

Cu alte cuvinte, o imagine -1 este o imagine în care codificarea intra-imagine este completată în imagine. O imagine P este anticipată dintr-o imagine reconstruită dintr-o imagine -1 sau - P ce se produce mai devreme în film. O imagine - B este anticipată bloc-cu-bloc, utilizând o imagine reconstruită -1 sau - P produsă mai devreme sau mai târziu, sau utilizând un bloc obținut prin efectuarea unei operații liniare între o imagine -1 sau o imagine - P ce se produce mai devreme în film și o imagine -1 sau P reconstruită, ce se produce mai târziu în film.

Circuitul de stabilire a modului de anticipare 115 furnizează modul de anticipare și vectorul de mișcare corespunzător, anticipatorului 113 și unui generator de adrese de citire 114. Generatorul de adrese de citire 114 furnizează adresele de citire grupului de memorii de imagine 112, ca răspuns la vectorul de mișcare, care face ca fiecare memorie de imagine 112A....112D să afișeze pentru citire un bloc de imagine reconstruită, stocată aici. Localizarea blocului de citit în imaginea reconstruită este desemnată de vectorul de mișcare.

140

145

150

155

160

165

170

175

180

RO 115926 Bl

Anticipatorul 113 selectează unul din blocurile de citit din memoriile de imagine 112A....112D, ca răspuns la semnalul mod de anticipare PM primit de la circuitul de stabilire a modului de anticipare 115. Blocul de citit selectat furnizează blocul de adaptare S2 pentru blocul curent S1. Când blocul este parte a unei imagini B, anticipatorul realizează, de asemenea, operațiuni liniare asupra blocurilor de citit din memoriile de imagine 112A....112D, pentru a furniza blocul de adaptare necesar. Anticipatorul furnizează blocul de adaptare S2, circuitului de calcul al blocului de diferență și sumatorului 110.

Un exemplu de realizare a unui aparat de decomprimare a semnalului de film bazat pe sistemul MPEG este arătat în fig. 2. în acesta, semnalul de film comprimat, obținut direct din aparatul de comprimare sau prin reproducerea sa dintr-un mediu de înregistrare este furnizat ca un flux de biți într-un buffer de intrare 121, unde este temporar stocat. Semnalul digital comprimat include blocuri de coeficienți de transformare codificați (inclusiv un bloc de coeficienți de transformare codificați reprezentând blocul curent) și informații despre mărimea pasului de cuantificare, și un vector de mișcare pentru fiecare bloc.

Semnalul de film comprimat este citit din bufferul de intrare 121, câte o imagine odată, și este furnizat unui codificator în lungime variabilă invers (IVLC) 122. Codificatorul în lungime variabilă invers 122 aplică o codificare inversă în lungime variabilă semnalului de film comprimat și separă semnalul de film comprimat în componentele sale, incluzând blocurile de coeficienți de transformare cuantificați și informațiile despre modul de anticipare, informațiile despre mărimea pasului și despre vectorul de mișcare pentru fiecare bloc.

Fiecare bloc de coeficienți de transformare este furnizat într-un cuantificator invers 123, care utilizează informațiile despre mărimea pasului pentru bloc, pentru cuantificarea inversă a blocului de coeficienți de transformare cuantificați ca să furnizeze un bloc de coeficienți de transformare. Circuitul de transformare ortogonală inversă 114 aplică transformarea ortogonală inversă, în mod normal procesarea IDCT, blocului de coeficienți de transformare, pentru a obține un bloc de diferență restabilit. Cuantificatorul invers 123 și un circuit de transformare ortogonală inversă 124 face procesarea complementară la cea anterior făcută de cuantificatorul 105 și de circuitul de transformare ortogonală 104 din aparatul de comprimare din fig. 1.

Un generator de adrese de citire 130 furnizează o adresă de citire unor memorii de imagine 128A....128D, ca răspuns la vectorul de mișcare pentru blocul curent primit de la codificatorul în lungime variabilă 122. în funcție de adresa de citire, fiecare din memorii 128A....128D afișează, pentru citire, un bloc de imagine reconstruită stocată aici. Un anticipator 129 selectează unul din blocurile de memorie 128A....128D ca răspuns la semnalul de mod de anticipare PM primit, de asemenea, din codificatorul în lungime variabilă invers 122. Blocul de citire selectat furnizează blocul de adaptare pentru reconstruirea blocului curent. Când blocul curent este parte a imaginii codificate ca imagine - B, anticipatorul efectuează, de asemenea, operații liniare pe blocurile de citire din memoriile de imagine 112A....112D, pentru a furniza blocul de adaptare. Anticipatorul 129 furnizează blocul de adaptare la un sumator 125.

RO 115926 Bl

225

Sumatorul 125 efectuează o adunare pixel-cu-pixel între blocul de diferență din circuitul de transformare inversă 124 și blocul de adaptare din anticipatorul 129, pentru a reconstrui blocul de imagine curent al imaginii curente. Un selector 126 furnizează blocul curent reconstruit, pentru înmagazinarea într-una din memoriile de imagine 128A....128D, în care imaginea curentă este reconstruită. Blocul de imagine curentă reconstruit este stocat în memoria de imagine selectată, în poziția blocului de imagine curentă, în imaginea curentă reconstruită. Când toate blocurile reconstruite ale imaginii curente au fost stocate în memoria de imagine selectată 128A...128D, imaginea curentă reconstruită este gata pentru afișaj și, de asemenea, pentru utilizarea ca imagine de referință pentru reconstruirea altor imagini, ce se produc mai devreme sau mai târziu, în film.

Imaginile reconstruite selectate din memoriile de imagine 128A....128D sunt furnizate ca semnal de film de ieșire, prin selectorul 126, ca răspuns la adresele de citire generate de un generator de adrese de display 127. Un convertor cu scanare (nereprezentat] convertește semnalul de film de ieșire citit din memoriile de imagine 128A...128D la formatul rastrului corespunzător semnalului video dorit, de ex. NTSC. Semnalul de film de ieșire rezultat poate fi afișat pe un display adecvat, de ex. un CRT, etc. în acest exemplu, un generator de semnal de sincronizare 131 este legat la o sursă de sincronizare externă și generează periodic un semnal de sincronizare cadre, pentru a alimenta generatorul de adrese de display 127. Generatorul de adrese de display generează adrese de afisaj în sincronism cu semnalul de sincronizare cadre.

Circuitele de transformare ortogonală, de exemplu circuite DST și IDCT, folosite în aparatele de comprimare și de decomprimare, descrise mai sus, efectuează operații aritmetice cu valori de pixel și cu coeficienți de transformare reprezentat! ca numere întregi cu un număr întreg de biți. Astfel, operațiile de transformare ortogonală efectuate de circuitele de transformare ortogonală pot determina o trunchiere a numărului de biți. Din acest motiv, o diferență în precizia operației de transformare ortogonală, utilizând numere reale, sau o diferență în configurația unui circuit utilizat pentru a efectua o operație de transformare ortogonală poate schimba rezultatul operației de transformare ortogonală. Aceasta poate duce la o incompatibilitate între aparatul de comprimare și cel de decomprimare, și la o incompatibilitate între aparatele de decomprimare ce extind un semnal comprimat comun. De exemplu, în aparatul de comprimare, blocul de diferență obținut din semnalul de film este transformat ortogonal și procesarea predeterminată este aplicată pentru a cuantifica coeficienții de transformare rezultați în cursul generării semnalului de film comprimat. Apoi, în aparatul de decomprimare, dacă precizia operațională a numărului real sau configurația circuitului de transformare ortogonală inversă nu corespunde cu cea a aparatului de comprimare, atunci este posibil ca semnalul de la ieșirea aparatului de decomprimare să difere de cel de la intrarea aparatului de comprimare. Astfel, semnalul de la ieșirea aparatului de decomprimare poate depinde de precizia și configurația aparatului folosit pentru decomprimare.

Precizia operațională sau configurația transformării ortogonale inverse poate varia funcție de aparatul utilizat pentru a efectua transformarea ortogonală inversă. De exemplu, transformând invers un bloc de coeficienți de transformare, utilizând două construcții diferite ale aceluiași tip de circuit de transformare ortogonală inversă,

230

235

240

245

250

255

260

265

RO 115926 Bl se pot obține rezultate diferite. O astfel de diferența în rezultate este numită eroare de neadaptare a transformării ortogonale inverse (eroare de neadaptare).

Sistemul MPEG definește precizia operațională cu care DCT și IDCT urmează să fie efectuate, dar nu definește metoda operațională și configurația. Aceasta, din cauza faptului că circuitele și metodele pentru efectuarea DCT - urilor și IDCT - urilor au fost dezvoltate înainte de stabilirea standardelor pentru MPEG.

în sistemul MPEG, descris mai sus, aparatul de comprimare implementează, de ex: codificarea de anticipare cu compensarea mișcării inter - imagine a semnalului de film. în acesta, semnalul imaginii de film este divizat în blocuri, un bloc diferență este obținut din blocul de imagine curent și un bloc de adaptare obținut prin aplicarea compensării mișcării la o imagine reconstruită, blocul diferență fiind transformat ortogonal, utilizând o procesare DCT, coeficienții de transformare rezultați fiind cuantificați și astfel supuși unei codificări în lungime variabilă, iar apoi acești coeficienți de transformare codificațifiind asamblați împreună cu informațiile modului de anticipare, cu informațiile de cuantificare a mărimii pasului și cu vectorii de mișcare, pentru a furniza semnalul de film comprimat.

Aparatul de decomprimare aplică codificarea în lungime variabilă inversă, coeficienților de transformare codificați, cuantificând invers coeficienții de transformare cuantificați, rezultați din codificarea în lungime variabilă inversă, și aplică procesarea IDCT coeficienților de transformare rezultați din cuantificarea inversă. Blocul de diferență restabilit, rezultat, este adăugat blocului de adaptare obținut prin aplicarea compensării mișcării unei imagini reconstruite, ca răspuns la vectorul de mișcare. Blocul de imagine reconstruit, rezultat, este stocat ca un bloc al unei imagini reconstruite ce furnizează o imagine a semnalului de film de ieșire și este, de asemenea, disponibil pentru a fi utilizat ca imgine de referință.

Aparatul de comprimare include un decodor local care obține, din coeficienții de transformare cuantificați, imagini reconstruite, utilizate în efectuarea codificării de anticipare. Decodorul local include un cuantificator invers și un circuit de transformare ortogonală inversă.

Dacă configurația circuitului IDCT în decodorul local din aparatul de comprimare este diferită de cea a circuitului IDCT din aparatul de decomprimare, există momente în care imginile reconstruite produse de decodorul local în aparatul de comprimare sunt diferite de imaginile reconstruite produse în aparatul de decomprimare. Dependența procesării IDCT de implementare poate crea probleme, când semnalul de film comprimat, generat de aparatul de comprimare în conformitate cu standardul MPEG, este înregistrat pe un mediu de înregistrare, ca de ex: un disc optic etc, pentru a fi distribuit publicului. Când semnalul de film comprimat, reprodus de pe discul optic, este extins de aparatele de decomprimare, fabricate și vândute de diverse firme, imaginea reprodusă poate fi diferită de imaginea originală. Mai mult, diferențele pot depinde de aparatul de decomprimare utilizat. Incompatibilități similare între diferite aparate de decomprimare pot avea loc când semnalul de film comprimat este distribuit de un sistem de distibuție ca, de exemplu, o transmisie terestră sau prin satelit, un sistem telefonic, un sistem ISDN, un sistem de distribuție prin cablu sau optic etc.

Erorile de neadaptare sunt deosebit de problematice când codificarea de anticipare inter - imagine este efectuată. Codificarea de anticipare inter - imagine poate fi o codificare inter - câmp sau o codificare inter - cadru.

RO 115926 Bl

Codificarea de anticipare inter - imagine poate crea erori de neadaptare care se pot acumula până în situația în care să producă defecte grave în imaginile reconstruite.

în comprimarea semnalului de film realizat de sistemul MPEG, fiecare secvență video este divizată într-un Grup de Imagini (GOP), de ex: 8 sau 12 imagini. Fiecare imagine este clasificată ca o imagine -1 □ imagine - P și o imagine - B, descrise mai sus.

imagine - B nu este utilizată ca o imagine de referință în efectuarea anticipării de mișcare. Astfel, o eroare de neadaptare ce se produce într-o imagine - B nu conduce la alte erori în alte imagini.

Când o eroare de neadaptare se produce într-o imagine - P, imaginea cu eroarea de neadaptare este stocată în memoria de imagine, pentru utilizarea la efectuarea codificării de anticipare. în consecință, când o codificare de anticipare inter - imagine este efectuată, eroarea în imaginea - P stocată în memoria imaginii se răspândește gradat la imaginile - P și imaginile - B, obținute din codificarea de anticipare. Eroarea se acumulează până când imaginea este înlocuită cu o imagine -1 sau una - P lipsită de o astfel de eroare.

în mod similar, când o eroare de neadaptare se produce într-o imagine -1, imaginea reconstruită cu eroarea de neadaptare este stocată în memoria de imagine pentru utilizare în efectuarea codificării de anticipare. în consecință, când codificarea de anticipare inter-imagine este efectuată, eroarea în imaginea -1 stocată în memoria de imagine se răspândește la imaginile - P și imaginile - B obținute din codificarea de anticipare. Eroarea se acumulează până când imaginea este înlocuită de o nouă imagine -1, lipsită de o astfel de eroare.

Acumularea de eroare este ilustrată în fig. 3. în fig. 3, dacă eroarea de neadaptare în decodificarea unei imagini -1 este El, și eroarea de incompatibilitate în decodificarea unei imagini - P, este EP1, valoarea erorii în imaginea - P decodificată P1 este El + EP1. Mai mult, când eroarea de neadaptare în decodificarea imaginii - P, P2 este EP2, valoarea erorii imaginii - P, reconstruite P2 este EI+EP1+EP2. Chiar dacă erorile de neadaptare individuale sunt mici, acumularea gradată a acestor erori va conduce la o eroare mare.

Erorile de neadaptare produse de procesarea IDCT utilizată în decodificatoarele MPEG, atât în aparatul de comprimare, cât și în aparatul de decomprimare, pot fi clasificate în două tipuri distincte:

TIP (1): Erori rezultate din precizia operațională insuficientă.

TIP (2): Erori rezultate din diferențele sistematice în rotunjire. Standardul MPEG prevede cerința unei precizii operaționale.

Totuși, această cerință nu este așa de stringentă, încât să poată garanta că o eroare de neadaptare nu se va produce. De aceea, o eroare de neadaptare de tip (1) se poate produce și între dispozitivele IDCT a căror precizie operațională satisface cerințele MPEG.

Ieșirile procesării IDCT sunt numere întregi. Deci, după ce procesarea IDCT a fost efectuată folosind numere reale, rezultatele procesării trebuie să fie rotunjite. în general, rezultatele procesării sunt rotunjite la cel mai apropiat număr întreg. Totuși, o problemă se produce când rezultatul este *.5, unde * este orice număr întreg. Standardul MPEG nu definește cum trebuie să fie rotunjit un rezultat prelucrat de *.5. Unele dispozitive IDCT rotunjesc *.5 în sus, iar alte dispozitive IDCT rotunjesc *.5 în

320

325

330

335

340

345

350

355

360

RO 115926 Bl jos. Mai mult, există situații în care rotunjirea în sus sau în jos depinde de semnul rezultatului prelucrat. Erorile de neadaptare rezultate din erorile de rotunjire sistematice, deja descrise, sunt erori de neadaptare de tip (2).

Erorile de neadaptare de tipul (1) diferă de cele de tipul (2) prin aceea că erorile de tipul (1) se produc aleatoriu, în timp ce erorile de tipul (2) sunt sistematice. Deoarece erorile de tip (1) sunt aleatorii, erori pozitive și negative se produc, cu aproximativ aceeași probabilitate. De aici, când codificarea de anticipare este efectuată mult timp, se poate presupune că erorile de neadaptare de tipul (1) se vor anula. Pe de altă parte, deoarece erorile de neadaptare sunt sistematice și sunt inerente în însăși procesarea IDTC, astfel de erori au în mod continuu, aceeași polaritate. în consecință, când codificarea de anticipare este efectuată mult timp, eroarea de neadaptare se va acumula într-o direcție. Deși fiecare eroare de neadaptare de tip (2) este numai +1 sau -1, dacă multe erori de neadaptare se acumulează într-o direcție, eroarea de neadaptare cumulată va fi mare.

Deoarece erorile de neadaptare de tip (1), deși generate temporar, se anulează în timp, tipul (1) este relativ fără probleme. Pe de altă parte, deoarece erorile de neadaptare de tip (2) se acumulează într-o direcție, erorile de tip (2) ridică probleme. Din această cauză, este de dorit să se prevină producerea acumulării erorilor de neadaptare de tip (2).

S-a propus, în sistemul MPEG1, efectuarea procesării înainte de procesarea IDCT, pentru a se preveni apariția erorilor de neadaptare. Procesarea stabilește coeficienții de transformare ai tuturor componentelor la valoarea impară, cu excepția coeficientului de transformare al componentei (O.O) al unui macrobloc al unei imagini codificate intra - imagine (un intra-macrobloc). într-un intra-macrobloc, componenta (0,0) este o componentă CC. Așa cum apare în fig. 4 de exemplu, coeficienții de transformare ai componentelor (0,1), (7,1), (2,3), (5,3), (1,5), (6,5), (3,7) și (4,7) sunt toți inițial 568. Deoarece acesta este un număr par, pre-prelucrarea stabilește valoarea acestor coeficienți la valori impare, de ex: 567. Când procesarea IDCT este aplicată coeficienților de transformare pre-prelucrați, nu apar niciodată rezultate fracționare.

Dacă componenta CC a unui intra-macrobloc este foarte importantă la apariția unei imagini obținute din semnalul de film comprimat, precizia ei este limitată la 8 biți. Nu se pune problema convertirii la o valoare impară, deoarece s-ar afecta precizia acestei componente importante. Pe de altă parte, toți coeficienții de transformare rezultând din transformarea unui macrobloc al unei imagini codificate utilizând o codificare inter-imagine (un non-intra macrobloc) sunt supuși unei prelucrări similare celei efectuate coeficienților de transformare ai componentelor unui intra macrobloc, altele decât componenta CC, pentru a restricționa coeficienții de transformare doar la valori impare.

Procesarea în care valorile coeficienților de transformare supuși procesului de transformare IDCT sunt toate setate pe valori impare este denumită procesare de realizare a imparității sau, mai scurt, procesarea imparității.

Prin efectuarea procesării imparității, procesul de transformare IDCT atât în sistemul de comprimare, cât și în sistemul de decomprimare, va efectua rotunjiri în ambele cazuri, conform unei reguli comune. Acest lucru va face posibilă menținerea unei calități bune a imaginii între diverse sisteme de decomprimare.

RO 115926 Bl

410 în orice caz, în ciuda procesării de realizare a imparității descrise anterior, erorile de neadaptare cumulative de Tip (2) apar totuși în procesoarele MPEG, datorită faptului că procesul de transformare IDCT poate, totuși, să producă rezultate de tipul *.5 unde * semnifică un număr întreg. Circumstanțele care conduc la un rezultat de tipul *.5 vor fi descrise în continuare, luând ca exemplu o transformată 8x8 IDCT bidimensională folosită în sistemul MPEG.

Un 8x8 IDTC bi-dimensional este exprimat prin următoarea ecuație:

Σ QuJOMnu.vjcosi (^2χ+1^^χπ _cos

4_u=o v-o \ 16 \ 16 u, v, x, y = O, 1, 7 (1)

C[u),Cțy)=— (u, v=O] /2 =1 (u.vO) în ecuația de mai sus, F(u,v) indică coeficienții DCT supuși transformării IDCT bi-dimensionale. în ecuația (1), fiecare valoare de ieșire a transformatei IDCT este un număr real, adică un număr rațional sau irațional. Deoarece *.5 este un număr rațional, făcând ca valoarea de ieșire a transformatei IDCT să fie un număr irațional, se va împiedica apariția unei erori de neadaptare cumulative. Pe de altă parte, în cazul în care valoarea de ieșire este un număr rațional, este posibil ca valoarea de ieșire să fie *.5.

Coeficienții DCT F(O,O), F(0,4], Ε(4,0], F(4,4) sunt coeficienți DCT speciali. Atunci când oricare dintre acești coeficienți DCT are o valoare diferită de zero, valoarea de ieșire a transformatei IDCT este un număr rațional. Valorile de ieșire ale transformatei IDCT în acest caz sunt exprimate prin ecuația (2).

Uy]=^HO,O)

Uy)=—F(O,4)cos-^1k

4/2 ⁴

415

420

425

430

435

440 f[x, y)=—H4,0]cos -^1 π 4/2 < i 1 rr/i /π 2x+12y+1 f[x,y]=—F[4,4]cos----kcos——π

44 (2) unde '/2

445

450

RO 115926 Bl

Astfel, dacă numai unul din coeficienții speciali DCT, F(O,O), F(O,4), F(4,0], F(4,4) are o valoare diferită de zero, care este multiplu de 4, dar nu multiplu de 8, valoarea de ieșire este egală cu *.5.

Dacă cei patru coeficienți speciali DCT sunt singurii coeficienți cu valoarea diferită de zero, valoarea de ieșire a lui IDCT este dată de ecuația (3).

/(x, y) =-/=(0,0) +—F(O,4]cos-^-k+—F(4,O)cos-?^-U 4 4/2 ⁴ 4^2

2x+12y+1 +—F(4,4)cos----tccos—-—π

44 (3)

Cu diferite combinații de x și y, f(x, y) în ecuația (3) poate avea următoarele valori:

-(/=(0,0)+/^0,4)+/^4,0)+/=(4,4)1

1[HO,0)+/^0,4)-^4,0)-^4,4)](4j

1[ΗΟ, 0)-/=(0, 4)+/^4,0)-/^4,4)] —[/=(0,0)-F[0,4)-/=(4,0)+/=(4,4)]

Astfel, când valorile celor patru coeficienți speciali sunt astfel încât oricare din expresiile arătate în ecuația (4) este un multiplu de 4, dar nu un multiplu de 8, va apărea rezultatul *.5.

Când valorile celor patru coeficienți sunt diferite de zero, există probabilitatea mare ca valoarea de ieșire a lui IDCT să fie egală cu *.5.

De asemenea, perechile simetrice diferite, ale coeficienților DCT cu valori diferite de zero, alții decât cei patru coeficienți speciali, deja discutați, pot produce o valoare de ieșire *.5:

(1) când perechea de coeficienți x(2n+1, 2m+1), x(2m+1, 2n+1) au aceleași valori diferite de zero, și valoarea este multiplu de 4, dar nu este multiplu de 8, sau (2) când perechea de coeficienți x(2n+1, 2n+1), x(8-2n-1,8-2n-1) au aceleași valori diferite de zero și valoarea este multiplu de 4, dar nu este multiplu de 8.

în expresiile de mai sus x(i,j) este coeficientul de transformare al unei componente a unei transformări bidimensionale DCT, 8x8.

Când semnalul de film existent este comprimat de aparatul de comprimare conform sistemului MPEG, coeficienții DCT diferiți de zero sunt frecvent obținuți în formele menționate mai sus, care pot determina ca valoarea de ieșire a lui IDCT să fie *.5. Mai mult, valorile celor patru coeficienți speciali sunt diferite de zero, cea mai mare parte a timpului.

Deoarece cazul cel mai comun pentru a se obține rezultatul *.5 este cel în care cei patru coeficienți speciali ai lui DCT sunt diferiți de zero, prevenirea producerii unei erori de neadaptare, ca răspuns la cei patru coeficienți, va reduce substanțial probabilitatea apariției acestei erori.

Metoda de procesare prin care un intra macrobloc și un non-intra macrobloc sunt cuantificați invers în MPEG 1 este arătată în fig.5. în fig.5., Q AC[i,j) este al (i,j)ulea coeficient al lui DCT, Wi(i,j) este (i,j) - ulea coeficient al matricei de ponderare,

RO 115926 Bl mquant este coeficientul de cuantificare și rec(i,j] este al (i.j)-ulea coeficient cuantificat invers al lui DCT. Metoda de procesare este scrisă în sintaxa limbajului de programare C. Sintaxa acestui limbaj este arătată în Herbert Schildt, Using Turbo C, Osborne McGraw HUI (1988), în special la pp. 83-87.

Coeficienții de cuantificare DCT sunt invers cuantificați și coeficienții DCT rezultați sunt apoi supuși procesării IDCT. Totuși, în MPEG1 coeficienții DCT având o valoare pară, sunt adunați cu +1 sau -1, pentru a se asigura că acești coeficienți DCT ce sunt supuși procesării IDCT au valori impare. Ca rezultat al acestei operațiuni, când de ex: numai unul din cei patru coeficienți speciali F(O,O) are o valoare diferită de zero, deoarece o eroare de neadaptare se produce când F(O,O) este un multiplu de 4, dar nu este multiplu de 8, dacă coeficienții DCT sunt prelucrați astfel încât ei să aibă toți o valoare impară, rezultatul nu poate fi egal cu *.5, când coeficientul DCT este supus procesării IDCT.

în mod similar, când numai unul din ceilalți din cei patru coeficienți speciali F(D,4), F(4,0), F(4,4) are o valoare diferită de zero, nu va apare eroare de neadaptare. Totuși, când mai mulți de unul din cei patru coeficienți speciali au o valoare diferită de zero, așa cum se poate observa în fig. 4, sau când apare perechea de coeficienți simetric aranjați, ca în cazurile (1) și (2) arătate mai sus, dând tuturor coeficienților DCT o valoare impară nu se va evita apariția unei erori de neadaptare.

De aici, procesarea imparității MPEG1 nu va împiedica apariția unei erori de neadaptare cumulative atunci când doi sau mai mulți dintre coeficienții DCT au o valoare de zero. în plus, procesarea imparității MPEG1 reduce rezoluția coeficienților de transformare cuantificați cu factorul 2, deoarece nu sunt acceptați coeficienții de transformare cu valori pare. Acest lucru reduce calitatea imaginii. Dacă este necesară o calitate deosebită a imaginii, acest lucru constituie o problemă. Un mod mai bun de procesării a apariție erorilor de neadaptare cumulative, față de cel propus în sistemul MPEG1 standard este în mod clar de dorit.

Având în vedere problemele amintite, ridicate de soluțiile cunoscute, un obiect al prezentei invenții este realizarea unei metode și a unui aparat care să împiedice în mod eficace apariția erorilor de neadaptare cumulative, în cazul în care coeficienților de transformare li se aplică transformarea ortogonală inversă, și la care rezoluția coeficienților de transformare să nu fie deteriorată.

în mod special, un obiect al prezentei invenții îl constituie realizarea unei metode și a unui aparat pentru aplicarea transformării ortogonale inverse unor coeficienți de transformare care să rezolve în mod efectiv problema erorii de neadaptare.

în mod special, un obiect al prezentei invenții este realizarea unei metode și a unui aparat pentru preprocesarea unui bloc de coeficienți de transformare înainte de aplicarea transformării ortogonale inverse blocului de coeficienți de transformare, astfel încât erorile de rotunjire să fie împiedicate să apară în cazul în care blocului de coeficienți de transformare i se aplică transformarea inversă.

în plus, un obiect al prezentei invenții îl constituie realizarea unui sistem de comprimare de semnal de imagine de film și a unui sistem de decomprimare de semnal de imagine de film în care să fie eliminate erorile de neadaptare, și în care măsurile de prevenire a apariției erorilor de neadaptare să producă o cât mai mică deteriorare a calității imaginii.

500

505

510

515

520

525

530

535

540

RO 115926 Bl

Obiectul prezentei invenții vizează modurile efective și comode de prevenire a apariției erorilor de neadaptare, care nu ar putea fi prevenite prin abordarea convențională a problemei.

în conformitate cu cele de mai sus, invenția realizează niște metode și un aparat, așa cum sunt acestea definite în revendicările anexate, pentru procesarea unui set de coeficienți de transformare, pentru a obține un set de coeficienți de transformare insensibili față de erori de acest tip, care să fie prelucrați prin aplicarea unei transformări ortogonale inverse. Setul de coeficienți de transformare insensibili față de erori este insensibil față de erorile de rotunjire, atunci când i se aplică transformarea ortogonală inversă. în cazul metodei conform invenției, coeficienții de transformare din set sunt însumați. Paritatea sumei (adică dacă suma este impară sau pară) este apreciată. Dacă paritatea sumei este apreciată ca fiind pară, paritatea unuia dintre coeficienții de transformare din set este inversată, pentru a se obține un coeficient de transformare cu paritate inversă. Coeficientul de transformare cu paritate inversată face ca paritatea sumei să devină impară. în final, setul de coeficienți de transformare, incluzând coeficientul de transformare cu paritete inversată, este furnizat ca set insensibil la eroare.

Fiecare dintre coeficienții de transformare pot fi reprezentați printr-un număr binar. în acest caz, este determinat bitul cel mai puțin semnificativ al fiecăruia dintre coeficienții de transformare. Coeficienții de transformare din set, având bitul cel mai puțin semnificativ, sunt numărați pentru a se obține un rezultat al numărării. Rezultatul numărării este apreciat pentru a se determina cazul în care este un număr par. Când rezultatul numărării este apreciat ca fiind un număr par, unul din coeficienții de transformare este modificat, pentru a se obține un coeficient de transformare modificat. Coeficientul de transformare modificat transformă rezultatul numărării într-un număr impar. în final, setul de coeficienți de transformare, incluzând coeficientul de transformare modificat, este supus transformării ortogonale inverse.

Aparatul conform invenției cuprinde un circuit de apreciere a bitului celui mai puțin semnificativ pentru aprecierea stării bitului celui mai puțin semnificativ al fiecărui coeficient de transformare. Un circuit de numărare furnizează rezultatul numărării prin numărarea acelor coeficienți de transformare pe care circuitul de apreciere a bitului celui mai puțin semnificativ îi determină ca având bitul cel mai puțin semnificativ unu. Un circuit de apreciere aparității rezultatului numărării apreciază cazul în care rezultatul numărării de la circuitul de numărare este un număr par. în final, un circuit de realizare a imparității rezultatului numărării operează în situația în care circuitul de apreciere a rezultatului numărării apreciază că rezultatul numărării este un număr par, pentru a modifica unul dintre coeficienții de transformare pentru a furniza un coeficient de transformare modificat. Coeficientul de transformare modificat face ca rezultatul numărării să fie un număr impar. în final, un circuit de transformare ortogonală inversă primește setul de coeficienți de transformare, incluziv coeficientul de transformare modificat, de la circuitul de realizare a imparității rezultatului numărării.

Invenția propune, de asemenea, un sistem pentru comprimarea unui semnal de imagine de film. Semnalul de imagine de film include imagini, și fiecare imagine este divizată în blocuri. Aparatul cuprinde un codificator de anticipare, care codifică în mod anticipativ blocurile semnalului de imagine de film, prin folosirea unor blocuri de adaptare ale unei imagini de referință pentru formarea unor blocuri de diferență.

RO 115926 Bl

590

Un codificator de bloc de diferență comprimă blocurile de diferență care provin de la codificatorul de anticipare pentru formarea unui semnal de imagine de film comprimat. Codificatorul de bloc de diferență cuprinde un circuit de transformare ortogonală, care aplică transformarea ortogonală blocului de diferență de la codificatorul de anticipare, pentru a furniza blocuri de coeficienți de transformare, și un cuantificator care cuantifică blocurile de coeficienți de transformare de la circuitul de transformare ortogonală, pentru a furniza blocurile de semnal comprimate. Semnalul de imagine de film comprimat este obținut din blocurile de semnal comprimate.

Sistemul mai cuprinde un decodor local care decomprimă blocurile de semnal comprimate de la codificatorul de bloc de diferență, pentru a furniza niște blocuri de diferență restabilite fără producerea unor erori de rotunjire, atunci când blocurilor de semnal comprimate li se aplică transformarea ortogonală inversă. Decodorul local cuprinde un cuantificator invers care cuantifică invers blocurile de semnal comprimate de la codificatorul de bloc de diferență, pentru a furniza blocuri de coeficienți de transformare restabiliți. Un aparat conform invenției pre-procesează coeficienții de transformare restabiliți. în final, un circuit de transformare ortogonală inversă primește blocul de coeficienți de transformare restabiliți, inclusiv coeficientul de transformare cu paritate inversată, de la un mijloc de imparitate a sumei. Circuitul de transformare ortogonală inversă furnizează blocurile de diferență restabilite.

Aparatul poate include, de asemenea, un codificator cu anticipare care decodifică în mod anticipativ blocurile de diferență restabilite de la decodorul local, pentru a reconstrui blocurile de imagine de adaptare pentru blocurile semnalului de imagine de film. în final, aparatul cuprinde o memorie de imagine care păstrează blocurile de imagine reconstruite de la decodorul cu anticipare ca blocuri de imagine reconstruită pentru a fi folosite ca imagine de referință la codificarea cu anticipare a altor imagini ale semnalului de imagine de film.

Invenția realizează, de asemenea, un aparat pentru decomprimarea unui semnal de imagine de film comprimat pentru a furniza un semnal de ieșire de imagine de film. Semnalul de imagine de film comprimat cuprinde porțiuni de semnal reprezentând fiecare o imagine a semnalului de imagine de film de ieșire. Porțiunile de semnal cuprind blocuri de semnal comprimat codificat, cu diferite lungimi. Aparatul cuprinde un codificator în lungime variabilă invers, care aplică codificarea în lungime variabilă inversă unor blocuri de semnal comprimate, codificate în lungime variabilă, pentru a furniza blocuri de semnal comprimat.

Un decodor decomprimă blocurile de semnal comprimate de la codificatorul în lungime variabilă invers, pentru a furniza niște blocuri de diferență restabilite fără a produce erori de rotunjire la transformarea ortogonală inversă, a blocurilor de semnal comprimate. Decodorul cuprinde un cuantificator inversor, care cuantifică invers fiecare bloc de semnal comprimat de la codificatorul de bloc de diferență, pentru a furniza un bloc de coeficienți de transformare restabiliți. Un aparat conform invenției preprocesează coeficienții de transformare restabiliți. Un circuit de transformare ortogonală inversă primește blocul de coeficienții de transformare restabiliți, inclusiv coeficientul de transformare cu paritate inversată, de la sumatorul de imparitate, și furnizează blocurile de diferență restabilite.

Aparatul poate include, de asemenea, un decodor cu anticipare, care decodifică în mod anticipativ blocurile de diferență restabilite de la decodor, pentru a

595

600

605

610

615

620

625

630

635

RO 115926 Bl reconstrui blocurile de imagine, și o memorie de imagine care păstrează blocurile de imagine reconstruite de la decodorul cu anticipare, ca blocuri ale unei imagini reconstruite. Imaginea reconstruită are rolul de a fi folosită ca imagine de referință pentru decodificarea cu anticipare a altor imagini ale semnalului de imagine de film, în final, aparatul include un circuit care citește semnalul de ieșire de imagine de film care iese din memoria de imagine.

în aparatul de decomprimare, descris anterior, acumulatorul, circuitul de apreciere a parității, și circuitul de imparitate din decodor pot fi înlocuite printr-un circuit de determinare a bitului celui mai puțin semnificativ, care determină bitul cel mai puțin semnificativ la fiecare din coeficienții de transformare restabiliți; un numărător care furnizează un rezultat al numărării prin numărarea coeficienților de transformare restabiliți din fiecare bloc care au bitul cel mai puțin semnificativ de unu; un circuit de apreciare a rezultatului numărării, care apreciază situația în care rezultatul numărării de la numărător este un număr par; și un circuit de imparitate a rezultatului numărării, care lucrează atunci când circuitul de apreciare a rezultatului numărării apreciază că rezultatul amintit este un număr par, pentru a modifica unul dintre coeficienții de transformare restabiliți din bloc, astfel încât să furnizeze un coeficient de transformare modificat, care transformă rezultatul numărării într-un număr impar.

Invenția mai propune o metodă de comprimare a unui semnal de imagine de film, pentru a furniza un semnal de imagine de film comprimat. în cazul metodei codificarea cu anticipare și procesarea transformării ortogonale sunt aplicate blocurilor de semnal de imagine de film pentru a furniza blocuri de coeficienți de transformare din care este obținut semnalul de imagine de film comprimat. Blocurile de coeficienți de transformare sunt însumate și făcute impare, prin folosirea metodei conform invenției, înainte de aplicarea procesării transformării ortogonale inverse și a decodificării cu anticipare, pentru a se furniza blocurile unei imagini reconstruite, care să fie folosită ca imagine de referință în codificarea cu anticipare a altor imagini ale semnalului de imagine de film.

Invenția propune, de asemenea, o metodă pentru comprimarea unui semnal de imagine de film, pentru a furniza un semnal de imagine de film comprimat, în care este detectată mișcarea dintre blocurile unei imagini a semnalului de imagine de film și blocurile unui semnal de imagine reconstruite, care servește drept imagine de referință, iar imaginii de referință îi este aplicată o compensare de mișcare ca răspuns la mișcarea detectată, pentru a se obține blocurile de adaptare ale imaginii de referință. Blocurile de adaptare ale imaginii de referință sunt folosite pentru aplicarea unei codificări cu anticipare blocurilor semnalului de imagine de film, pentru a se obține blocurile de diferențe. Blocurile de diferențe sunt transformate ortogonal, pentru a se obține blocuri de coeficienți de transformare. Semnalul comprimat este obținut din blocurile de coeficienți de transformare, prin aplicarea cuantificării și codificării cu lungime variabilă. înainte de aplicarea procesării transformării ortogonale inverse blocurilor de coeficienți de transformare pentru obținerea blocurilor de diferențe restabilite, fiecare bloc de coeficienți de transformare este însumat și suma făcută impară, folosind metoda conform invenției, pentru prevenirea apariției erorilor de rotunjire în procesarea transformării ortogonale inverse. în final, blocurilor de diferențe restabilite le este aplicată decodificarea cu anticipare, pentru a se obține blocuri de imagine ale unei imagini reconstruite, pentru a fi folosite ca imagine de referință la aplicarea codificării cu anticipare altor imagini ale semnalului de imagine de film.

RO 115926 Bl în continuare, va fi descris modul în care prezenta invenție împiedică apariția erorilor de neadaptare cumulative. Analiza ecuației (4) arată că un dezacord apare atunci când expresiile din ecuație produc un rezultat de tipul (2n+1]/2, unde n este orice număr întreg.

Ecuația (4) poate fi restrânsă la:

f(x.y) = 1/8 ACC unde ACC este suma tuturor coeficienților.

Cea mai frecventă schemă de neadaptare este următoarea:

f(x,y) = 1/8 ACC = (2n+1)/2 = 1/8 [4*(2n+1J]

Pornind de aici, se poate observa că, dacă ACC este făcut un număr impar, eroarea de neadaptare nu va apare niciodată.

în conformitate cu cele arătate, prezenta invenție folosește o schemă de cuantificare inversă a coeficienților DCT, iar apoi, înainte de procesarea IDCT, o schemă pentru calculul sumei coeficienților DCT. Dacă suma coeficienților DCT este o valoare pară, (adică paritatea sumei este pară), paritatea unuia dintre coeficienții DCT este modificată pentru a face suma coeficienților DCT o valoare impară (adică a face paritatea sumei impară). Este suficientă schimbarea parității unui singur coeficient DCT pentru a face impară suma coeficienților DCT. în plus, poate fi schimbată paritatea coeficientului care are cea mai mică influență asupra valorii de ieșire a IDCT. Cu alte cuvinte, această invenție împiedică în mod efectiv apariția erorilor de neadaptare prin verificarea parității sumei coeficienților DCT înainte de procesarea IDCT și, dacă paritatea sumei este pară, modificând paritatea unuia dintre coeficienții DCT pentru a face impară suma coeficienților DCT.

Trebuie subliniat faptul că, în conformitate cu prezenta invenție, este suficientă modificarea parității unui singur coeficient DCT pentru a face impară suma coeficienților DCT, MPEG1 face impari toți coeficienții DCT, ceea ce reduce rezoluția coeficienților DCT supuși procesării IDCT cu un factor de doi. Procedura de prevenire a apariției erorii de neadaptare conform invenției, pe de altă parte, face impară suma coeficienților DCT într-un mod care nu conduce la descreșterea substanțială a acurateței valorilor de intrare și ieșire ale IDCT. Atunci când metoda conform invenției este aplicată unui sistem de comprimare a semnalului de imagine de film, unui sistem de decomprimare a unui semnal de imagine de film comprimat, sau unui aparat de transmisie a unui semnal de imagine de film comprimat, degradarea calității imaginii este redusă la minim.

în plus, în cazul în care metoda conform invenției este aplicată unui sistem MPEG, etapa minimă de cuantificare poate fi 1, spre deosebire de metoda din stadiul anterior al tehnicii, în care etapa minimă de cuantificare era de 2.

Invenția va fi descrisă în continuare, cu referire la prezentarea care urmează a unor exemple de realizare și a fig. 1...3D anexate, care reprezintă:

- fig. 1, schema bloc reprezentând structura aparatului de comprimare a semnalului de imagine de film convențional conform sistemului MPEG;

- fig. 2, schema bloc reprezentând structura unui aparat de decomprimare a unui semnal de imagine de film comprimat convențional, conform sistemului MPEG;

-fig. 3, secvența în care un semnal de imagine de film este comprimat în sistemul MPEG;

- fig. 4, exemple curente de valori ale coeficienților DCT;

685

690

695

700

705

710

715

720

725

RO 115926 Bl

- fig. 5, etapele de procesare folosite pentru cuantificarea inversă atât a intramacroblocurilor, cât și a non-intra-macroblocurilor, în sistemul MPEG1 convențional;

- fig. 6, schema bloc ce arată configurația unui prim exemplu de realizare a unui aparat de comprimare a semnalului de film, conform invenției;

- fig. 7, modul în care un bloc de coeficienți DCT este citit folosind scanarea zigzag;

- fig. 8, diagrama bloc a unui prim exemplu de realizare a circuitului de imparitate a sumei 14 din fig. 6;

- fig. 9, schema bloc ce arată funcționarea circuitului de imparitate a sumei din fig- 8;

- fig. 10.A, diagrama bloc a unui al doilea exemplu de realizare a circuitului de imparitate a sumei din fig. 6;

- fig. 1O.B, o variantă a celui de al doilea exemplu de realizare a circuitului de imparitate a sumei din fig. 6;

- fig. 11, schema bloc ce arată un prim exemplu de realizare a unui inversor de paritate din fig. 8;

- fig. 12, schema bloc ce explică funcționarea unui al doilea exemplu de realizare a inversorului de paritate menționat mai sus;

- fig. 13, schema bloc a celui de al doilea exemplu de realizare a inversorului de paritate menționat;

- fig. 14, schema bloc ce explică funcționarea unui al treilea exemplu de realizare a inversorului de paritate menționat;

- fig. 15, schema bloc a unui al treilea exemplu de realizare a inversorului de paritate menționat mai sus;

-fig. 16, schema bloc ce explică funcționarea celui de-al patrulea exemplu de realizare a inversorului de paritate;

-fig. 17, schema bloc pentru un al patrulea inversor de paritate menționat mai sus;

- fig. 18, schema bloc a unui al treilea exemplu de realizare a circuitului de imparitate a sumei, arătat mai sus în fig. 6;

-fig. 19, diagrama configurației unui prim exemplu de realizare a unui aparat de decomprimare a filmului comprimat, conform invenției;

- fig. 20, diagrama bloc a unui cuantificator invers și a unui dispozitiv de imparitate a sumei în aparatul de decomprimare a semnalului de film comprimat, din fig. 19;

- fig. 21, desfășurătorul în timp, ce explică funcționarea cuantificatorului invers și a dispozitivului de imparitate a sumei de mai sus;

-fig. 22, diagrama bloc ce arată configurația unui al doilea exemplu de realizare a unui aparat de comprimare a semnalului de film, conform invenției;

- fig. 23, diagrama bloc ce arată un prim exemplu de realizare a unui circuit de imparitate a sumei într-un al doilea exemplu de realizare a aparatului de comprimare a semnalului de imagine de film, din fig. 22;

- fig. 24, schema bloc reprezentând un al doilea exemplu de realizare a unui circuit de imparitate a sumei din al doilea exemplu de realizare a aparatului de comprimare a semnalului de imagine de film, reprezentat în fig. 22;

-fig. 25, schema bloc reprezentând un al treilea exemplu de realizare a

RO 115926 Bl circuitului de imparitate a sumei în cel de al doilea exemplu de realizare a aparatului de comprimare a semnalului de imagine de film, reprezentat în fig. 22;

- fig. 26, schema bloc reprezentând un exemplu de realizare a invertorului de paritate din circuitele de imparitate a sumei reprezentate în fig. 23...25;

-fig. 27, o primă modificare a invertorului de paritate reprezentat în fig. 26;

-fig. 28, o a doua modificare a invertorului de paritate reprezentat în fig. 26; -fig. 29, o a treia modificare a invertorului de paritate reprezentat în fig. 26;

- fig. 30, schema bloc reprezentând structura unui al doilea exemplu de realizare a aparatului de decomprimare a semnalului de imagine de film comprimat conform invenției.

în continuare vor fi descrise, cu referire la figuri, exemple de realizare a unei metode de transformare cosinus discretă, a unui aparat de transformare cosinus inversă, a unui aparat de comprimare a unui semnal de imagine de film, a unui aparat de decomprimare a unui semnal de imagine de film, a unui aparat de decomprimare a unui semnal de imagine de film comprimat și a unui aparat de transmisie.

Invenția este aplicată unui sistem de codificare în care sunt combinate codificarea cu anticipare cu compensare de mișcare și procesarea transformării cosinus discrete (DCT). Acest sistem de codificare hibrid este descris în ISO-IEC/ JTC1/ SC2/WG11 (denumit popular MPEG). Structura de bază a sistemului hibrid de codificare MPEG este bine cunoscută. Raportul WG11 cuprinde un glosar util al termenilor folosiți aici.

Codificarea cu anticipare cu compensare de mișcare este o metodă de reducere a redundanței unui semnal de imagine de film prin exploatarea corelației semnalului de imagine de film în domeniul timp. Anticiparea cu compensare de mișcare a imaginii curente (adică a imaginii care este codificată în momentul respectiv) este realizată folosind o altă imagine a filmului, deja codificată, ca imagine de referință. Erorile anticipate cu compensare de mișcare rezultate sunt incluse în semnalul comprimat împreună cu un vector de mișcare și un mod de anticipare etc. Acest lucru reduce semnificativ cantitatea de informație din semnalul de imagine de film comprimat, necesară reprezentării imaginii curente.

Semnalul de eroare anticipată cu compensare de mișcare este comprimat folosind un aparat de comprimare a semnalului care exploatează corelația spațială a fiecărei imagini ce constituie filmul. Aparatul de comprimare a semnalului de diferență, include, în mod obișnuit, un circuit de transformare ortogonală, ca de ex. un circuit DCT și un cuantificator. DCT este o formă de transformare ortogonală care concentrează semnalul de putere în componente de frecvență specifice ca rezultat al unei corelații intra-imagine (câmp sau cadru) bidimensionale a imaginii. în acest mod, numai coeficienții concentrați și distribuiți sunt incluși în semnalul comprimat, fie direct, fie după o comprimare adițională. Aceasta reduce, în continuare, cantitatea de informație în semnalul de film comprimat, necesară pentru a reprezenta imaginea curentă.

Codificarea de anticipare, prin compensarea mișcării intra-imagine, poate fi realizată între cadrele semnalului de film. Alternativ, dacă semnalul de film este un semnal intercalat, codificarea de anticipare pentru compensarea mișcării intra-imagine poate fi realizată între câmpuri. în plus, codificarea de anticipare pentru compensarea mișcării poate fi cumulată adaptiv între codificarea inter-cadru și codificarea intercâmp, funcție de proprietățile semnalului de film.

775

780

785

790

795

800

805

810

815

820

RO 115926 Bl

Configurația practică a aparatului de comprimare a semnalului de film la care invenția este aplicată, este arătată în fig. 6. în aparatul din fig. 6, semnalul de film este divizat în imagini și este comprimat imagine - cu - imagine. Fiecare imagine este divizată în blocuri de imagine și imaginea este comprimată bloc-cu-bloc. Blocul de imagine de comprimat, va fi numit bloc de imagine curent. Blocul de imagine curent este un bloc al unei imagini numite imagine curentă. Semnalul de film, uzual un semnal video, este transmis unui prim grup de memorii de imagine 2, în care mai multe imagini ale semnalului de film sunt stocate temporar. Un controlor de memorie 3 controlează citirea imaginilor din primul grup de memorii de imagine 2 și dintr-un al doilea grup de memorii de imagine 4. Controlorul de memorie 3 transmite, de asemenea, un semnal de start felie SS și un semnal de start macrobloc BS la un contor felie macro bloc 5. Controlorul de memorie transmite aceste semnale sincron cu fiecare felie și fiecare macrobloc al fiecărei imagini (de ex. imaginea curentă) citite din primul grup de memorie 2 pentru comprimare. O felie este un rând orizontal de blocuri, acoperind lățimea imaginii.

Un anticipator de mișcare 6 realizează anticiparea mișcării prin efectuarea adaptării blocului între blocul de imagine curent și blocuri multiple ale imaginilor anterioare și următoare, stocate în primul grup de memorii de imagine 2. Adaptarea blocului este realizată folosind blocuri de, de ex: 16 x 16 pixeli. Semnalul de indicare a imaginii de referință cu anticiparea mișcării, generat de controlorul de memorie 3, alege din blocurile imaginilor anterioare și următoare stocate în primul grup de memorii de imagine 2 blocul de adaptare pentru blocul curent. Anticipatorul de mișcare 6 transmite apoi, la un compensator de mișcare 7, ca vector de mișcare MV, poziția unui bloc dintr-una din imaginile anterioare sau următoare, stocate în primul grup de memorii de imagine, pentru care diferențele între acest bloc și blocul de imagine curent, adică eroarea de anticipare a mișcării, sunt minime.

Ca răspuns la vectorul de mișcare MV, compensatorul de mișcare 7 face ca un bloc al fiecărei imagini reconstruite stocate în al doilea grup de memorii de imagine 4 să fie citit ca un bloc de adaptare potențial. Poziția în imaginile reconstruite din care blocurile de adaptare potențiale sunt citite, este specificată în vectorul de mișcare MV. Semnalul de indicare a imaginii de referință pentru compensarea mișcării, din controlorul de memorie 3, selecționează unul din blocurile de adaptare potențiale citite din al doilea grup de memorii de imagine 4, ca bloc de adaptare pentru blocul curent. Imaginile reconstruite, stocate în al doilea grup de memorii de imagine 4, sunt imagini care au fost reconstruite decodificând local coeficienții DCT cuantificați, generați de un codificator al blocului de diferență 9, care va fi descris mai jos.

Imaginea reconstruită din care blocul de adaptare este selectat de semnalul de indicare a imaginii de referință pentru mișcarea compensată depinde de modul de anticipare a imaginii curente. în modul de anticipare înainte, blocul de adaptare este selectat dintr-o imagine reconstruită anterioară. în modul de anticipare bidirecțional, blocul de adaptare este selectat dintr-o imagine reconstruită anterioară, o imagine reconstruită viitoare, sau poate fi generat prin realizarea unei operațiuni liniare (de ex:calculul valorii medii) între blocuri ale unei imagini reconstruite anterioare sau imagini reconstruite ulterioare. în final, când imaginea curentă este codificată în modul de codificare intra-imagine, adică imaginea este codificată fără anticipare este utilizat

RO 115926 Bl

870 ca bloc de adaptare, un bloc zero, în care toate valorile în pixeli sunt puse pe zero. Blocurile de adaptare citite din al doilea grup de memorii de imagine 4 sunt modificate corespunzător, astfel încât este selectat blocul de adaptare cu potrivire optimă pentru fiecare bloc al semnalului de film.

Compensatorul de mișcare 7, selectează modul de anticipare pentru fiecare imagine, prin calcularea mai întâi a sumei valorilor absolute ale diferențelor pixel-cupixel între blocul de imagine curent și blocurile de adaptare potențiale generate în diferite moduri de anticipare. Apoi, compensatorul de mișcare selectează modul de anticipare pentru care această sumă este minimă.

Compensatorul de mișcare furnizează semnalul modului de anticipare MM, care indică modul de anticipare selectat, codificatorului în lungime variabilă 17, care va fi descris mai jos. Compenstorul de mișcare 7, de asemenea, face ca al doilea grup de memorii de imagine 4 să furnizeze blocul de adaptare 52 pentru modul de anticipare selectat, la un circuit de generare a diferenței 8.

Circuitul de generare a diferenței 8, de asemenea, primește blocul de imagine curent S1 al semnalului de film citit, de la primul grup de memorii de imagine 2 și calculează diferența pixel-cu-pixel, între blocul de imagine curentă 51 și blocul de adaptare S2. Circuitul de generare a diferenței furnizează blocul de diferență rezultat S3 codificatorului de bloc de diferență 9. Codificatorul blocului de diferență 9 comprimă blocul de diferență S3, pentru a forma un bloc de coeficienți de transformare cuantificați SC. Blocul de coeficienți de transformare cuantificați SC este furnizat întrun decodor local 10, unde este decomprimat, pentru a se obține blocul de diferență restabilit 54. Decodorul local 10, din aparatul de comprimare a semnalului de filtru, are o configurație similară cu cea a aparatului de decomprimare a semnalului de film comprimat, care este descris mai jos, dar de care diferă, în detalii.

Codificatorul blocului de diferență 9 și decodificatorul local 10 vor fi acum descriși. Codificatorul blocului de diferență 9 cuprinde un circuit DCT 11 și un cuantificator 12, așa cum apare în fig. 6. Circuitul DCT 11 folosește o procesare DCT pentru a transforma ortogonal blocul de diferență 8. Circuitul DCT 11 furnizează blocul rezultat de coeficienții DCT la cuantificatorul 12. Cuantificatorul 12 cuantifică blocul de coeficienți DCT pentru a furniza blocul de coeficienți DCT cuantificați SC.

Decodorul local 10 cuprinde un cuantificator invers 13, un circuit de realizare a imparității sumei 14 și un circuit IDCT 15, ca în fig. 6. Cuantificatorul invers 13 folosește un tabel de cuantificare pentru a cuantifica invers blocul de coeficienți DCT cuantificați SC de la cuantificatorul 12. Circuitul de imparitate realizează o operațiune de inversare a parității la blocul rezultat al coeficienților DCT, când suma coeficienților DCT nu este un număr impar. Aceasta împiedică producerea erorii de neadaptare când blocul de coeficienți DCT cu suma modificată impar este transformat ortogonal invers. Circuitul IDCT 15 realizează procesarea transformării cosinus discrete inverse (IDCT) la blocul coeficienților DCT cu suma modificată impar din circuitul de imparitate 14, pentru a furniza blocul de diferență restabilit.

Va fi descrisă acum cuantificarea realizată de cuantificatorul 12. Fiecare bloc de coeficienți DCT 8x8 este cuantificat. Fiecare bloc de imagine comprimat în modul de codificare intra - imagine (o imagine -1) este numit un intra macrobloc.

875

880

885

890

895

900

905

RO 115926 Bl

Fiecare bloc comprimat în modul de codificare inter-imagine este numit non-intra macrobloc. Când un intra macrobloc este transformat ortogonal, coeficientul DCT al componentei (0,0) este un coeficient DC. Coeficientul CC este cuantificat prin divizare, cu rotunjire, coeficientul CC divizat prin 8, când se cuantifică cu 8 biți precizie, prin 4, când se cuantifică cu 9 biți precizie, prin 2 când se cuantifică cu 10 biți precizie, și cu 1 când cuantifică cu 11 biți precizie. Componenta CC a unui intra macrobloc este cuantificată conform următoarelor ecuații care sunt scrise în sintaxa program C:

QDC = dc // 8 (8bits)

QDC = dc // 4 (9bits) (5)

QDC = dc // 2 (10bits)

QDC = dc //1 (11 bits) unde dc este coeficientul CC și QDC este coeficientul CC cuantificat. Coeficienții DCT, alții decât coeficientul DC, rezultați din transformarea ortogonală a unui intra macrobloc (componente AC) sunt cuantificați prin determinarea factorilor de cuantificare ac(i,j) prin evaluarea coeficienților DCT ac(i,j) prin matricea de evaluare Wi, conform următoarei ecuații:

ac(i.j) = (16 *ac(i,j)J // Wi(i,j) (6)

Coeficienții matricei de evaluare Wi sunt:

Wi=	8	16	19	22	26	27	29	34	(7)
	16	16	22	24	27	29	34	37
	19	22	26	27	29	34	34	38
	22	22	26	27	29	34	37	40
	22	26	27	29	32	35	40	48
	26	27	29	32	35	40	48	58
	26	27	29	34	38	46	56	69
Apoi,	folosind următoarea ecuație,	factorii	de	cuantificare	ac(i,j) sunt
cuantificați	pentru	a determina	nivelul	de	cuantificare	QAC(i.j), al	respectivilor

coeficienți AC.

Q4q/,/) = ac [i.j] +sigr[ac [i,j]]*[[p^mquant]//q] [2*mquant] (8) în ecuația de mai sus, p și q sunt numere întregi fixate arbitrar, de exemplu, p=3 și q=4 și mquant este coeficientul de cuantificare.

Coeficienții DCT care rezultă din transformarea ortogonală a unui macrobloc codificat interimagine (un non intra-macrobloc) sunt cuantificați prin determinarea factorului de cuantificare ac(i,j) prin ponderarea tuturor coeficienților DCT obținuți prin transformarea non intra-macroblocului cu matricea de ponderare Wn conform următoarei ecuații:

ac(i,j)=(16*ac(i,j))//Wn(i,j) (9)

Coeficienții matricei de ponderare Wn sunt următorii:

16	17	18	19	20	21	22	23
17	18	19	20	21	22	23	24
18	19	20	21	22	23	24	25
19	20	21	22	23	24	26	27
20	21	22	23	25	26	27	28
21	22	23	24	26	27	28	30
22	23	24	36	27	28	30	31
23	24	25	27	28	30	31	33

(10)

RO 115926 Bl

Apoi, folosind următoarea ecuație, factorii de cuantificare acfi.j] sunt cuantificați pentru a determina nivelul de cuantificare QAC(i,j) al coeficienților AC.

QAC(i,j) = ac(i,j) / (2* mquant] if (mquant = = odd] = (ac(i,j) + 1 / (2* mquant) (11) if(mquant == even AND ac' < O) = (ac(i,j) -1 / (2*mquant) if (mquant = = even AND ac’ > O)

Nivelele de cuantificare rezultate QAC (i,j) sunt furnizate codificatorului în lungime variabilă 17 și decodorului local 10, așa cum s-a arătat mai sus cu blocul de coeficienți DCT cuantificați SC.

Codificatorul în lungime variabilă 17, aplică codificarea în lungime variabilă la blocul de coeficienți DCT cuantificați, obținuți prin cuantificarea blocului de coeficienți DCT. Codificatorul în lungime variabilă 17 determină diferențele între coeficienții de transformare cuantificați în patru blocuri de luminanță, constituind fiecare câte un macrobloc, și coeficientul CC al respectivului intra macrobloc. Codificatorul în lungime variabilă folosește apoi tabelul de codificare în lungime variabilă, pentru a aplica codificarea în lungime variabilă la valorile de diferență rezultate. Această tehnică exploatează corelația înaltă dintre cele patru blocuri adiacente de luminanță, ceea ce înseamnă că, coeficienții CC au în mod efectiv aceași valoare. Codificatorul în lungime variabilă 17 determină, de asemenea, diferențele dintre coeficienții cuantificați ai celor două blocuri de diferență color și utilizează un tabel de codificare în lungime variabilă, pentru a aplica codificarea în lungime variabilă la valorile de diferență rezultate. Tabelul de codificare în lungime variabilă pentru coeficienții de luminanță și pentru diferențele color sunt diferite unul de altul.

Codificatorul în lungime variabilă 17 aplică codificare în lungime variabilă, blocului de coeficienți DCT cuantificați prin citirea blocului de coeficienți în ordine scanată zig-zag, începând cu coeficientul DCT al componentei (0,0) din fig. 7. Blocul de coeficienți DCT cuantificați este citit în scanare zig-zag, deoarece, coeficienții DCT diferiți de zero, rezultați din procesarea DCT sunt, în general, concentrați în vecinătatea componentei (0,0). Apoi citirea coeficienților DCT în scanare zig-zag mărește eficiența codificării în lungime variabilă prin mărirea parcursului coeficienților DCT zero consecutivi citiți, între coeficienții DCT diferiți de zero.

Codificatorul în lungime variabilă 17 citește coeficienții în ordinea de scanare zig - zag și stabilește valoarea (cu alte cuvinte nivelul) fiecăruia din coeficienții DCT diferiți de zero și numărul (cu alte cuvinte parcursul) de coeficienți DCT zero care îl precede. Astfel, se realizează o codificare în lungime variabilă cu două dimensiuni a blocului de coeficienți DCT. După codificare, coeficienții din bloc se exprimă printr-un număr de parcurs și nivel. Codificatorul în lungime variabilă, adună de asemenea, un cod de 2 biți, EOB, care indică coeficientul DCT diferit de zero, care este ultimul coeficient DCT diferit de zero. Codificatorul în lungime variabilă 17 furnizează convertorului de adrese (nereprezentat) adresa ultimului coeficient diferit de zero în ordinea de scanare zig-zag. Convertorul de adrese convertește adresa în ordinea de scanare în zig-zag la o adresă EOB - adrs, în ordinea de scanare rastru. Codificatorul în lungime variabilă furnizează adresa EOB-adrs la circuitul de realizare a imparității sumei 14.

960

965

970

975

980

985

990

995

1000

RO 115926 Bl

Circuitul de realizare a imparității sumei 14 stochează adresa EOB-adrs în ordinea de scanare rastru, într-un registru 25 arătat, de ex. fig. 8, care va fi descris mai jos.

Va fi descris acum cuantificatorul invers 13. Cuantificatorul 13 primește blocul de coeficienți DCT cuantificați SC de la codificatorul blocului de diferență 10, cuantifică invers blocul de coeficienți DCT cuantificați pentru a furniza un bloc de coeficienți DCT. în practică, cuantificatorul invers 13 cuantifică invers coeficienții CC cuantificați, rezultați din transformarea ortogonală a unui intra macrobloc, utilizând procesarea definită de ecuația (12) pentru a furniza coeficienții CC respectivi. Cuantificatorul invers 13 cuantifică invers coeficienții AC, rezultați din transformarea ortogonală a intra macroblocului, utilizând procesarea definită de ecuația (13). în final, cuantificatorul invers 13 cuantifică invers toți coeficienții rezultați din transformarea ortogonală a unui non-intra macrobloc, utilizând procesarea definită de ecuația (14). roriD ΓΊΊ — Q *

QDC

QDC (9 bits)

QDC (10 bits)

QDC (11 bits) * QAC(i.j) * Wi(i.j)) / 16 rec(D,O) = 1 rec(i.j) = (mquant * 2 if (QAC(i.j) = O) rec (i,j) = O (12) (13) if (QAC(i.j) > O) rec(i.j) = ((2 * QAC(i.j) + 1) mquant * Wn(i,j)J / 16 if (QAC(i.j) < O) rec(i.j) = ((2 * QAC(i,j) - 1) * mquant * Wn(i.j)) / 16 if (QAC (i.j) = □) (14) rec (i,j) = □

Blocul rezultat de coeficienți DCT este furnizat de cuantificatorul invers 13 la circuitul de realizare a imparității sumei 14, un exemplu practic fiind arătat în fig. 8.

Circuitul de realizare a imparității sumei 14 cuprinde un acumulator 23A, un circuit de apreciere a parității 21 și un inversor de paritate 28. Acumulatorul 23A determină suma coeficienților DCT din blocul de coeficienți DCT primiți de la cuantificatorul invers 13. Un circuitul de apreciere a parității 21 judecă dacă suma coeficienților DCT determinați de acumulatorul 23A, este un număr impar sau un număr par, adică, dacă paritatea sumei coeficienților DCT este pară sau impară. Numai când circuitul de apreciere a parității judecă faptul că paritatea sumei coeficienților DCT este pară, inversorul de paritate 28 schimbă paritatea cel puțin unuia dintre coeficienții din bloc, pentru a face paritatea unei sume a coeficienților DCT impară, adică suma coeficienților DCT este modificată impar. Aceasta previne producerea erorii de neadaptare, când blocul de coeficienți DCT cu sumă impară, din circuitul de realizare a imparității sumei 14 este transformat ortogonal invers de circuitul IDCT 15.

Contorul 20 numără numărul de coeficienți DCT primiți de la cuantificatorul invers 13 și furnizează numărul rezultat coeff - adrs circuitului de apreciere a parității

RO 115926 Bl

1050 și unui selector de memorie 22. Acumulatorul 23A cuprinde un sumator 23 și un registru 24. Sumatorul 23 adună fiecare coeficient DCT al unui bloc de coeficienți DCT primit de la cuantificatorul invers 13 la suma coeficienților DCT, deja primiți în blocul stocat în registrul 24. Registrul 24 este resetat după ce a fost determinată suma pentru fiecare bloc de coeficienți DCT. Suma coeficienților DCT rezultată este furnizată de la sumatorul 23 la registrul 24 și la circuitul de apreciere a parității 21. Acumulatorul 23A are nevoie doar de suma celor mai puțini semnificativi biți din coeficienții DCT din bloc, pentru a furniza un rezultat adecvat pentru circuitul de apreciere a parității, care să judece dacă paritatea sumei coeficienților DCT este pară sau impară.

Circuitul de apreciere a parității 21 judecă dacă paritatea sumei coeficienților DCT din blocul de coeficienți DCT este impară sau pară, ca răspuns la valoarea numărului coeff-adrs primit de la contorul 20. Când toți coeficienții DCT din bloc au fost furnizați acumulatorului 23A, valoarea coeff-adrs indică că acumulatorul 23A a determinat suma tuturor coeficienților DCT din bloc. Ca răspuns la valoarea numărului coeff-adrs, circuitul de apreciere a parității 21 judecă dacă paritatea sumei coeficienților DCT din acumulatorul 23A este pară sau impară. De exemplu, în cazul unei transformări DCT 8x8 bidimensionale, circuitul de apreciere a parității 21 judecă dacă paritatea sumei coeficienților DCT de la acumulatorul 23A este pară sau impară când valoarea coeff-adrs arată că toți cei 64 de coeficienți DCT din bloc au fost furnizați acumulatorului 23A.

în practică, de exemplu, când fiecare coeficient DCT este reprezentat printr-un număr binar, circuitul de apreciere a parității 21 examinează cel mai puțin semnificativ bit (LSB) al sumei coeficienților DCT primiți de la acumulatorul 23A. Un LSB zero indică faptul că paritatea sumei este pară. în acest caz, circuitul de apreciere a parității 21 furnizează semnalul de cerere a procesării REQ1 la inversorul de paritate 28 pentru a determina ca inversorul de paritate să îndeplinească operațiunea de inversare a parității. Ca răspuns la semnalul de cerere a procesării REQ1 inversorul de paritate 28 schimbă paritatea a cel puțin unuia din coeficienții DCT impară. Pe de altă parte, un LSB unu indică că paritatea sumei este impară.

în acest caz, circuitul de apreciere a parității 21 nu furnizează semnalul de cerere procesare REQ1 și inversorul de paritate 28 nu modifică paritatea niciunui coeficient DCT din bloc.

în circuitul practic arătat, coeficienții DCT din cuantificatorul invers 13 sunt stocați într-o primă memorie 26 sau într-o a doua memorie 27, prin selectorul de memorie 22. Selectorul de memorie 22 operează ca răspuns la valoarea numărului coeff-adrs din contorul 20. Astfel de exemplu, când selectorul de memorie 22 determină că toți coeficienții DCT din bloc au fost stocați în prima memorie 26, selectorul de memorie specifică a doua memorie, astfel încât coeficienții DCT ai blocului următor sunt stocați în a doua memorie 27. Astfel, blocuri consecutive de coeficienți DCT sunt stocate alternativ în prima memorie 26 și în a doua memorie 27. Când toți coeficienții DCT din bloc au fost stocați fie în prima memorie 26, fie în a doua memorie 27, memoria în care toți coeficienții DCT din bloc dunt stocați furnizează un semnal plin memorie FULL 1 sau FULL 2 la inversorul de paritate 28.

1055

1060

1065

1070

1075

1080

1085

1090

RO 115926 Bl

Când inversorul de paritate 28 primește semnalul plin memorie FULL 1 sau FULL 2, furnizează semnalul apt de citire RD-EN 1 sau RD-EN 2 la memoria care a furnizat semnalul plin memorie. Aceasta face ca blocul de coeficienți DCT să fie furnizat de la memoria care a generat semnalul plin memorie la inversorul de paritate. Inversorul de paritate operează cu blocul de coeficienți DCT citit din memorie pe una sau două căi, funcție dacă circuitul de apreciere a parității 21 a generat semnalul de cerere procesare REQ 1. Când inversorul de paritate 28 primește semnalul de cerere procesare REQ 1, inversează LSB al unuia din coeficienții DCT din bloc, de exemplu, ultimul coeficient diferit de zero în ordinea de scanare zig-zag. Inversorul de paritate identifică coeficientul DCT a cărui paritate poate fi inversată utilizând adresa coeficienților DCT a căror paritate poate fi inversată stocați în registrul 25. De exemplu, fig. 8 arată adresa ultimului coeficient diferit de zero, EOB-adrs furnizat în comparatorul 62. De aici, în acest exemplu, coeficientul DCT a cărui paritate poate fi inversată este ultimul coeficient diferit de zero. Când inversorul de paritate 28 inversează paritatea unui coeficient DCT a cărui paritate poate fi inversată, paritatea sumei coeficienților diferiți de zero de la primul la ultimul din bloc este făcută impară. Inversorul de paritate 28 furnizează toți coeficienții DCT, alții decât coeficientul DCT cu LSB-ul său inversat, circuitului IDCT 15 cu starea LSB-urilor lor neschimbată. Inversorul de paritate 28, furnizează, de asemenea, coeficientul DCT, a cărui paritate poate fi inversată la circuitul IDCT cu o stare a LSB-ului său dependentă de faptul dacă inversorul de paritate a primit semnalul de cerere procesare REQ 1.

Inversorul de paritate 28 poate fi realizat utilizând un computer sau un procesor de semnal digital, operând în conformitate cu schema bloc din fig. 9, de exemplu. în acest exemplu, coeficientul DCT, a cărui paritate poate fi inversată, este ultimul coeficient diferit de zero. La pasul SI, inversorul de paritate 28 judecă de la adresa EOB-adrs, dacă sau nu, coeficientul DCT care este prelucrat, este un coeficient DCT a cărui paritate poate fi inversată prin inversarea LSB-ului său. Dacă rezultatul de la pasul S1 este YES (Da), execuția trece la pasul S2. în caz contrar, execuția trece la pasul S5, care va fi descris mai jos. La pasul S2, inversorul de paritate 28, determină dacă semnalul de cerere de procesare REQ 1 a fost primit. Dacă rezultatul la pasul S2 este YES (Da) indicându-se că semnalul de cerere a procesării REQ 1 a fost primit, execuția trece la pasul S3. în caz contrar, când nu se primește nici o cerere, execuția trece la pasul S5. La pasul S3, inversorul de paritate 28 inversează LSB-ul, coeficientul DCT a cărui paritate poate fi inversată, pentru a inversa paritatea și deci a schimba paritatea sumei coeficienților DCT. Execuția trece la pasul S4, în care coeficientul DCT de pariate inversată este furnizat la circuitul IDCT 15 (fig. 1OA). Apoi, execuția se întoarce la pasul S1, unde coeficientul DCT următor este prelucrat.

Execuția trece la pasul S5, când coeficientul DCT care este prelucrat nu este un coeficient a cărui paritate poate fi inversată, sau când pentru coeficientul DCT a cărui paritate poate să fie inversată, inversarea nu se face deoarece semnalul de cerere de procesare REQ 1 nu a fost primit. La pasul S5, coeficientul DCT este furnizat la circuitul IDCT 15 fără modificări. Apoi, execuția se întoarce la pasul S1, unde următorul coeficient DCT este prelucrat. Când coeficienții DCT sunt reprezentați printr-o reprezentare complementară secundară, LSB-ul menționat mai sus este LSBul reprezentării complementare secundare.

RO 115926 Bl

Pe de altă parte, când coeficienții DCT sunt reprezentați printr-un semn și o valoare absolută, LSB-ul mai sus menționat este LSB-ul în valoare absolută.

Configurația circuitului de imparitate a sumei 14 nu se limitează la fig. 6. De exemplu, în circuitul de realizare a imparității sumei din fig. 1OA este adăugat un detector al LSB-ului 29 și o poartă OR exclusiv înlocuiește sumatorul 23 în circuitul de realizare a imparității sumei din fig. 8. Elementele în circuitul din fig. 1OA, ce corespund cu cele ale circuitului din fig. 8, sunt indicate prin aceleași repere și deci nu vor fi descrise aici.

în fig. 1OA, detectorul 29 detectează LSB-ul fiecărui coeficient DCT din blocul de coeficienți DCT. O poartă OR exclusiv 30 realizează operațiunea OR exclusiv între fiecare coeficient DCT din bloc și suma logică exclusivă, stocată în registrul 24, a LSBurilor coeficienților DCT din bloc care au fost deja prelucrați. Astfel, poarta OR exclusiv 30 și registrul 24 obțin suma logică exclusivă a LSB-urilor coeficienților DCT din fiecare bloc. Combinația dintre poarta OR-exclusiv 30 și registrul 24 poate fi privită ca o numărare a coeficienților DCT, având fiecare LSB-ul unu. Apoi, când toți coeficienții DCT din bloc au fost primiți, starea de ieșire a porții OR-exclusiv 30 indică dacă rezultatul numărării coeficienților DCT cu LSB unu este par sau impar. Circuitul de apreciere a parității 21 emite apoi, semnalul de cerere procesare REQ 1, când numărul de coeficienți DCT având un LSB unu este par.

Fig. 10B arată o configurație alternativă, care poate substitui poarta OR exclusiv 30 și registrul 24. în aceasta, LSB-ul fiecărui coeficient DCT primit de la cuantificatorul invers 13 este furnizat de la detectorul LSB 29 la o poartă AND 88. Poarta AND lasă să treacă numai acele LSB-uri care sunt unu, la un contor 89. Contorul este resetat la începutul fiecărui bloc de coeficienți DCT și numără fiecare LSB al fiecăruia pe care 11 primește. LSB-ul rezultatului COUNT de la contorul 89 este furnizat la circuitul de apreciere a parității 21. La sfârșitul fiecărui bloc, circuitul de apreciere a parității determină paritatea LSB-ului numărului COUNT din contorul 89. Dacă paritatea numărului COUNT este impară (adică LSB-ul lui COUNT este unu) aceasta indică că sunt un număr impar de coeficienți DCT în bloc cu LSB unu și că paritatea sumei coeficienților DCT din bloc este impară. Pe de altă parte, dacă paritatea numărului COUNT este pară (adică LSB-ul lui COUNT este zero) aceasta indică că sunt în bloc un număr par de coeficienți DCT cu LSB unu și că paritatea sumei coeficienților DCT din bloc este pară.

O configurație practică a unui prim exemplu de realizare a unui inversor de paritate 28 din circuitul de imparitate a sumei din fig. 8 și 10A va fi descrisă acum în legătură cu fig. 11. Inversorul de paritate 28 cuprinde un contor de citire 61, un comparator de adrese 62, un inversor LSB 63, niște porți AND 64, 65, 67 și 68, porți OR 66 și 69 și niște inversoare 71 și 72. Inversorul de paritate 28 operează astfel. Când contorul de citire 61 primește semnalul plin memorie FULL de la prima memorie 26 sau de la a doua memorie 27, furnizează semnalul apt de citire RD-EN la prima memorie 26 sau la a doua memorie 27. Semnalul apt de citire face ca memoria respectivă să furnizeze secvențial coeficienții DCT din blocul coeficienților DCT stocați aici la prima poartă AND 67, prin calea marcată RDATA.

Semnalul prin memorie FULL determină, de asemenea, contorul de citire 61 să înceapă numărătoarea coeficienților DCT primiți și să furnizeze comparatorului 62

1140

1145

1150

1155

1160

1165

1170

1175

1180

RO 115926 Bl un rezultat de numărare indicând numărul de coeficienți DCT primiți. Comparatorul 62 compară numărul cu adresa primită de la registrul 25 pentru a stabili dacă coeficientul DCT primit la prima poartă AND 67 este coeficientul DCT a cărui paritate poate fi inversată, respectiv coeficientul DCT al cărui LSB poate fi inversat. în exemplul din fig. 11, coeficientul DCT a cărui paritate poate fi inversată este ultimul coeficient DCT diferit de zero, identificat de adresa EOB-adrs stocată în registrul 62. Când numărul valoare este egal cu adresa coeficientului DCT a cărui paritate poate fi inversată, în acest exemplu, EOB-adrs, comparatorul 62 determină că coeficientul DCT este coeficientul DCT a cărui paritate poate fi schimbată și schimbă starea ieșirii sale de la O la 1. Ieșirea comparatorului 62 este furnizată direct la a doua poartă AND 68 și prin inversorul 72 la prima poartă AND 67. Astfel, când numărul valoare nu este egal cu adresa EOB-adrs, prima poartă AND 67 este deschisă, iar a doua poartă AND 68 este închisă. De aici, coeficienții DCT trec neschimbați prin prima poartă AND 67 și prin poarta OR 69 la circuitul IDCT 15.

Pe de altă parte, când coeficientul DCT furnizat inversorului de paritate 28 este un coeficient a cărui paritate poate fi inversată și numărul valoare este egal cu adresa coeficientului a cărui paritate poate fi inversată, în acest exemplu EOB-adrs, ieșirea din comparatorul 62 schimbă starea, așa cum a fost descris mai sus. Aceasta închide prima poartă AND 67 și deschide a doua poartă AND 68. Ca rezultat, coeficientul DCT cu LSB-ul său inversat, primit prin poarta OR 68 este furnizat, prin a doua poartă AND 68 și poarta OR 69 la circuitul IDCT 15.

Coeficientul DCT cu LSB-ul său inversat este furnizat selectiv la circuitul IDCT 15 ca răspuns la semnalul de cerere procesare REQ 1, prin alimentarea coeficienților DCT primiți pe calea RDATA, într-o a treia poartă AND 64 și în inversorul LSB 63. Semnalul de cerere procesare REQ 1 este furnizat, de la circuitul de apreciere a parității 21, direct la a patra poartă AND 65 și prin inversorul 71, la al treilea circuit poartă AND 64.

Inversorul LSB 63 inversează LSB-ul fiecărui coeficient DCT primit pe calea RDATA și furnizează coeficientul DCT rezultat cu LSB-ul său inversat la a patra poartă AND 65

Absența semnalului de cerere procesare REQ 1, adică semnalul de cerere procesare în starea sa zero, indică că, coeficientul DCT a cărui paritate poate fi inversată, urmează a fi furnizat unui circuit IDCT fără ca LSB-ul său să fie inversat. Semnalul de cerere procesare în starea sa zero deschide poarta a treia AND 64 și închide poarta AND 65 a patra. Aceasta furnizează coeficientul DCT a cărui paritate poate fi inversată cu LSB-ul său neschimbat de la calea RDATA la circuitul IDCT 15, prin poarta a treia AND 64, poarta OR 66 și a doua poartă AND 68 și poarta OR 69.

Pe de altă parte, prezența semnalului de cerere procesare REQ 1, adică semnalul de cerere procesare REQ 1 în starea sa unu, arată că coeficientul DCT, a cărui paritate poate fi inversată, urmează să fie furnizat la circuitul IDCT cu LSB-ul său inversat, pentru a schimba paritatea sumei coeficienților DCT. Semnalul de cerere procesare, în starea sa unu, închide a treia poartă AND 64 și deschide al patrulea circuit poartă AND 65. Aceasta furnizează coeficientul DCT a cărui paritate poate fi inversată cu LSB-ul său inversat de la inversorul LSB 63 la circuitul IDCT 15 prin a patra poartă AND 65, poarta OR 66, a doua poartă AND 68 și poarta OR 69.

RO 115926 Bl

Un al doilea exemplu de realizare a inversorului de paritate 28 va fi descris acum în legătură și cu fig. 12. Când al doilea exemplu de realizare a inversorului de paritate 28 primește semnalul de cerere procesare REQ 1, el face ca suma coeficienților DCT să fie impară, prin adunarea lui 1 la coeficienții DCT a căror paritate poate fi inversată.

Al doilea exemplu de realizare a inversorului de paritate 28 poate fi furnizat de un computer sau un procesor de semnal digital, operând conform cu schema bloc din fig. 12. Schema bloc din fig. 12 este similară cu schema bloc din fig. 9, cu excepția operațiunii efectuate la pasul S3. La pasul S3, acest al doilea exemplu de realizare a inversorului de paritate 28 face ca suma coeficienților DCT să fie impară, prin adunarea lui 1 la coeficientul DCT, a cărui paritate poate fi inversată, în loc de a inversa LSB-ul coeficientului DCT a cărui paritate poate fi inversată. Coeficientul DCT, a cărui paritate poate fi inversată, poate fi, de exemplu, ultimul coeficient diferit de zero din bloc, sau coeficientul DCT al componentei de cea mai înaltă frecvență din bloc.

Configurația practică a celui de al doilea exemplu de realizare a inversorului de paritate, în care unu este adunat la coeficientul DCT a cărui paritate poate fi inversată pentru a face suma coeficienților DCT, din blocul coeficienților DCT, să fie impară, va fi descrisă în legătură cu fig. 13. Al doilea exemplu de realizare a inversorului de paritate din fig. 13 este similar primului exemplu de realizare a inversorului de paritate din fig. 11. Elemente în circuitul din fig. 13, ce corespund celor din circuitul din fig. 11, sunt indicate prin aceleași repere și nu vor fi descrise din nou.

Inversorul de paritate din fig. 13 include un sumator cu +1, 73, în locul inversorului LSB 63 din fig. 11. Sumatorul +1,73 adună unu la fiecare coeficient DCT, citit din prima memorie 26 sau din a doua memorie 27, și primit pe calea RDATA. Unul din coeficienții DCT cu unu adunat la el este selectat ca răspuns la semnalul de cerere procesare REQ 1, pentru a face ca suma coeficienților DCT să fie impară.

Operațiunea efectuată de inversorul de paritate din fig. 13 este identică cu aceea a circuitului din fig. 11, cu excepția faptului că se adună +1 la fiecare coeficient DCT primit pe calea RDATA. De asemenea, când semnalul de cerere procesare REQ 1 este prezent și coeficientul DCT a cărui paritate poate fi inversată este detectat, coeficientul DCT cu unu adunat este furnizat de la sumatorul +1, la circuitul IDCT 15, prin a patra poartă AND 64, poarta OR 66, a doua poartă AND 68 și poarta OR 69

Un al treilea exemplu de realizare a inversorului de paritate 28 va fi descris acum, în legătură și cu fig. 14 și 15.

Când inversorul de paritate din al treilea exemplu de realizare primește semnalul de cerere procesare REQ 1, el face ca suma coeficienților DCT din bloc să fie impară, prin înlocuirea coeficientului DCT a cărui paritate urmează să fie inversată cu coeficientul DCT, a cărui paritate urmează să fie inversată, din care a fost scăzut unu, când semnul coeficientului DCT este pozitiv, și căruia i-a fost adunat unu când semnul DCT este negativ. Această procesare nu numai că inversează paritatea coeficientului DCT a cărui paritate urmează să fie inversată, dar, de asemenea, reduce mărimea acestui coeficient DCT, adică face ca, coeficientul DCT a cărui paritate urmează a fi inversată să fie mai aproape de zero. Procesarea aplicată coeficientului DCT a cărui paritate urmează a fi inversată este definită de următoarea ecuație:

1230

1235

1240

1245

1250

1255

1260

1265

1270

RO 115926 Bl if (rec > O] rec = rec - 1 (15) îf (rec < O) rec = rec +1 în care rec este coeficientul DCT a cărui paritate urmează să fie inversată.

Al treilea exemplu de realizare a inversorului de paritate 28 poate fi realizat cu ajutorul unui computer sau al unui procesor de semnal digital conform schemei bloc din fig. 14. La pasul SI, inversorul de paritate 28 judecă la adresa EOB - adrs, dacă coeficientul DCT este sau nu este coeficientul DCT a cărui paritate poate fi inversată. De exemplu, inversorul de paritate judecă dacă coeficientul DCT este sau nu este ultimul coeficient DCT diferit de zero. Dacă rezultatul la primul pas S1 este YES și coeficientul DCT este coeficientul DCT a cărui paritate poate fi inversată, execuția trece la pasul S2. în caz contrar, coeficientul DCT nu este coeficientul DCT a cărui paritate poate fi inversată și execuția trece la pasul S8.

La pasul S2, inversorul de paritate 28 determină dacă semnalul de cerere procesare REQ1 a fost primit sau nu. Dacă rezultatul la pasul S2 este YES, indicând că semnalul de cerere procesare REQ1 a fost primit, execuția trece la pasul S3. în caz contrar, nu a fost primită nici o cerere de procesare și execuția trece la pasul S8. Deoarece un rezultat YES la pasul S2 se poate produce doar dacă rezultatul YES a fost obținut la pasul S1, rezultatul YES la pasul S2 indică faptul că, coeficientul DCT este coeficientul DCT a cărui paritate urmează a fi inversată.

La pasul S3, inversorul de paritate 28 determină polaritatea coeficientului DCT a cărui paritate urmează a fi inversată. Dacă rezultatul la pasul S3 este YES, indicând că polaritatea coeficientului DCT este pozitivă, execuția trece la pasul S4. în caz contrar, polaritatea coeficientului DCT este zero sau negativă, și execuția trece la pasul S6.

La pasul S4, inversorul de paritate 28 scade unu din coeficientul DCT a cărui paritate urmează a fi inversată (adică adună -1), după care execuția trece la pasul S5, unde coeficientul DCT de paritate inversată este furnizat în circuitul IDCT 15 (fig. 10 A). Apoi execuția se întoarce la pasul S1, unde următorul coeficient este prelucrat.

în caz contrar, la pasul S6, inversorul de paritate 28, adună unu la coeficientul DCT, a cărui paritate urmează a fi inversată, după care trece la pasul S7, unde coeficientul DCT de paritate inversată este furnizat la circuitul IDCT 15. Apoi execuția se reîntoarce la pasul S1, unde următorul coeficient DCT este prelucrat.

Execuția trece la pasul S8, când coeficientul DCT nu este un coeficient DCT a cărui paritate poate fi inversată, sau când coeficientul DCT a cărui paritate poate fi inversată nu este unul a cărui paritate trebuie să fie inversată, adică când semnalul de cerere procesare REQ1 nu a fost primit. La pasul S8, coeficientul DCT este furnizat la circuitul IDCT 15 fără modificare. Apoi execuția se reîntoarce la pasul S1, unde următorul coeficient DCT este prelucrat.

Fig. 15 arată un exemplu practic de configurație a celui de al treilea exemplu de realizare a inversorului de paritate 28, în care inversorul de paritate este realizat pentru a reduce mărimea coeficientului DCT a cărui paritate este inversată, adică aduce coeficientul DCT a cărui paritate este inversată mai aproape de zero.

RO 115926 Bl

1320

Inversorul de paritate din fig. 15 este similar inversorului de paritate 28 din fig. 11. Elemente în circuitul din fig. 15 care corespund celor din circuitul din fig. 11 sunt indicate prin aceleași repere și deci nu vor fi descrise mai jos. Inversorul de paritate din fig. 15 diferă de inversorul de paritate din fig. 11 prin aceea că include circuitul de reducere a mărimii 80, în locul inversorului LSB 63. Circuitul de reducere a mărimii 80 determină polaritatea fiecărui coeficient DCT primit de la prima memorie 26 și de la a doua memorie 27 prin calea RDATA. Când polaritatea coeficientului DCT este pozitivă, circuitul de reducere a mărimii scade unu din coeficientul DCT, iar când polaritatea coeficientului DCT este zero sau negativă, adună unu la coeficientul DCT. Circuitul de inversare a parității din fig. 15 face ca suma coeficienților DCT din bloc să fie impară, prin selectarea coeficientului DCT a cărui paritate este inversată de la circuitul de reducere a mărimii 80, și substituie coeficientul DCT de mărime redusă și paritate inversată în blocul coeficienților DCT a cărui paritate trebuie inversată.

Circuitul de reducere a mărimii 80 conține un circuit de apreciere a polarității 81, care controlează a cincea poartă AND 84 direct și a șasea poartă AND 85 printr-un inversor 87. Circuitul de reducere a mărimii 80 include, de asemenea, un scăzător -1, 82 și un sumator +1, 83 care scade unu și respectiv adună unu la fiecare coeficient DCT primit pe calea RDATA. Fie ieșirea de la sumatorul scăzător -1, fie ieșirea de la sumatorul +1, este selectată de poarta AND 84 sau de poarta AND 85 ca răspuns la semnalul circuitului de schimbare a polarității 81. Ieșirea porților AND 84 și 85 este furnizată la poarta OR 86, care furnizează coeficientul DCT de mărime redusă, selectat la poarta a patra AND 65. Când paritatea sumei coeficienților DCT din bloc este necesar să fie inversată, a patra poartă AND selectează ieșirea de mărime redusă și paritatea inversată a circuitului de reducere a mărimii 80, pentru a o furniza la circuitul IDCT, în locul coeficientului DCT, a cărui paritate poate fi inversată.

Circuitul de apreciere a polarității 81 judecă polaritatea fiecărui coeficient DCT din blocul de coeficient DCT primit pe calea RDATA și setează starea ieșirii sale la unu sau zero, funcție de polaritatea pozitivă sau negativă a coeficientului DCT. Când circuitul de apreciere a polarității judecă faptul că polaritatea coeficientului DCT este pozitivă, ieșirea circuitului de apreciere a polarității deschide poarta a cincea AND 84 și închide circuitul celei de-a șasea porți 85. Aceasta furnizează ieșirea sumatorului scăzător -1, 82, adică coeficientul DCT din care s-a scăzut unu, la a patra poartă AND 65, prin a cincea poartă AND și poarta OR 86.

Pe de altă parte, când circuitul de apreciere a polarității 81 judecă faptul că polaritatea coeficientului DCT este negativă sau zero, ieșirea circuitului de apreciere a polarității închide a cincea poartă AND 84 și deschide a șasea poartă AND 85. Aceasta furnizează ieșirea sumatorului +1, 83, adică coeficientul DCT la care s-a adunat unu, la a patra poartă AND 65, prin a șasea poartă AND 65 și poarta OR 86. A patra poartă AND 85 furnizează coeficientul DCT de paritate inversată și mărime redusă din circuitul de reducere a mărimii 80 la a doua poartă AND 68, ca răspuns la semnalul de cerere procesare REQ1. Când comparatorul 62 determină că, coeficientul DCT primit pe calea RDATA este un coeficient a cărui paritate poate fi inversată, coeficientul DCT de mărime redusă, polaritate inversată este furnizat din circuitul de reducere a mărimii 80 la circuitul IDCT 15 (fig. 10 A) într-o manieră

1325

1330

1335

1340

1345

1350

1355

1360

RO 115926 Bl descrisă mai sus, în legătură cu fig. 11. Pe de altă parte, când al treilea exemplu de realizare a inversorului de paritate, din fig. 15, nu primește semnal de cerere de procesare REQ1, coeficientul DCT, a cărui paritate poate fi inversată, este furnizat la circuitul 15, neschimbat.

Când suma coeficienților DCT urmează a fi făcută impară, al treilea exemplu de realizare a inversorului de paritate 28 din fig. 15 furnizează circuitului 1DCT 15 coeficientul DCT a cărui paritate a fost inversată, prin scăderea lui unu din el, când polaritatea sa este pozitivă și furnizează circuitului IDCT 15, coeficientul DCT a cărui paritate a fost inversată prin adunarea lui unu, când polaritatea sa este zero sau negativă. Aceasta inversează paritatea și reduce mărimea coeficientului DCT a cărui paritate urmează a fi inversată și face ca suma coeficienților DCT să fie impară.

Un al patrulea exemplu de realizare a unui inversor de polaritate 28 va fi descris acum, în legătură și cu fig. 16 și 17.

Când al patrulea exemplu de realizare a unui inversor de paritate primește semnalul de cerere procesare REQ1, el face ca suma coeficienților DCT din bloc să fie impară, prin înlocuirea coeficientului DCT a cărui paritate urmează a fi inversată cu un coeficient DCT a cărui polaritate urmează a fi inversată, la care s-a adunat unu când semnul coeficientului DCT este pozitiv, și din care s-a scăzut unu când semnul coeficientului DCT este negativ. Această procesare nu numai că inversează paritatea coeficientului DCT, a cărui paritate trebuie inversată, dar de asemenea, crește mărimea acestui coeficient DCT, adică face ca, coeficientul DCT a cărui paritate urmează a fi inversată să fie mai departe de zero.

Prelucrarea aplicată coeficientului DCT a cărui paritate urmează a fi inversată este definită de următoarea ecuație:

if (rec > O) rec = rec +1 (16) if (rec < O] rec = rec - 1 unde rec este coeficientul DCT a cărui paritate urmează a fi inversată.

Al patrulea exemplu de realizare a inversorului de paritate 28 poate fi obținut prin utilizarea unui computer sau procesor de semnal digital, conform schemei bloc din fig. 16. La pasul S1, inversorul de paritate 28 judecă, la adresa EOB - adrs, dacă coeficientul DCT este sau nu coeficientul DCT a cărui paritate poate fi inversată. De exemplu, inversorul de paritate judecă dacă coeficientul DCT este sau nu ultimul coeficient diferit de zero. Dacă rezultatul la pasul S1 este YES și coeficientul DCT este coeficientul DCT a cărui paritate poate fi inversată, execuția poate trece la pasul S2. în caz contrar, când coeficientul DCT nu este coeficient DCT a cărui paritate este permis a fi inversată, execuția trece la pasul S8.

La pasul S2, inversorul de paritate 28 determină dacă semnalul de cerere procesare REQ1 a fost primit sau nu. Dacă rezultatul de la pasul S2 este YES, indicând că semnalul de cerere procesare REQ1 a fost primit, execuția trece la pasul S3. în caz contrar, nu se primește nici o cerere de procesare, și execuția trece la pasul S8. Deoarece rezultatul YES la pasul S2 se poate produce doar când la pasul S1 se obține rezultatul Yes, rezultatul YES la pasul S2 arată că, coeficientul DCT este coeficientul a cărui paritate trebuie inversată.

RO 115926 Bl

La pasul S3 inversorul de paritate 28 determină polaritatea coeficientului DCT. Dacă rezultatul la pasul S3 este YES, indicând că polaritatea coeficientului DCT este pozitivă, execuția trece la pasul S4. în caz contrar, polaritatea coeficientului DCT este zero sau negativă, și execuția trece la pasul S6.

La pasul S4, inversorul de paritate 28 adună unu la coeficientul DCT, după care execuția trece la pasul S5, unde coeficientul DCT, de paritate inversată, este furnizat la circuitul IDCT 15 (fig. 10 A). Apoi execuția se reîntoarce la pasul S1, unde este prelucrat următorul coeficient DCT.

în caz contrar, la pasul S6, inversorul de paritate 28 scade unu din coeficientul DCT (adică adună -1), după care execuția trece la pasul S7, unde coeficientul DCT de paritate inversată este furnizat la circuitul IDCT 15. Apoi execuția se reîntoarce la pasul S1, unde este prelucrat următorul coeficient DCT.

Execuția trece la pasul S8, când coeficientul DCT nu este coeficient DCT, a cărui paritate poate fi inversată, sau când coeficientul DCT a cărui paritate poate fi inversată nu urmează să aibă paritatea inversată, adică, în cazul în care semnalul de cerere procesare REQ1 nu a fost primit. La pasul S8, coeficientul DCT este furnizat la circuitul IDCT 15 fără modificare. Apoi execuția se reîntoarce la pasul SI, unde următorul coeficient DCT este prelucrat.

Fig. 17 arată un exemplu practic de configurație de circuit într-un al patrulea exemplu de realizare a unui invertor de paritate 28, în care este efectuată inversarea parității pentru a crește mărimea coeficientului DCT, a cărui paritate este inversată, adică pentru a face ca, coeficientul DCT a cărui paritate urmează a fi inversată să fie mai departe zero.

Inversorul de paritate din fig. 17 este similar cu inversorul de paritate 28 din fig. 11. Elementele din circuitul din fig. 17, ce corespund cu cele din circuitul din fig. 11, sunt indicate prin aceleași repere și deci nu vor fi descrise aici.

Inversorul de paritate din fig. 17 diferă de inversorul de paritate din fig. 11, prin aceea că include un circuit de creștere a mărimii 90, în locul inversorului LSB 63

Circuitul de creștere a mărimii 90 determină polaritatea fiecărui coeficient DCT primit de la prima memorie 26 sau a doua memorie 27, prin calea RDATA. Când polaritatea coeficientului DCT este pozitivă, circuitul de creștere a mărimii adună unu la coeficientul DCT, iar când polaritatea coeficientului DCT este negativă sau zero, scade unu din coeficientul DCT. Circuitul de inversare a parității 17 face ca suma coeficienților DCT din bloc să fie impară, prin selectarea coeficientului DCT a cărui paritate urmează a fi inversată din circuitul de creștere a mărimii, și înlocuirea coeficientului DCT de mărime crescută, în locul coeficientului DCT a cărui paritate urmează a fi inversată.

Circuitul de creștere a mărimii 90 cuprinde un circuit de apreciere a polarității 91, care controlează o a cincea poartă AND 94, direct și o a șasea poartă AND 95, printr-un inversor 97. Circuitul de creștere a mărimii 90 include, de asemenea, un sumator +1, 92 și un sumator scăzător -1, 93, care respectiv adună unu și scade unu din fiecare DCT. Fie ieșirea de +1 a sumatorului 92, fie ieșirea de -1 a sumatorului scăzător 93 este selectată de a cincea poartă 94 sau de a șasea poartă AND 95,

1410

1415

1420

1425

1430

1435

1440

1445

1450

RO 115926 Bl ca răspuns la ieșirea circuitului de apreciere a polarității 91. Ieșirea porților AI\ID 94 și 95 furnizează semnal porții 96, care furnizează coeficientul DCT de mărime crescută la a patra poartă AND 65.

Când paritatea sumei coeficienților DCT din bloc trebuie să fie inversată, a patra poartă AND, selectează semnalul de ieșire cu paritate inversată și mărime crescută al circuitului de creștere a mărimii 90, pentru a-l furniza circuitul IDCT 15, în locul coeficientului DCT a cărui paritate poate fi inversată.

Circuitul de apreciere a polarității 91 judecă polaritatea fiecărui coeficient DCT, din blocul coeficienților DCT primit pe calea RDATA și setează starea ieșirii sale la unu sau zero, funcție de polaritatea pozitivă sau negativă a coeficientului DCT. Când circuitul de apreciere a polarității determină că polaritatea coeficientului DCT este pozitivă, ieșirea circuitului de apreciere a polarității deschide a cincea poartă AND 94 și închide circuitul celei de-a șasea porți AND 95. Aceasta furnizează ieșirea sumatorului cu +1, 92, adică coeficientul DCT la care s-a adunat unu, la a patra poartă AND 65, prin a cincea poartă AND și poarta OR 96.

Pe de altă parte, când circuitul de apreciere a polarității 91 judecă faptul că polaritatea coeficientului DCT este negativă sau zero, ieșirea circuitului de apreciere a polarității închide a cincea poartă AND 94 și deschide a șasea poartă AND 95. Aceasta furnizează ieșirea a sumatorului scăzător de -1, 93, adică coeficientul DCT din care s-a scăzut unu, la a patra poartă AND 65, prin a șasea poartă AND 95 și poarta OR 96.

A patra poartă AND 65 furnizează coeficientul DCT de paritate inversată și mărime crescută din circuitul de creștere a mărimii 90 la a doua poartă AND 68, ca răspuns la semnalul de cerere procesare REQ1. Când comparatorul 62 determină că, coeficientul DCT primit pe calea RDATA este coeficientul a cărui paritate poate fi inversată, coeficientul DCT este furnizat de la circuitul de creștere a mărimii la circuitul IDCT 15 (fig. 1OA), într-un mod descris mai sus în legătură cu fig. 11.

Pe de altă parte, când al patrulea exemplu de realizare a inversorului de paritate din fig. 17 nu primește nici un semnal de cerere procesare REQ1, coeficientul DCT a cărui paritate poate fi inversată este furnizat la circuitul IDCT, neschimbat.

Când suma coeficienților DCT urmează a fi făcută impară, al patrulea exemplu de realizare a inversorului de paritate 28, din fig. 17, furnizează circuitului IDCT 15, coeficientul DCT a cărui paritate a fost inversată prin adunarea lui unu la el, când polaritatea este pozitivă și furnizează circuitului IDCT, coeficientul DCT a cărui paritate a fost inversată prin scăderea lui unu, când polaritate este zero sau negativă. Această procesare inversează paritatea și crește mărimea coeficientului DCT a cărui paritate este inversată, și suma coeficienților DCT este făcută impară.

Inversorul de paritate 26, din fig. 11, 13, 15 și 17 și operațiunile conform schemei bloc din fig. 9, 12, 14 și 16 pot fi modificate pentru a face suma coeficienților DCT impară prin schimbarea parității coeficientului DCT, altul decât ultimul coeficient DCT diferit de zero, citit prin scanarea în zig-zag. De exemplu, într-o transformare 8x8 DCT cu două dimensiuni, paritatea unuia din coeficienții DCT ai componentei DC, coeficientul DCT, al componentei (7x7) adică componenta cu frecvența cea mai înaltă, coeficientul DCT al componentei (7, O) din colțul dreapta, sau coeficientul DCT al componentei (7, O) din colțul stânga jos, pot fi schimbate.

RO 115926 Bl

1500

Deoarece, în mod deosebit, coeficientul DCT al componentei (7x7), care este componenta cu cea mai înaltă frecvență, are o o influență mică asupra imaginii, această componentă este foarte potrivită pentru a fi componenta a cărei paritate poate fi schimbată.

în inversoarele de paritate din fig. 11, 13, 15 și 17 coeficienți DCT alternativi pot fi selectați ca niște coeficienți DCT a căror paritate poate fi schimbată prin înlocuirea adresei coeficientului DCT în loc de adresa EOB - adrs furnizată în comparatorul 62. Alternativ dacă paritatea coeficientului DCT a componentei de cea mai înaltă frecvență urmează să fie schimbată, contorul de citire 61 și comparatorul 62 pot fi omiși, și semnalul plin memorie FULL poate fi utilizat pentru a identifica coeficientul DCT al componentei de cea mai înaltă frecvență, ca un coeficient DCT a cărui paritate poate fi schimbată.

într-o altă variantă, circuitul de realizare a imparității sumei 14, din fig. 6, 8, 10 poate determina suma coeficienților DCT specifici, de exemplu, coeficienții DCT ai componentei (0,0), componentei (0,4), componentei (4,0) și componentei (4,4). Apoi circuitul de realizare a imparității sumei va efectua o operațiune de inversare a parității, pentru a face suma coeficienților DCT specifici, un număr impar. Fig. 18 arată o variantă a circuitului de imparitate a sumei 14 în fig. 8. în aceasta este determinată suma coeficienților DCT specifici pentru a stabili dacă inversarea parității este necesară. Elementele din circuitul din fig. 18, ce corespund celor din circuitul din fig. 8, sunt indicate prin aceleași repere, deci nu vor mai fi descrise aici.

în circuitul de realizare a imparității sumei din fig. 18, selectorul 51 întrerupe linia dintre cuantificatorul invers 13 și acumulatorul 23A. Selectorul 51 primește, de asemenea de la un contor 20, valoarea numărului coeff-adrs care indică numărul de coeficienți DCT din bloc, care au fost primiți de la cuantificatorul invers 13.

Ca răspuns la numărul coeff - adrs primit de la contorul 20, selectorul 51 determină dacă fiecare coeficient DCT primit de la cuantificatorul invers 13 este sau nu este unul din coeficienții DCT specifici și care trebuie inclus în suma determinată de acumulatorul 23A. Astfel, de exemplu, selectorul determină dacă numărul coeff adrs este valoarea corespunzătoare a componentei (0,0) componentei (4,0), componentei (0,4) sau componentei (4,4). Când selectorul 51 determină că coeficientul DCT este unul din coeficienții DCT specifici, transmite coeficientul DCT acumulatorului 23A. în consecință, circuitul de realizare a imparității sumei din fig. 18 determină suma coeficienților DCT specifici din bloc și, dacă paritatea sumei este pară, schimbă paritatea a cel puțin unuia din coeficienții DCT, astfel încât să facă suma un număr impar. Circuitul de realizare a imparității sumei din fig. 18 furnizează apoi blocul coeficienților DCT cu paritatea ajustată la circuitul IDCT 15.

Exemplul de realizare din fig. 18 poate fi modificat într-o manieră similară cu cel din fig. 10A, pentru a permite circuitului să determine suma logică exclusivă a LSB-urilor coeficienților DCT specifici. Circuitul din fig. 18 este modificat, pentru a înlocui sumatorul 23 cu detectorul LSB 29 și cu poarta OR exclusiv 30 din fig. 10A.

Reîntorcându-ne la fig. 6, coeficienții DCT din blocul coeficienților DCT sunt furnizați de la circuitul de realizare a imparității sumei 14 la circuitul IDCT 15, descris mai sus. Suma coeficienților DCT din circuitul de realizare a imparității sumei este un număr impar. Dacă suma coeficienților DCT din cuantificatorul invers a fost un număr

1505

1510

1515

1520

1525

1530

1535

1540

RO 115926 Bl par, circuitul de realizare a imparității sumei 14 a schimbat paritatea a cel puțin unuia din coeficienții DCT, pentru a face suma coeficienților DCT impară când sunt furnizați la circuitul 15. Circuitul 15 aplică procesarea IDCT la coeficienții DCT din bloc pentru a furniza blocul de diferență restabilit S4. Blocul de diferență restabilit este furnizat la un sumator 16. Sumatorul 16 realizează o adunare pixel - cu pixel între blocul de diferență restabilit S4 și blocul de adaptare S2, primit de la al doilea grup de memorii de imagine. Blocul de imagine reconstruit, rezultat S5, este furnizat la grupul de memorii de imagine 4, unde este realizat un bloc de imagine reconstruit, stocat întruna din memoriile de imagine specificate de contorul de memorie 3.

Codificatorul în lungime variabilă 17 aplică codificarea în lungime variabilă ca, de exemplu, codificarea Huffman etc. la fiecare bloc de coeficienți DCT cuantificați SC de la codificatorul de bloc de diferență 9 și la vectorul său de mișcare MV, la modul de compensare a mișcării MM, la tabelul de date cuantificate etc. Codificatorul în lungime variabilă, de asemenea, asamblează datele codificate în lungime variabilă cu codurile de start și informațiile de cap ale respectivelor straturi ale standardului MPEG, pentru a forma semnalul de film comprimat.

Contorul felie / macrobloc 5 numără semnalate de start felie SS și semnalele de start macrobloc BS, generate de controlorul de memorie 3, în sincronism cu startul fiecărei felii și al fiecărui macrobloc al imaginilor citite de la primul grup de memorii de imagine 2, pentru procesare. Când rezultatul numărării atinge valoarea predeterminată, contorul felie/ macrobloc 5 generează semnalul de start SO, care este furnizat la codificatorul în lungime variabilă 17.

Ca răspuns la semnalul de start, codificatorul în lungime variabilă 17 furnizează semnalul de film comprimat la un buffer de ieșire 19, unde este stocat temporar. Apoi semnalul de film comprimat este citit de bufferul de ieșire ca un flux de biți cu o viteză de biți predeterminată. Fluxul de biți al semnalului de film precomprimat este furnizat la un aparat de decomprimare complementar, printr-o cale de transmisie sau prin înregistrarea fluxului de biți al semnalului de film comprimat pe un mediu de înregistrare, de exemplu un disc optic.

Mediul de înregistrare este un mediu pe care este înregistrat semnalul de film comprimat obținut din semnalul de film prin codificarea de anticipare și procesarea transformării Cosinus discrete. Fiecare bloc al fiecărei imagini reconstruite utilizată ca imagine de referință în codificarea de anticipare este reconstruit prin cuantificarea inversă a unui bloc de coeficienți DCT cuantificați, inclus în semnalul de film comprimat, realizarea imparității sumei coeficienților DCT din blocul coeficienților DCT rezultat și transformarea ortogonală inversă a blocului sumei impare a coeficienților DCT.

Un aparat de transmisie conform invenției poate include un aparat de comprimare conform invenției descris mai sus.

Se poate crede că ar fi mai bine să se facă operațiunea de realizare a imparității sumei în codificatorul blocului de diferență 9 din aparatul de comprimare. Operațiunea de a face suma impară ar determina ca suma coeficienților DCT din fiecare bloc de coeficienți DCT cuantificați inclus în semnalul de film comprimat să fie un număr impar.

Se poate crede că procesarea semnalului de film comprimat în acest mod ar face să nu fie necesară realizarea imparității sumei coeficienților DCT din aparatul de

RO 115926 Bl

1590 decomprimare. Totuși, cu un asemenea aranjament, după ce coeficienții DCT au fost cuantificați în aparatul de comprimare, și cuantificați invers în aparatul de decomprimare, suma coeficienților DCT ce intră în circuitul IDCT din aparatul de decomprimare poate să nu mai fie un număr impar. De aici procesarea imparității sumei trebuie să fie efectuată înainte de procesarea IDCT din aparatul de decomprimare, pentru a asigura că erorile de neadaptare nu vor mai apare.

Un aparat de decomprimare a semnalului de film comprimat la care se referă invenția va fi descris acum în legătură cu fig. 19. în fig. 19 semnalul de film comprimat este primit ca un flux de biți printr-o linie de transmisie de la un aparat de comprimare sau reproducere a semnalului de film comprimat dintr-un mediu de înregistrare adecvat ca, de exemplu, un disc optic. Fluxul de biți este furnizat în bufferul de intrare 31, unde este temporar stocat și de unde este citit imagine - cu - imagine în codificatorul în lungime variabilă invers (IVLC) 32. Codificatorul în lungime variabilă invers extrage din semnalul de film comprimat informația de cap a respectivelor straturi ale codificării MPEG și din informația de cap extrage informația de control a decodificării imaginii PH, pe care o furnizează controlorului de memorie 33.

IVLC 32 aplică codificarea în lungime variabilă inversă la blocurile de coeficienți DCT codificați în lungime variabilă, pentru a furniza blocuri de coeficienți DCT cuantificați, incluzând blocul curent de coeficienți DCT cuantificați Cb. Blocul de coeficienți cuantificați Cb este transmis decodorului blocului de diferență 34, Decodorul blocului de diferență 34 decodifică blocul de coeficienți DCT cuantificați Cb pentru a furniza blocul de diferență restabilit BS și furnizează blocul de diferență restabilit la sumatorul 39

IVLC 32 extrage, din semnalul de film comprimat, vectorul de mișcare MV și modul de compensare a mișcării MM pentru blocul de coeficienți DCT cuantificați Cb și îi furnizează la compensatorul de mișcare 37. Compensatorul de mișcare 37 face ca un bloc de adaptare pentru blocul de diferență restabilit BS să fie citit din grupul de memorii de imagine 38. Blocul de memorii de imagine include mai multe memorii de imagine, fiecare dintre ele stocând o imagine deja reconstruită. Blocul de adaptare BS este un bloc de imagine reconstruită, stocată într-una din memoriile de imagine, la o adresă specificată de vectorul de mișcare MV. Memoria de imagine, din grupul de memorii de imagine 38 care stochează imaginea reconstruită din care blocul de adaptare este citit, este specificată de controlorul de memorie 33.

Așa cum s-a menționat mai sus, o imagine poate fi codificată prin anticipare de la o imagine reconstruită anterioară, prin anticiparea de la o imagine reconstruită ulterioară, și prin anticipare de la un bloc obținut prin realizarea unei operațiuni liniare pixel - cu - pixel între o imagine reconstruită anterioară și o imagine reconstruită ulterioară. Imaginea poate fi codificată și fără a folosi vreo anticipare. în acest caz, blocul de adaptare furnizat de grupul de memorii de imagine 38 este un bloc zero, adică un bloc în care toate valorile pixel sunt setate pe zero. Blocurile de adaptare cu mișcare compensată furnizate de grupurile de memorii de imagine 38 sunt modificate adaptiv și este selectat optimul pentru fiecare bloc. Acest proces este realizat utilizând un bloc de mărime 16x16 pixeli.

Fiecare bloc de adaptare furnizat de grupul de memorii de imagine 38 este transmis la sumatorul 39. Sumatorul 39 efectuează adunarea pixel - cu - pixel între

1595

1600

1605

1610

1615

1620

1625

1630

RO 115926 Bl blocul de diferență restabilit BS primit de la decodorul blocului de diferență 34 și blocul de adaptare furnizat de grupul de memorii de imagine 38. Rezultatul acestei adunări este un bloc de imagine reconstruit care este stocat într-una din memoriile de imagine în grupul de memorii de imagine 38, specificată de controlorul de memorie 33. Blocurile de imagine reconstruite, produse de sumatorul 39, sunt stocate unul câte unul în memoria de imagine selectată, peste imaginea reconstruită anterior, pentru a forma o nouă imagine reconstruită. Imaginile reconstruite, stocate în grupul de memorii de imagine 38, sunt livrate pentru citire, într-o secvență controlată de un semnal de indicare a imaginii de ieșire, prin controlorul de memorie 33. Imaginile de ieșire sunt furnizate ca un semnal de film reprodus pe un display de exemplu monitor video. Displayul de imagine expune un film ca răspuns la semnalul de film reprodus.

Decodorul blocului de diferență 34 va fi descris în legătură cu fig. 19. Decodorul blocului de diferență 34 cuprinde un cuantificator invers 40, un circuit de imparitate a sumei 35 și un circuit de transformare cosinus discretă inversă 36. Cuantificatorul invers 40 utilizează un tabel de cuantificare pentru a cuantifica invers blocul coeficienților de transformare cuantificați Cb, primiți de la codificatorul în lungime variabilă 32. Circuitul de realizare a imparității sumei 35 primește blocul rezultat al coeficienților DCT de la cuantificatorul invers 40 și previne apariția erorilor de neadaptare în procesarea IDCT prin circuitul IDCT 36. Circuitul IDCT 36 aplică procesarea IDCT la blocul de coeficienți DCT a cărui sumă este făcută impară în circuitul de realizare a imparității sumei 35.

Fig. 20 arată un exemplu de construcție a unui cuantificator invers 40. Componentele cuantificatorului invers 40 sunt un decodor parcurs / nivel 41, un contor de adrese 47, un convertor de adrese 48, un selector 49, o primă memorie bloc 42, o a doua memorie bloc 43 și un circuit de cuantificare invers (circuit IQ) 46.

Decodorul parcurs / nivel 41 primește blocul de coeficienți DCT cuantificați Cb de la codificatorul în lungime variabilă invers 32. Decodorul parcurs / nivel decodifică codificarea care a fost aplicată la coeficienții DCT cuantificați în codificatorul în lungime variabilă din aparatul de comprimare. Blocul rezultat de coeficienții DCT cuantificați este furnizat la prima memorie bloc sau la a doua memorie bloc 42, respectiv 43, în ordinea de scanare zig-zag. Prima memorie bloc 42 și a doua de memorie bloc 43 stochează alternativ fiecare un bloc de coeficienți DCT cuantificați. Contorul de adrese 47 și convertorul de adrese 48 generează adrese de scriere și adrese de citire pentru prima memorie bloc 42 și a doua memorie bloc 43. Blocurile de coeficienți DCT cuantificați sunt alternativ scrise și citite din prima și a doua de memorie bloc. Fiecare bloc de coeficienți DCT cuantificați este scris într-una din memoriile bloc în ordinea de scanare zig-zag, ca răspuns la adresa furnizată de contorul de adrese 47 și este citit din memoria de bloc în ordinea de scanare rastru, ca răspuns la adresele furnizate de convertorul de adrese 48. Ordinea diferită a adreselor, între scriere și citire, convertește ordinea coeficienților DCT cuantificați din bloc, de la ordinea de scanare în zig-zag, la ordinea de scanare rastru.

Contorul de adrese 47 generează adresele de scriere în ordinea de scanare zig-zag. Convertorul de adrese 48 primește adresele în ordinea de scanare zig-zag de la contorul de adrese și utilizează tabelul de conversie a adresei pentru a converti

RO 115926 Bl

1675 adresele în ordinea de scanare rastru. Adresele generate de contorul de adrese 47 și convertorul de adrese 48 sunt selectate de selectorul de adrese 49 pentru furnizare la prima memorie de bloc 42 și la a doua memorie de bloc 43 ca adrese adrs 1 și adrs 2. Când un bloc de coeficienți DCT cuantificați din decodorul parcurs / nivel 41 este scris în prima memorie de bloc 42 sau în a doua memorie de bloc 43, respectivele adrese adrsl și adrs 2 sunt furnizate de contorul de adrese 47, prin selectorul 49 în ordinea de scanare zig-zag. Când blocul de coeficienți DCT cuantificați este citit din prima memorie de bloc 42 sau din a doua memorie de bloc 43, în cuantificatorul invers 46 respectivele adrese adrs 1 și adrs 2 sunt furnizate de convertorul de adrese 48 prin selectorul 49, în ordinea de scanare rastru.

Când toți coeficienții DCT cuantificați din bloc au fost stocați în prima memorie de bloc 42 sau în a doua memorie de bloc 43, blocul de coeficienți DCT este citit în ordinea de scanare rastru în cuantificatorul invers (IQ) 46. IQ 46 cuantifică invers coeficienții DCT cuantificați din bloc și furnizează blocul rezultat al coeficienților DCT la circuitul de realizare a imparității sumei 35. Cuantificarea inversă realizată de IQ 46 este aceeași ca și cuantificarea inversă realizată de cuantificatorul invers 13 în decodorul local din aparatul de comprimare a semnalului de film din fig. 6.

Când circuitul de realizare a imparității sumei 35 determină că paritatea sumei coeficienților DCT din blocul de coeficienți DCT din cuantificatorul invers 40 este pară, el operează pe cel puțin un coeficient DCT din bloc, pentru a face ca suma coeficienților DCT din bloc să fie impară. Circuitul de realizare a imparității sumei 35 furnizează blocul de coeficienți DCT a căror sumă a fost făcută impară la circuitul IDCT 36. Operațiunea de realizarea imparității sumei, efectuată de circuitul 35, este aceeași cu operațiunea de imparitate a sumei efectuată de circuitul de realizare a imparității sumei 14, în decodorul local din aparatul de comprimare a semnalului de film din fig. 6.

Circuitul IDCT 36 realizează o procesare IDCT în blocul de coeficienți DCT a căror sumă a fost făcută impară pentru a furniza blocul de diferență restabilit BS, care este furnizat la sumatorul 39.

Funcționarea practică a cuantificatorului invers 40 din fig. 40 este ilustrată în diagramele din fig. 21A la 211. Codificatorul în lungime variabilă 32 extrage blocul de coeficienți DCT cuantificați Cb din semnalul de film comprimat.

Codificatorul în lungime variabilă invers generează un semnal de validare eveniment EV-EN din fig.21 A, care instruiește decodorul parcurs/nivel să citească blocul de coeficienți DCT cuantificați. Coeficienții DCT cuantificați din blocul de coeficienți DCT cuantificați Cb sunt codificați parcurs/nivel. IVLC 32 furnizează, de asemenea, un semnal număr eveniment EVENT-NO la decodorul parcurs/nivel 41 ca în fig.21B. Semnalul număr eveniment indică numărul de perechi parcurs/nivel din blocul de coeficienți DCT cuantificați Cb, adică numărul de perechi de date ce indică parcursul și nivelul.

Când decodorul parcurs/nivel 41 primește semnalul număr eveniment EVENTNO, el furnizează un semnal de cerere citire RE-REQ, pentru fiecare pereche parcurs/nivel, înapoi la codificatorul în lungime variabilă 32 ca în fig.21C. De fiecare dată când primește semnalul de cerere citire RE-REQ, decodorul în lungime variabilă

1680

1685

1690

1695

1700

1705

1710

1715

RO 115926 Bl invers 32 furnizează o pereche parcurs/nivel la decodorul parcurs/nivel 41 ca în fig.21D, 21E. Astfel, IVLC 32 furnizează la decodorul parcurs/nivel 41 numărul de perechi parcurs/nivel corespunzător numărului de semnale de cerere de citire pe care le primește.

Decodorul parcurs/nivel 41 decodifică codificarea parcurs/nivel a coeficienților DCT cuantificați codificați parcurs/nivel, pentru a transmite un bloc de coeficienți DCT cuantificați în ordinea de scanare zig-zag ca WDATA la prima memorie de bloc 42, ca în fig.21G. în același timp, ca în fig.21F, contorul de adrese 47 numără coeficienții DCT cuantificați din decodorul parcurs/lungime și furnizează semnalul adresă adrs 1 în ordinea de scanare zig-zag, indicând adresa de scriere a fiecărui coeficient DCT cuantificat, prin selectorul 49 la prima memorie de bloc 42. Când decodorul parcurs/nivel primește un cod EOB de la IVLC 32, indicând că a primit ultimul coeficient DCT diferit de zero, decodorul parcurs/nivel pune coeficientul DCT cuantificat corespunzător codului EOB, și toți coeficienții DCT cuantificați următori, pe zero și furnizează acești coeficienți DCT zero în prima memorie de bloc 42.

De asemenea, când primește codul EOB, decodorul parcurs/nivel 41 furnizează semnalul Ε0ΒΈΝ la registrele de poziție (POS REG) 44 și 45 ca în fig.21H. Semnalul EOB-EN indică registrelor de poziție că, codul EOB a fost primit. Registrele de poziție primesc, de asemenea, de la contorul de adrese 47, prin convertorul de adrese 48, adresa fiecărui coeficient DCT cuantificat, furnizat la prima și a doua memorie de bloc 42 și 43. Când decodorul parcurs/nivel primește codul EOB, adresa generată de contorul de adrese 47 este adresa ultimului coeficient diferit de zero.

Semnalul EOB-EN face ca adresa EOB-POS a ultimului coeficient diferit de zero, convertită la adresa scanată rastru de convertorul 48, să fie scrisă în registrul de poziție al blocului de memorie în care blocul de coeficienți DCT cuantificați se înscrie. Unul din registrele POS 44 și 45 stochează astfel adresa ultimului coeficient diferit de zero al blocului de coeficienți DCT cuantificați.

Când decodorul parcurs/nivel 41 a furnizat blocul complet de coeficienți DCT cuantificați în prima memorie de bloc 42 sau în a doua memorie de bloc 43, contorul de adrese 47 furnizează semnalul de comutare bancă BANK la prima memorie de bloc 42 și la a doua memorie de bloc 43. Semnalul BANK comută modul memoriilor de bloc, astfel încât prima memorie de bloc, care înainte era în modul scriere, este comutată în modul citire și a doua memorie de bloc este comutată în modul scriere.

Astfel, când decodorul parcurs/nivel 41 decodifică blocul următor de coeficienți DCT cuantificați, coeficienții DCT cuantificați rezultați vor fi înscriși în a doua memorie de bloc 43.

Semnalul BANK, de asemenea, comută selectorul 49, astfel încât adresele furnizate la memoria de bloc în modul scriere sunt adresele în ordinea scanată zig-zag de la contorul de adrese 47 și adresele furnizate la memoria de bloc în modul citire sunt adresele în ordinea de scanare rastru de la convertorul de adrese 48.

De asemenea, când decodorul parcurs/nivel 41 a furnizat blocul complet de coeficienți DCT cuantificați în prima memorie de bloc 42, prima memorie de bloc 42 furnizează semnalul plin memorie FULL1 la cuantificatorul invers 46. Semnalul plin memorie indică că toți coeficienții DCT cuantificați din bloc au fost stocați.

RO 115926 Bl

Când IQ 46 primește semnalul plin memorie FULL 1, el transmite semnalul de cerere citire RD-EN la prima memorie de bloc 42.

Semnalul de cerere citire face ca prima memorie de bloc să afișeze la citire coeficienții DCT cuantificați, stocați ca răspuns la adresele adrsl furnizate în ordinea de scanare zig-zag, de convertorul de adrese 48, prin selectorul 49.

în consecință, coeficienții DCT cuantificați din bloc sunt citiți din prima memorie de bloc 42. Coeficienții DCT citiți ca răspuns la fiecare adresă sunt furnizați în cuantificatorul invers 46.

în același timp, când coeficienții DCT cuantificați din bloc sunt citiți din prima memorie de bloc 42, coeficienții DCT cuantificați din următorul bloc sunt scriși în ordinea de scanare zig-zag în a doua memorie de bloc 43 ca răspuns la adresele din contorul de adrese 47.

Cuantificatorul invers 46 cuantifică invers coeficienții DCT cuantificați din blocul de coeficienți DCT cuantificați, într-o modalitate similară, cu cantificatorul invers 13 din aparatul de comprimare a semnalului de film descris în fig.6. Blocul rezultat de coeficienți DCT este furnizat la circuitul de imparitate a sumei 35.

Când paritatea sumei coeficienților DCT din bloc este un număr par, circuitul de imparitate a sumei 35 operează la cel puțin unul din coeficienții DCT din bloc pentru a face suma coeficienților DCT din bloc impară, într-o manieră similară cu circuitul de imparitate a sumei 14 din aparatul de comprimare a semnalului de film descris mai sus. Blocul rezultat al coeficienților DCT cu suma impară este furnizat la circuitul IDCT 36.

De exemplu, circuitul de imparitate a sumei 35 se poate referi la registrele POS 44 și 45, pentru a determina dacă coeficientul DCT curent este sau nu ultimul coeficient diferit de zero în ordinea de scanare zig-zag, astfel încât circuitul de imparitate a sumei să poată schimba paritatea ultimului coeficient DCT diferit de zero pentru ca suma coeficienților DCT din bloc să fie făcută impară. în altă variantă, circuitele de imparitate a sumei 35 pot opera cu coeficientul DCT al componentei cu frecvența cea mai înaltă, pentru a face impară suma coeficienților DCT. Inversarea parității coeficientului DCT al componentei cu cea mai înaltă frecvență poate fi de preferat, deoarece componenta de cea mai înaltă frecvență are o influență mică asupra calității imaginii și nu este necesar să se determine care din coeficienții DCT este ultimul coeficient diferit de zero. Aceasta este adevărat și în cazul în care ordinea de scanare este alta decât ordinea de scanare zig-zag.

Trebuie subliniat că, pentru a evita erorile de imcompatibilitate, operațiunile de imparitate a sumei realizate în aparatul de comprimare a semnalului de film și aparatul de extindere a semnalului de film comprimat trebuie să fie identice.

Configurația unui al doilea exemplu de realizare a unui aparat de comprimare a semnalului de film este arătată în fig.22. Al doilea exemplu de realizare este preferat ca exemplu de realizare a invenției.Configurația circuitului de imparitate a sumei 50 al aparatului de comprimare a semnalului de film din fig.22 este arătată în fig.23.

Elementele celui al doilea exemplu de realizare a aparatului de comprimare a semnalului de film, ce corespund celor din primul exemplu de realizare a aparatului de comprimare a semnalului de film din fig.6, sunt idicate prin aceleași repere și nu vor fi descrise din nou aici.

1765

1770

1775

1780

1785

1790

1795

1800

1805

RO 115926 Bl

Al doilea exemplu de realizare diferă de primul exemplu de realizare prin configurația circuitului de imparitate a sumei 50.

în circuitul de imparitate a sumei 50, din fig.23, contorul 20 numără numărul de coeficienți DCT, primiți de la cuantificatorul invers 13, și furnizează numărul valoare rezultat coeff-adrs la circuitul de apreciere a parității 21.

Acumulatorul 23A cuprinde sumatorul 23 și registrul 24. Sumatorul 23 adună fiecare coeficient DCT dintr-un bloc de coeficieți DCT, primit de la cuantificatorul invers 13, la suma coeficienților DCT deja primiți din blocul stocat în registrul 24. Registrul 24 este resetat după ce suma a fost determinată pentru fiecare bloc de coeficienți DCT. Suma rezultată a coeficienților DCT este furnizată de la sumatorul 23 la registrul 24 și la circuitul de apreciere a parității 21. Acumulatorul 23A are nevoie doar de suma celor mai puțin semnificativi biți ai coeficienților DCT din bloc, pentru a furniza un rezultat adecvat pentru circuitul de apreciere a parității, pentru a judeca dacă paritatea sumei coeficienților DCT este impară sau pară.

Circuitul de apreciere a parității 21 operează ca răspuns la numărul-valoare coeff-adrs primit de la contorul 20 după cum urmează. Când numărul valoare arată că toți coeficienții DCT din bloc au fost adunați de acumulatorul 23A, circuitul de apreciere a parității 21 determină dacă paritatea sumei coeficienților DCT primiți de la acumulatorul 23A este impară sau pară. De exemplu, în cazul unei transformări DCT 8x8 cu două dimensiuni, când numărul valoare indică că suma celor 64 coeficienți DCT din bloc a fost determinată, circuitul de apreciere a parității 21, determină dacă paritatea sumei coeficienților DCT primiți de la acumulatorul 23A este impară sau pară.

în practică, când coeficienții DCT sunt reprezentați de numere binare, circuitul de apreciere a parității 21 examinează cel mai puțin semnificativ bit (LSB) al sumei coeficienților DCT primiți de la acumulatorul 23A. Un LSB de zero arată că paritatea sumei este un număr par. în acest caz, circuitul de apreciere a parității 21 furnizează semnalul de cerere procesare REQ 1 la inversorul de paritate 53 pentru a face ca inversorul de paritate să efectueze operațiunea de inversare a parității. Ca răspuns la semnalul de cerere a procesării REQ 1, inversorul de paritate 53 schimbă paritatea a cel puțin unuia (adică un număr impar) din coeficienții DCT din bloc, pentru a face ca suma coeficienților DCT să fie impară. Pe de altă parte, LSB-ul unu arată că paritatea sumei este un număr impar. în acest caz, circuitul de apreciere a parității 53 nu furnizează semnalul de cerere procesare REQ 1 și inversorul de paritate 53 lasă paritatea tuturor coeficienților DCT din bloc neschimbată, deoarece paritatea sumei coeficienților DCT este deja un număr impar.

Blocul de coeficienți DCT este furnizat de la cuantificatorul invers nu numai la acumualtorul 23A, dar și la inversorul de paritate 53, prin circuitul de întârziere 52. Circuitul de întârziere 52 întârzie coeficienții DCT din bloc cu o durată corespunzătoare timpului de procesare a acumulatorului 23 A și a circuitului de apreciere a parității 21, astfel încât ultimul coeficient DCT,respectiv coeficientul de cea mai înaltă frecvență (de ex: coeficientul DCT al componentei (7,7) în transformarea DCT 8x8) să sosească la inversorul de paritate 53 în același timp cu semnalul de cerere procesare REQ 1.

RO 115926 Bl

1855

Astfel, inversorul de paritate 53 furnizează toți coeficienții DCT, cu excepția coeficientului de înaltă frecvență, la circuitul IDCT 15, neschimbați.

Dacă circuitul de apreciere a parității 21 nu a generat semnalul de cerere procesare REQ 1, inversorul de paritate 53 furnizează, de asemenea, coeficientul DCT de înaltă frecvență la circuitul IDCT, neschimbat. Numai când circuitul de apreciere a parității 21 a generat semnalul de cerere procesare REQ1, inversorul de paritate 53 inversează LSB-ul coeficientului DCT de cea mai înaltă frecvență, și furnizează coeficientul DCT de cea mai înaltă frecvență cu paritate inversată la circuitul IDCT 15.

Astfel, când circuitul de apreciere a parității 21 arată că paritatea sumei coeficienților DCT din bloc este un număr par, inversorul de paritate 53 operează cu coeficientul DCT de cea mai înaltă frecvență (de ex. coeficientul componentei (7, 7) din transformarea DCT 8x8] din bloc. Inversorul de paritatea inversează paritate componentei DCT de cea mai înaltă frecvență și deci face ca suma coeficienților DCT să fie impară în blocul coeficienților DCT furnizați la circuitul IDCT 15. Astfel, paritatea sumei coeficienților DCT este întotdeauna un număr impar. Coeficientul DCT al componentei (7, 7) este coeficientul care are cea mai mică influență asupra valorii de ieșire a IDCT.

Alte exemple practice ale circuitului de imparitate a sumei 50 a exemplului preferat de realizare a invenției vor fi descrise acum. Fig.24 arată un exemplu în care detectorul LSB 29 și poarta OR exclusiv (EXOR) 30 sunt înlocuite cu sumatorul 23 din fig.23. Elementele în circuitul din fig.24 corespunzătoare celor din circuitul din fig.23 sunt indicate prin aceleași repere și nu vor mai fi descrise aici din nou. Detectorul LSB detectează LSB-ul fiecărui coeficient DCT din bloc și circuitul EXOR 30 și registrul 24, determină împreună suma logică exclusivă a LSB-urilor coeficienților DCT din bloc. Paritatea sumei logice exclusive este determintă de circuitul de apreciere a parității 21, descris mai sus în legătură cu fig.lOA și 23.

într-o altă variantă, poarta AND 88 și contorul 89 din fig. 10B pot fi substituite în loc de poarta OR exclusiv 30 și registrul 24 din fig.24. Un alt exemplu este arătat în fig.25. în aceasta, un selector 51 este introdus între cuantificatorul invers 13 și acumulatorul 23 A în circuitul de imparitate a sumei 50 din fig.23. Elementele circuitului din fig.25 ce corespund celor din circuitul din fig.23 sunt indicate cu aceleași repere și nu vor mai fi descrise aici, din nou. Circuitul din fig,25 face ca suma coeficienților DCT a numai patru coeficienți specifici, de ex. componenta (0,0], componenta (4, O), componenta (0,4) și componenta (4, 4] să determine dacă suma este necesar să fie făcută impară. Selectorul 51 primește numărul valoare coeff-adrs de la contorul 20, pentru a determina dacă fiecare coeficient DCT primit de la cuantificatorul invers 13 este sau nu unul din coeficinții specifici și urmează să fie însumat. Când selectorul 51 determină că coeficientul DCT este unul din coeficienții specifici și urmează să fie însumat, adică numărul valoare coeff-adrs are o valoare corespunzătoare, de ex: componenta (0,0), componenta (4,0), componenta (0,4) sau componenta (4,4), selectorul 51 transmite coeficientul DCT la acumulatorul 23A. Selectorul 51 face ca circuitul de imparitate a sumei din fig.25 să determine suma coeficienților specifici. Inversorul de paritate 53 apoi operează cu cel puțin unul din coeficienții specifici DCT, dacă este necesar, ca să facă suma coeficienților DCT specific să fie un număr impar.

1860

1865

1870

1875

1880

1885

1890

1895

RO 115926 Bl

1900

1905

1910

1915

1920

1925

1930

1935

Blocul de coeficienți cu suma impară este apoi furnizat la circuitul IDCT 15.

într-o altă variantă, selectorul 51 din fig.25 poate fi introdus pe linia dintre cuantificatorul invers 13 și detectorul LSB 29 din circuitul din fig.24. Circuitul din fig.24 modificat astfel va determina suma logică exclusivă a LSB-urilor pentru coeficienții DCT specifici, selectați de selector.

într-o altă variantă de realizare a circuitului de imparitate a sumei 50, când ultimul coeficient DCT primit de la cuantificatorul invers 13 este coeficientul DCT al componentei CC, adică, când ordinea de scanare a rastrului este opusă celei din exemplul de realizare descris mai sus, coeficientul DCT la care se aplică operațiunea de inversare a parității nu este componenta DCT cu cea mai înaltă frecvență, ci coeficientul DCT al componentei DC.

Un exemplu de configurație a circuitului practic al inversorului de paritate 53 va fi acum descris în legătură cu fig.26. Inversorul de paritate 53 este o versiune simplificată a inversorului de paritate 28 din fig.11. Inversorul de paritate 53 include un inversor LSB 63, a treia și a patra poartă AND 64 și 65, poarta OR 66 și inversorul 71. în inversorul de paritate 53, inversorul LSB 63 inversează LSB-ul fiecărui coeficient DCT din blocul de coeficienți DCT primiți de la cuantificatorul invers 13. Acesta inversează paritatea fiecărui coeficient DCT. în mod normal, semnalul de cerere procesare REQ 1 este absent, astfel că inversorul de paritate furnizează fiecare coeficient DCT primit, la circuitul IDCT 15 (fig.23) prin a treia poartă AND 64 și poarta OR 69.

Când coeficientul DCT de cea mai înaltă frecvență din bloc este primit de circuitul de imparitate a sumei 50 (fig.23) numărul valoare coeff-adrs din contorul 20 indică circuitului de stabilitate a parității 21 că valoarea primită de circuitul de apreciere a parității este suma tuturor coeficienților DCT, din bloc. Ca răspuns, circuitul de apreciere a parității determină dacă paritatea sumei coeficienților DCT este un număr impar sau par.

Când circuitul de apreciere a parității 21 determină că paritatea sumei coeficienților din bloc este un număr par, furnizează semnalul de cerere procesare REQ 1 la inversorul de paritate 53. Semnalul de cerere procesare soșește la inversorul de paritate 53 prin circuitul de întârziere 52, în același timp cu coeficientul DCT de cea mai înaltă frecvență. Semnalul de cerere procesare REQ 1 schimbă starea porților AND treia și a patra 64 și 65. Aceasta furnizează LSB-ul inversat al coeficientului DCT de cea mai înaltă frecvență de la inversorul LSB la circuitul IDCT 15, prin a patra poartă AND 65 și poarta OR 69. LSB-ul inversat al coeficientului DCT de cea mai înaltă frecvență este furnizat la circuitul IDCT în locul coeficientului DCT normal de cea mai înaltă frecvență pentru a face impară suma coeficienților DCT furnizați la circuitul IDCT.

Pe de altă parte, când circuitul de apreciere a parității 21 determină că paritatea sumei coeficienților DCT din bloc este un număr impar, nu generează semnalul de cerere procesare. Inversorul de paritate 53 furnizează coeficientul DCT de cea mai înaltă frecvență la circuitul IDCT 15, prin poarta AND 64 și poarta OR 69, deoarece realizarea imparității sumei coeficienților DCT din bloc nu este necesară.

Modificările, în exemplul practic al inversorului de paritate 53 din fig.26 sunt arătate în fig.27 la 29.

1940

RO 115926 Bl

1945

Fig.27 arată un sumator +1 73 similar cu sumatorul +1, din fig. 13. substituit în locul inversorului LSB 63 în inversorul de paritate din fig.2. Circuitul este, altfel, neschimbat.

Inversorul de paritate modificat din fig.27 inversează paritatea fiecărui coeficient DCT din bloc, prin adăugarea lui unu la el. Astfel, când circuitul de apreciere a parității 21 furnizează semnalul de cerere procesare REQ 1 la inversorul de paritate, inversorul de paritate furnizează la circuitul IDCT 15 coeficientul DCT de cea mai înaltă frecvență cu unu adunat la el, în loc de coeficientul DCT normal de cea mai înaltă frecvență. Această substituție face ca suma coeficienților DCT din bloc să fie impară.

După cum rezultă din fig.28, circuitul de reducere a mărimii 80 din fig. 15 poate fi substituit cu inversorul LSB 63 în circuitul din fig.26. Circuitul arătat în fig.26 este, altfel, neschimbat. Inversorul de paritate din fig.26, modificat ca în fig.28, face suma coeficienților DCT să fie impară, conform ecuației [15] descrise mai sus. Când circuitul de apreciere a parității generează semnalul de cerere procesare REQ 1, suma coeficienților DCT din bloc este făcută impară prin alimentarea coeficientului DCT de cea mai înaltă frecvență cu paritate inversată, la circuitul IDCT 15.

Paritatea coeficientului DCT de cea mai înaltă frecvență este inversată într-unul din următoarele moduri: este scăzut unu din coeficientul DCT de cea mai înaltă frecvență prin sumatorul scăzător -1, 82 când coeficientul DCT de cea mai înaltă frecvență este pozitiv sau este adunat unu la coeficientul DCT de cea mai înaltă frecvență prin sumatorul +1,83 când coeficientul DCT de cea mai înaltă frecvență este zero sau negativ.

După cum rezultă din fig.29, circuitul de creștere a mărimii 90, din fig. 17 poate fi substituit cu inversorul LSB 63 în circuitul din fig.26. Circuitul din fig.26, rămâne altfel neschimbat. Inversorul de paritate din fig.26, modificat ca în fig.29, face ca suma coeficienților DCT să fie impară, conform ecuației (16) descrise mai sus. Când circuitul de apreciere a parității 21 generează semnalul de cerere procesare REQ 1, suma coeficienților DCT din bloc este făcută impară, prin alimentarea coeficientului DCT de cea mai înaltă frecvență cu paritatea inversată la circuitul IDCT 15. Paritatea coeficientului DCT de cea mai înaltă frecvență este inversată într-unul din următoarele moduri: este scăzut unu din coeficientul DCT de cea mai înaltă frecvență prin sumatorul scăzător -1,93 când coeficientul DCT de cea mai înaltă frecvență este zero sau negativ, sau este adunat unu la coeficientul DCT de cea mai înaltă frecvență prin sumatorul +1, 92 când coeficientul DCT este pozitiv.

Un al doilea exemplu de realizare a unui aparat de extindere a semnalului de film comprimat va fi descris în continuare în legătură cu fig.30.

în cel de-al doilea exemplu de realizare a sistemului de decomprimare a semnalului de imagine de film comprimat, circuitul de imparitate a sumei 50 este înlocuit în locul circuitului de imparitate a sumei 35 din primul exemplu de realizare a decodorului de semnal de film comprimat, reprezentat în fig. 19 și descris anterior cu referire la figura 19. Circuitul din fig. 19 este altfel nemodificat. în cel de-al doilea exemplu de realizare a sistemului de decomprimare a semnalului de imagine de film comprimat, procesarea pentru realizarea imparității sumei coeficienților DCT este efectuată în mod similar procesării efectuate de către circuitul de imparitate a sumei din cel de-al doilea exemplu de realizare a sistemului de comprimare a semnalului de

1950

1955

1960

1965

1970

1975

1980

1985

RO 115926 Bl imagine de film reprezentat in fig.22 și descris anterior cu referire la această figură.

Astfel, în cel de-al doilea exemplu de realizare a sistemului de decomprimare a semnalului de imagine de film comprimat nu este necesară alimentarea adresei EOBadrs de la codificatorul cu lungime variabilă inversor 32 la circuitul de imparitate a sumei 50.

Invenția descrisă anterior face posibilă realizarea unei metode de transformare cosinus discretă inversă și a unui aparat pentru transformarea cosinus inversă, a unui sistem de comprimare a unui semnal de imagine de film, a unui sistem de decomprimare a unui semnal de imagine de film comprimat și a unui aparat de transmisie a unui semnal de imagine de film comprimat, în care probabilitatea apariției unei erori de neadaptare în timpul procesării transformării cosinus discrete inverse este redusă până la punctul în care asemenea erori de neadaptare practic nu apar. în plus, invenția face posibilă realizarea unui mediu de înregistrare în care nu apar erori de neadaptare când un semnal de imagine de film comprimat este reprodus de pe mediu și este decomprimat prin procesarea inclusiv a unei transformări ortogonale inverse.

Atunci când este folosită o transformare cosinus discretă la comprimarea semnalului de imagine de film și o transformare cosinus discretă inversă la decomprimarea semnalului de imagine de film comprimat, invenția face posibilă prevenirea apariției erorilor de neadaptare la transformarea cosinus discretă inversă. Acest lucru împiedică deteriorarea calității imaginii. în conformitate cu aceasta, într-un sistem de comprimare și un sistem de decomprimare a unui semnal de imagine de film comprimat, cărora li se aplică invenția, nu există posibilitatea ca imaginile decodificate local în sistemul de comprimare și imaginile reconstruite de către sistemul de decomprimare să fie diferite unele de altele. în acest mod, se poate obține o calitate deosebită a imaginii.

Claims

Revendicări

1. Metodă de procesare a unui set de coeficienți de transformare, fiecare dintre coeficienții de transformare având o paritate, pentru obținerea unui set de coeficienți de transformare insensibil la eroare pentru procesare printr-o transformare ortogonală inversă, setul de coeficienți de transformare insensibil la eroare fiind insensibil la erorile de rotunjire atunci când este supus transformării ortogonale inverse, caracterizată prin aceea că, cuprinde următoarele etape:

însumarea [23A] coeficienților de transformare pentru a obține o sumă, suma având o paritate;

aprecierea [21] parității sumei;

în cazul în care paritatea sumei este pară, inversarea (28) parității a cel puțin unuia dintre coeficienții de transformare pentru obținerea unui coeficient de transformare cu paritate inversată, astfel încât coeficientul de transformare cu paritate inversată să facă paritatea sumei impară; și obținerea coeficienților de transformare incluzând coeficientul de transformare cu paritatea inversată ca set insensibil la eroare.

2. Metodă conform revendicării 1, caracterizată prin aceea că:

metoda este destinată procesării coeficienților de transformare care rezultă dintr-o transformare cosinus discretă bi-dimensională

RO 115926 Bl setul de coeficienți de transformare cuprinde un coeficient de transformare care reprezintă o componentă CC; și în etapa de inversare (28) a parității unuia dintre coeficienții de trasformare, paritatea unuia dintre coeficienții de transformare, altul decât coeficientul de transformare reprezentând componenta CC, este inversată.

3. Metodă conform revendicării 2, caracterizată prin aceea că setul de coeficienți de transformare cuprinde, de asemenea, un coeficient de transformare care reprezintă componenta de cea mai înaltă frecvență; și în etapa inversării (28) parității unuia dintre coeficienții de transformare, paritatea coeficientului de transformare care reprezintă componenta de cea mai înaltă frecvență este inversată.

4. Metodă conform revendicării 3, caracterizată prin aceea că fiecare coeficient de transformare din set este reprezentat printr-un număr binar având un bit cel mai puțin semnificativ; și în etapa inversării (28) parității unuia dintre coeficienții de transformare, bitul cel mai puțin semnificativ al acelui coeficient este inversat.

5. Metodă conform revendicării 2, caracterizată prin aceea că fiecare coeficient de transformare din set are o polaritate; și etapa inversării parității unuia dintre coeficienții de transformare include următoarele etape:

determinarea polarității unuia dintre coeficienții de transformare;

atunci când polaritatea este negativă, adăugarea unei valori impare predeterminate unuia dintre coeficienții de transformare; și atunci când polaritatea este pozitivă, scăderea valorii predeterminate impare din unul dintre coeficienții de transformare.

6. Metodă conform revendicării 2, caracterizată prin aceea că metoda mai cuprinde etapa primirii coeficienților de transformare din set în ordine numerică, coeficienții de transformare incluzând un coeficient de transformare primit ultimul; și în etapa inversării parității (28) unuia dintre coeficienții de transformare, paritatea coeficientului de transformare primit ultimul este inversată.

7. Metodă conform oricăreia dintre revendicările precedente, caracterizată prin aceea că, coeficienții de transformare din set au toți o valoare diferită de zero.

8. Metodă conform oricăreia dintre revendicările precedente, caracterizată prin aceea că fiecare coeficient de transformare din set este reprezentat printr-un număr binar având un bit cel mai puțin semnificativ; și în etapa însumării coeficienților de transformare, numai bitul cel mai puțin semnificativ al fiecărui coeficient de transformare este însumat (29, 30, 24).

9. Metodă conform oricăreia dintre revendicările precedente, caracterizată prin aceea că, cuprinde în plus etapa selectării coeficienților de transformare din set dintr-un bloc de coeficienți de transformare.

10. Metodă pentru transformarea ortogonală inversă a unui set de coeficienți de transformare fără producerea unor erori de rotunjire, fiecare dintre coeficienții de transformare fiind reprezentat printr-un număr binar având un bit cel mai puțin semnificativ, procesarea cuprinzând metoda de prelucrare conform revendicării 7, caracterizată prin aceea că etapa însumării cuprinde determinarea bitului celui mai

2035

2040

2045

2050

2055

2060

2065

2070

2075

RO 115926 Bl puțin semnificativ al fiecăruia dintre coeficienții de transformare și numărarea coeficienților de transformare având bitul cel mai puțin semnificativ unu pentru a obține un rezultat al numărării;

etapa aprecierii cuprinde aprecierea situației în care rezultatul numărării este un număr par; și etapa inversării cuprinde modificare unuia dintre coeficienții de transformare pentru a obține un coeficient de transformare modificat, coeficientul de transformare modificat făcând rezultatul numărării un număr impar; metoda mai cuprinzând etapa de transformare ortogonală inversă a setului de coeficienți de transformare incluzând coeficientul de transformare modificat.

11. Metodă de comprimare a unui semnal de imagine film pentru obținerea unui semnal de imagine de film comprimat, caracterizată prin aceea că metoda cuprinde următoarele etape:

aplicarea unei procesări de codificare cu anticipare și de transformare ortogonală blocurilor de semnal de imagine de film pentru a obține blocuri de coeficienți de transformare din care rezultă semnalul de imagine de film comprimat; și procesare constând în a face impară suma blocurilor de coeficienți de transformare prin aplicarea metodei conform oricăreia din revendicările 1 la 9, înainte de aplicarea procesării transformării ortogonale inverse și a codificării cu anticipare a blocurilor de coeficienți de transformare, pentru obținerea unor blocuri ale unei imagini reconstruite care urmează să fie folosită ca imagine de referință în codificarea cu anticipare a altor imagini ale semnalului de imagine de film.

12. Metodă pentru comprimarea unui semnal de imagine de film pentru obținerea unui semnal de imagine de film comprimat, caracterizată prin aceea că metoda cuprinde următoarele etape:

detectarea (6) unei deplasări între blocurile unei imagini a semnalului de imagine de film și blocurile unui semnal de imagine reconstruită servind drept imagine de referință;

aplicarea (7) unei compensări de deplasare imaginii de referință ca răspuns la deplasarea detectată pentru obținerea unor blocuri de adaptare ale imaginii de referință;

utilizarea blocurilor de adaptare ale imaginii de referință pentru a aplica codificarea cu anticipare blocurilor semnalului de imagine de film pentru a obține blocuri de diferență;

transformarea ortogonală (11) a blocurilor de diferență pentru obținerea blocurilor de coeficienți de transformare;

obținerea semnalului comprimat din blocurile de coeficienți de transformare, prin aplicarea cuantificării (12) și codificării în lungime variabilă (17);

înainte de aplicarea procesării transformării ortogonale inverse blocurilor de coeficienți de transformare pentru obținerea blocurilor de diferență restabilite, realizarea imparității sumei fiecărui bloc de coeficienți de transformare pentru prevenirea apariției erorilor de rotunjirii în procesarea transformării ortogonale inverse, prin aplicarea metodei conform oricăreia din revendicările 1 la 9; și aplicarea unei decodificări cu anticipare blocurilor de diferențe restabilite pentru a obține blocurile imaginii reconstruite de utilizat ca imagine de referință în aplicarea codificării cu anticipare altor imagini ale semnalului de imagine de film.

RO 115926 Bl

2125

13. Metodă conform revendicărilor 11 sau 12, caracterizată prin aceea că metoda este în plus destinată înregistrării semnalului de imagine de film comprimat pe un mediu de înregistrare și metoda cuprinde în plus următoarele etape:

obținerea unui mediu de înregistrare, obținerea unui semnal de înregistrare din semnalul de imagine de film comprimat și înregistrarea semnalului de înregistrare pe mediul de Înregistrare.

14. Metoda conform revendicărilor 11 sau 12, caracterizată prin aceea că metoda servește în plus transmisiei semnalului de imagine de film comprimat printr-un mediu de transmisie și cuprinde în plus următoarele etape:

obținerea unui mediu de transmisie, obținerea unui semnal de transmisie din semnalul de imagine de film comprimat și aplicarea semnalului de transmisie în mediul de transmisie.

15. Aparat (14) pentru preprocesarea unui set de coeficienți de transformare, fiecare dintre coeficienții de transformare având paritate, în scopul obținerii unui set de coeficienți de transformare insensibil la eroare, pentru procesare printr-o transformare ortogonală inversă, setul de coeficienți de transformare insensibil la eroare fiind insensibil la erorile de rotunjire atunci când este supus unei transformări ortogonale inverse, caracterizat prin aceea că aparatul cuprinde:

un acumulator (23A) care primește suma coeficienților de transformare din set și furnizează o sumă având paritate;

niște mijloace de apreciere a parității (21), pentru primirea sumei de la acumulator și aprecierea parității sumei;

niște mijloace de inversare a parității (28), care funcționează atunci când mijloacele de apreciere a parității apreciază că paritatea sumei este pară, pentru inversarea parității unuia dintre coeficienții de transformare pentru a obține un coeficient de transformare cu paritate inversată, astfel încât paritatea sumei să devină impară; și mijloace pentru obținerea coeficienților de transformare, incluzând coeficientul de transformare cu paritate inversată, ca set insensibil la eroare.

16. Aparat conform revendicării 15 caracterizat prin aceea că aparatul este destinat preprocesării unui set de coeficienți de transformare generați de o transformare cosinus discretă bi-dimensională;

setul de coeficienți de transformare include un coeficient de transformare reprezentând o componentă CC; și mijloacele de inversare a parității (28) sunt adaptate pentru inversarea parității unuia dintre coeficienții de transformare diferiți de coeficientul de transformare reprezentând componenta CC.

17. Aparat conform revendicării 16, caracterizat prin aceea că setul de coeficienți de transformare cuprinde, de asemenea, un coeficient de transformare reprezentând o componentă de cea mai înaltă frecvență; și mijloacele de inversare a parității sunt adaptate pentru a inversa paritatea coeficientului de transformare reprezentând componenta de cea mai înaltă frecvență.

18. Aparat conform revendicări 17, caracterizat prin aceea că fiecare coeficient de transformare din set este reprezentat printr-un număr binar având un bit cel mai puțin semnificativ; și

2130

2135

2140

2145

2150

2155

2160

2165

RO 115926 Bl mijloacele de inversare a parității (28) includ mijloace pentru inversarea bitului celui mai puțin semnificativ al unuia dintre coeficienții de transformare.

19. Aparat conform revendicării 15, caracterizat prin aceea că fiecare coeficient de transformare din set este reprezentat printr-un număr binar având un bit cel mai puțin semnificativ; și acumulatorul include mijloace (24, 29, 30) pentru însumarea numai a bitului celui mai puțin semnificativ al fiecărui coeficient de transformare.

20. Aparat conform oricăreia dintre revendicările 15 la 19, caracterizat prin aceea că cuprinde în mod suplimentar mijloace de selectare a coeficienților de transformare din set dintr-un bloc de coeficienți de transformare.

21. Sistem pentru transformarea ortogonală inversă a unui set de coeficienți de transformare, fără producerea unor erori de rotunjire, fiecare dintre coeficienții de transformare având paritate, caracterizat prin aceea că cuprinde aparatul conform oricăreia din revendicările 15 la 20; și un circuit de transformare ortogonală inversă (15) care primește setul de coeficienți de transformare, inclusiv coeficientul de transformare cu paritate inversată de la mijloacele de inversare a parității.

22. Sistem conform revendicării 21, caracterizat prin aceea că fiecare coeficient de transformare are o polaritate; și mijloacele de inversare a parității (80) includ:

mijloace de apreciere a polarității (81) pentru determinarea polarității fiecărui coeficient de transformare, mijloace (82-86) care lucrează ca răspuns la mijloacele de apreciere a polarității pentru a aduna unu la coeficientul de transformare atunci când mijloacele de determinare a polarității determină că polaritatea coeficientului de transformare este pozitivă și pentru a scădea unu din coeficientul de transformare atunci când mijloacele de determinare a polarității determină că polaritatea coeficientului de transformare este negativă.

23. Sistem conform revendicării 21, caracterizat prin aceea că fiecare coeficient de transformare este reprezentat printr-un număr binar având un bit cel mai puțin semnificativ; și mijloacele de apreciere a parității (14) cuprind:

mijloace de detectare a bitului celui mai puțin semnificativ (29) pentru detectarea bitului celui mai puțin semnificativ al fiecărui coeficient de transformare;

o poartă logică OR-exclusiv (30) conținând o primă intrare care primește bitul cel mai puțin semnificativ al fiecărui coeficient de transformare de la mijloacele de detectare a bitului celui mai puțin semnificativ, o a doua intrare și o ieșire;

un registru (24) având o intrare conectată la ieșirea porții OR-exclusiv și o ieșire conectată la cea de a doua intrare a porții OR-exclusiv; și un circuit de apreciere a parității (21) conectat la ieșirea registrului.

24. Sistem pentru transformarea ortogonală inversă a unui set de coeficienți de transformare fără apariția unor erori de rotunjire, fiecare dintre coeficienții de transformare fiind reprezentat printr-un număr binar incluzând un bit cel mai puțin semnificativ având o stare, caracterizat prin aceea că sistemul cuprinde aparatul conform oricăreia dintre revendicările 15 la 20,

RO 115926 Bl

2215 acumulatorul cuprinzând mijloace de apreciere a bitului celui mai puțin semnificativ pentru aprecierea stării bitului celui mai puțin semnificativ al fiecărui coeficient de transformare; și mijloace de numărare pentru obținerea unui rezultat al numărării prin numărarea coeficienților de transformare, al căror bit cel mai puțin semnificativ este apreciat de către mijloacele de apreciere a bitului celui mai puțin semnificativ a fi în starea unu;

mijloace pentru inversarea parității cuprinzând niște mijloace de transformare, în număr impar, a rezultatului numărării, care operează atunci când mijloacele de apreciere a parității apreciază că rezultatul numărării este un număr par, pentru modificarea unuia dintre coeficienții de transformare pentru a obține un coeficient de transformare modificat, coeficientul de transformare modificat transformând rezultatul numărării într-un număr impar;

sistemul cuprinzând în plus un circuit de transformare ortogonală inversă, care primește setul de coeficienți de transformare, incluzând coeficientul de transformare modificat, de la mijloacele de transformare a rezultatului numărării în număr impar.

25. Sistem pentru comprimarea unui semnal de imagine de film, semnalul de imagine de film incluzând imagini, fiecare imagine fiind divizată în blocuri, caracterizat prin aceea că sistemul cuprinde mijloace de codificare cu anticipare (16) pentru codificarea cu anticipare a blocurilor semnalului de imagine de film prin utilizarea unor blocuri de adaptare ale unei imagini de referință pentru formarea unor blocuri de diferență;

mijloace de codificare a blocurilor de diferență pentru comprimarea blocurilor de diferență de la mijloacele de codificare cu anticipare pentru formarea unui semnal de imagine de film comprimat, mijloacele de codificare a blocurilor de diferență cuprinzând:

mijloace de transformare ortogonală (11) pentru transformarea ortogonală a blocurilor de diferență de la mijloacele de codificare cu anticipare, pentru a obține blocuri de coeficienți de transformare;

mijloace de cuantificare (12) pentru cuantificarea blocurilor de coeficienți de transformare de la mijloacele de transformare ortogonală pentru a obține blocuri de semnal comprimate din care se obține semnalul de imagine de film comprimat; mijloace de decodificare locală (10) pentru decomprimarea blocurilor de semnal comprimate de la mijloacele de codificare a blocurilor de diferență, pentru obținerea unor blocuri de diferență restabilite fără producerea unor erori de rotunjire la transformarea ortogonală inversă a blocurilor de semnal comprimate, mijloacele de decodificare locală cuprinzând:

mijloace de cuantificare inversă (13) pentru cuantificarea inversă a blocurilor de semnal comprimate de la mijloacele de codificare a blocurilor de diferență, pentru a se obține blocuri de coeficienți de transformare restabiliți, fiecare dintre coeficienții de transformare restabiliți având paritate, aparatul (14), conform oricăreia din revendicările 15 la 20, pentru procesarea coeficienților de transformare restabiliți, un circuit de transformare ortogonală inversă (15) care primește blocul de coeficienți de transformare preprocesați, incluzând coeficientul de transformare cu paritate inversată, circuitul de transformare ortogonală inversă furnizând blocurile de diferență restabilite;

2220

2225

2230

2235

2240

2245

2250

2255

RO 115926 Bl mijloace de decodificare cu anticipare (16) pentru decodificarea cu anticipare a blocurilor de diferență restabilite de la mijloacele de decodificare locală pentru reconstruirea blocurilor de imagine corespunzătoare blocurilor semnalului de imagine de film; și o memorie de imagine (4), memoria de imagine păstrând blocurile de imagine reconstruite de la mijloacele de decodificare cu antificipare ca blocuri ale unei imagini reconstruite pentru a fi folosită ca imagine de referință pentru codificarea cu anticipare a altor imagini ale semnalului de imagine de film.

26. Sistem de comprimare a unui semnal de imagine de film, semnalul de imagine de film incluzând imagini, fiecare imagine fiind divizată în blocuri, sistemul cuprinzând:

mijloace de codificare cu anticipare (8) pentru codificarea cu anticipare a unor blocuri ale semnalului de imagine de film prin folosirea unor blocuri de adaptare ale unei imagini de referință pentru a forma niște blocuri de diferență;

mijloace de codificare a unor blocuri de diferență (9) pentru comprimarea blocurilor de diferență de la mijloacele de codificare cu anticipare pentru formarea unui semnal de imagine de film comprimat, mijloacele de codificare a blocurilor de diferență incluzând: mijloace de transformare ortogonală (11) pentru transformarea ortogonală a blocurilor de diferență de la codificatorul cu anticipare pentru a obține blocuri de coeficienți de transformare;

mijloace de cuantificare (12) pentru cuantificarea blocurilor de coeficienți de transformare de la mijloacele de transformare ortogonală pentru a obține blocuri de semnal comprimat din care este obținut semnalul de imagine de film comprimat;

mijloace de decodificare locală (10) pentru decomprimarea blocurilor de semnal comprimate de la mijloacele de decodificare a blocurilor de diferență pentru a se obține blocuri de diferență restabilite fără producerea unor erori de rotunjire la transformarea ortogonală inversă a blocurilor de semnal comprimate, mijloacele de decodificare locală cuprinzând:

mijloace de cuantificare inversă (13) pentru cuantificarea inversă a blocurilor de semnal comprimate de la codificatorul de blocuri de diferență pentru obținerea unor blocuri de coeficienți de transformare restabiliți, fiecare dintre coeficienții de transformare restabiliți fiind reprezentat printr-un număr binar incluzând un bit cel mai puțin semnificativ, un aparat (14) conform oricăreia din revendicările 15 la 20 pentru preprocesarea coeficienților de transformare restabiliți, și un circuit de transformare ortogonală inversă (15), care primește fiecare bloc de coeficienți de transformare restabiliți, incluzând coeficientul de transformare modificat, de la niște mijloace de transformare în număr impar a rezultatului numărării, circuitul de transformare ortogonală inversă furnizând blocurile de diferență restabilite;

mijloace de decodificare cu anticipare (16) pentru decodificarea cu anticipare a blocurilor de diferență restabilite de la mijloacele de decodificare locală pentru reconstruirea blocurilor de imagine corespunzătoare blocurilor semnalului de imagine de film; și o memorie de imagine (4), memoria de imagine păstrând blocurile de imagine reconstruite de la mijloacele de decodificare cu anticipare ca blocuri ale unei imagini

RO 115926 Bl reconstruite pentru a fi folosită ca imagine de referință la codificarea cu anticipare a altor imagini ale semnalului de imagine de film.

27. Sistem conform revendicării 26, caracterizat prin aceea că sistemul este destinat în mod suplimentar înregistrării semnalului de imagine de film comprimat pe un mediu de înregistrare; și sistemul mai cuprinde în plus:

mijloace (17) pentru aplicarea unei codificări cu lungime variabilă blocurilor de semnal comprimate pentru obținerea semnalului de imagine de film comprimat mijloace pentru obținerea unui semnal de înregistrare din semnalul de imagine de film comprimat, și mijloace pentru înregistrarea semnalului de înregistrare pe mediul de înregistrare.

28. Sistem conform revendicării 26, caracterizat prin aceea că sistemul este destinat în mod suplimentar transmisiei semnalului de imagine de film comprimat printr-un mediu de transmisie; și sistemul cuprinde în mod suplimentar:

mijloace (17) pentru aplicarea unei codificări cu lungime variabilă blocurilor de semnal comprimat, pentru obținerea semnalului de imagine de film comprimat, mijloace pentru obținerea unui semnal de transmisie din semnalul de imagine de film comprimat, și mijloace pentru transmisia semnalului de transmisie prin mediul de transmisie.

29. Sistem conform revendicărilor 26, 27 sau 28, caracterizat prin aceea că memoria de imagine este o a doua memorie de imagine (4), iar aparatul mai cuprinde în plus o primă memorie de imagine (2), prima memorie de imagine păstrând în mod temporar semnalul de imagine de film;

mijloacele de codificare cu anticipare (8) sunt destinate codificării cu anticipare a blocurilor semnalului de imagine de film citite din prima memorie de imagine;

sistemul mai cuprinde în plus:

mijloace de codificare cu lungime variabilă (17) pentru obținerea semnalului de imagine de film comprimat prin aplicarea unei codificări cu lungime variabilă blocurilor de semnal comprimat de la mijloacele de codificare a blocurilor de diferență, și mijloacele de compensare a mișcării (6, 7) pentru detectarea mișcării între imaginile reconstruite, păstrate în cea de a doua memorie de imagine, și semnalul de imagine de film păstrat în prima memorie de imagine, pentru aplicarea compensării de mișcare imaginilor deja reconstruite, păstrate în cea de a doua memorie de imagine ca răspuns la mișcarea detectată, pentru a se obține blocuri ale uneia dintre imaginile reconstruite, selectate ca imagine de referință, și pentru furnizarea blocurilor imaginii de referință mijloacelor de codificare cu anticipare.

30. Sistem pentru decomprimarea unui semnal de imagine de film comprimat pentru obținerea unui semnal de ieșire de imagine de film, semnalul de imagine de film comprimat cuprinzând porțiuni de semnal fiecare reprezentând o imagine a semnalului de ieșire a imaginii de film, porțiunile de semnal incluzând blocuri de semnal comprimat codificate cu lungime variabilă, sistemul cuprinzând:

un mijloc de codificare cu lungime variabilă inversă (32) pentru aplicarea codificării cu lungime variabilă inversă blocurilor de semnal comprimat codificate cu lungime variabilă, pentru a se obține niște blocuri de semnal comprimat;

2305

2310

2315

2320

2325

2330

2335

2340

RO 115926 Bl niște mijloace de decodificare (34) pentru decomprimarea blocurilor de semnal comprimat de la mijlocul de codificare cu lungime variabilă inversă pentru obținerea unor blocuri de diferență restabilite fără producerea unor erori de rotunjire la transformarea ortogonală inversă a blocurilor de semnal comprimat, mijloacele de decodificare cuprinzând:

mijloace de cuantificare inversă (40) pentru cuantificarea inversă a fiecărui bloc de semnal comprimat de la mijlocul de codificare a blocurilor de diferență pentru obținerea unui bloc de coeficienți de transformare restabiliți, fiecare dintre coeficienții de transformare restabiliți având paritate, aparatul conform oricăreia din revendicările 15 la 21 pentru preprocesarea coeficienților de transformare restabiliți, și un circuit de transformare ortogonală inversă, care primește blocul de coeficienți de transformare restabiliți, incluzând coeficientul de transformare cu paritate inversată, de la mijloacele de imparitate a sumei, circuitul de transformare ortogonală inversă furnizând blocurile de diferență restabilite.

31. Sistem conform revendicării 30, caracterizat prin aceea că mijloacele de decodificare cu lungime variabilă (32) furnizează suplimentar un vector de mișcare (MV) și date de mod de compensare a mișcării (MM); și sistemul mai cuprinde în plus.

mijloace de decodificare cu anticipare (39) pentru decodificarea cu anticipare a blocurilor de diferență restabilite de la mijloacele de decodificare pentru reconstruirea blocurilor de imagine, o memorie de imagine (38), memoria de imagine păstrând blocurile de imagine reconstruită de la mijloacele de decodificare cu anticipare ca blocuri ale unei imagini reconstruite de utilizat ca imagine de referință pentru decodificarea cu anticipare a altor imagini ale semnalului de imagine de film, mijloace (37), care răspund la vectorul de mișcare și la informațiile de mod de compensare de mișcare de la mijloacele de codificare cu lungime variabilă inversă, pentru executarea compensării de mișcare pe imaginile deja reconstruite păstrate în memoria de imagine pentru obținerea, din una dintre imaginile deja reconstruite selectate ca imagine de referință, a unui bloc de imagine de referință și pentru furnizarea blocului imaginii de referință mijloacelor de codificare cu anticipare, și mijloace pentru citirea semnalului de ieșire de imagine de film din memoria de imagine (38).