JP2001292451A - 動画像信号圧縮装置及び方法 - Google Patents

動画像信号圧縮装置及び方法

Info

Publication number
JP2001292451A
JP2001292451A JP2001055933A JP2001055933A JP2001292451A JP 2001292451 A JP2001292451 A JP 2001292451A JP 2001055933 A JP2001055933 A JP 2001055933A JP 2001055933 A JP2001055933 A JP 2001055933A JP 2001292451 A JP2001292451 A JP 2001292451A
Authority
JP
Japan
Prior art keywords
block
signal
image
parity
compressed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001055933A
Other languages
English (en)
Other versions
JP3593988B2 (ja
Inventor
Teruhiko Suzuki
輝彦 鈴木
Yoichi Yagasaki
陽一 矢ヶ崎
Tatsuya Sudo
達也 須藤
Toru Okazaki
透 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26379647&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2001292451(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001055933A priority Critical patent/JP3593988B2/ja
Publication of JP2001292451A publication Critical patent/JP2001292451A/ja
Application granted granted Critical
Publication of JP3593988B2 publication Critical patent/JP3593988B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H04N19/126—Details of normalisation or weighting functions, e.g. normalisation matrices or variable uniform quantisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/18—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a set of transform coefficients
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H04N19/45—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder performing compensation of the inverse transform mismatch, e.g. Inverse Discrete Cosine Transform [IDCT] mismatch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Discrete Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Color Television Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)
  • Television Signal Processing For Recording (AREA)
  • Complex Calculations (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Detection And Correction Of Errors (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Color Television Image Signal Generators (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【課題】 ＭＰＥＧ方式の動画像信号圧縮装置の局部復
号化器と圧縮動画像信号伸長装置とのミスマッチ誤差を
防止する。 【手段】 直交変換における変換係数のブロックを前処
理した後に逆直交変換することにより、ミスマッチ誤差
を防止する。ブロック内の変換係数の和を求め、この和
のパリティ（奇数又は偶数）を判定する。和のパリティ
が偶数のときは、ブロック内の変換係数のうちの１つの
パリティを反転し、パリティ反転変換係数を生成する。
これにより、和のパリティは奇数になる。そして、パリ
ティ反転変換係数を含む変換係数のブロックを逆直交変
換する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、動画像信号圧縮装
置及び方法、並びに圧縮動画像信号伸長装置に関する。
【０００２】
【従来の技術】直交変換は、様々なディジタル信号処理
装置において、様々な用途に用いられている。直交変換
は周波数領域での信号処理を行うことを可能とするもの
である。直交変換としては、高速フーリエ変換（ＦＦ
Ｔ：Fast Fourier Transform）、離散コサイン変換（Ｄ
ＣＴ：Discrete Cosine Transform）などが広く知られ
ている。直交変換は、例えば、時間領域の信号成分を、
時間領域の元の信号成分のスペクトル（すなわち、エネ
ルギーの周波数に対する分布）を示す周波数成分（直交
変換関数によって異なる）に分解する。信号成分を直交
変換することにより得られる周波数成分（一般に変換係
数と呼ばれる）に種々の処理を施すことにより、元の信
号成分の冗長度を削減することができる。すなわち、直
交変換は、元の信号成分を直交変換し、得られる変換係
数に処理を施すことにより、元の信号成分を表すビット
数をよりも少ないビット数とすることができる。また、
変換係数を逆直交変換することにより、元の信号成分を
得ることができる。
【０００３】直交変換処理を利用したディジタル信号処
理装置の一例として動画像信号の圧縮装置及び伸長装置
がある。
【０００４】相関性の強い信号は、周波数軸上では低周
波数領域に信号電力が集中することが知られている。あ
る特定の座標軸（例えば周波数軸）への信号電力の集中
度が高ければ高いほど、冗長度の削減が可能であり、信
号圧縮効率が向上する。
【０００５】画像信号は一般に空間的及び時間的に強い
相関性を有するので、直交変換を行って特定の座標軸に
電力を集中させ、動画像信号の高能率圧縮を実現するこ
とができる。
【０００６】従来、例えばＮＴＳＣ方式のビデオ信号に
代表される動画像信号は、情報量が極めて多く、動画像
信号を長時間記録するには、大容量の記録媒体が必要で
あった。さらに、このような記録媒体に対して動画像信
号を記録再生する際の情報レートも非常に高かった。こ
のため、動画像信号の記録には、大型の磁気テープや光
ディスクが必要であった。
【０００７】より小型の記録媒体に動画像信号を長時間
記録する場合には、動画像信号に信号圧縮処理を施して
記録情報量を削減することが不可欠である。さらに、小
型の記録媒体から再生される圧縮動画像信号を伸長する
装置が必要である。
【０００８】このような要求に応えるため、動画像信号
を構成する各画像を表す動画像信号間や動画像信号の各
部分間の相関を利用した様々な動画像信号圧縮方式が提
案されている。例えば、ＭＰＥＧ（Moving Picture Exp
erts Group）により提案された動画像信号圧縮方式が広
く知られている。このＭＰＥＧ方式については、各種文
献にて広く紹介されているので、ここでは詳細な説明は
割愛する。
【０００９】以下の説明は「画像」についてである。こ
こで説明する信号処理技術は、動画像を表す動画像信号
の処理に関するものであり、一般には、ここで言う「画
像」は、動画像の１つの画像を表す動画像信号の部分の
ことである。また、１つの動画像信号は、動画像の１つ
の画像をフレームあるいはフィールドとして表すことが
できる。特に記述のない場合、「画像」とはフィールド
あるいはフレームのことである。
【００１０】このＭＰＥＧ方式は、まず、動画像信号を
構成する画像間の差分を求め、動画像信号の時間軸方向
の冗長度を低減する。その後、ＭＰＥＧ方式は、画像間
差分のブロックに空間軸方向の直交変換処理を施すこと
により、動画像信号の空間軸方向の冗長度を低減する。
ＭＰＥＧ方式は、直交変換処理として離散コサイン変換
（ＤＣＴ）処理を用いている。時間軸及び空間軸の両方
向の冗長度を低減すことにより、動画像は極めて効率よ
く圧縮される。このような圧縮処理によって得られる圧
縮動画像信号は、記録媒体に記録され、あるいは伝送媒
体を介して伝送される。
【００１１】圧縮動画像信号を記録媒体から再生し、あ
るいは伝送媒体を介して受信する場合には、ＤＣＴ変換
により得られる変換係数のブロックを圧縮動画像信号か
ら抽出する。変換係数を逆直交変換（ＭＰＥＧ方式にお
ける逆離散コサイン変換（ＩＤＣＴ：Inverse Discrete
Cosine Transform））を用いて処理し、画像間差分の
ブロックを再生して、元の動画像信号の画像を再生す
る。
【００１２】ＭＰＥＧ方式に基づいた動画像信号圧縮装
置の構成例を図１に示す。この図１に示す動画像信号圧
縮装置では、ディジタル動画像信号がブロック化回路１
０１に入力され、例えばＮＴＳＣ方式などの標準ビデオ
フォーマットからブロックフォーマットに変換されて、
ブロック化動画像信号が生成される。ここで、動画像信
号の各画像は、空間軸方向、すなわち水平方向及び垂直
方向に１６×１６画素のマクロブロックに分割される。
マクロブロックはさらに８×８画素のブロックに細分割
される。
【００１３】図１に示す動画像信号圧縮装置は、画像を
構成するブロック全てが処理されるまで、動画像信号の
各画像をブロック単位で圧縮する。つぎに、この動画像
信号圧縮装置は、動画像信号の別の画像を処理するが、
この別の画像は、動画像を構成する一連の画像における
次の画像であってもよく、なくてもよい。以下に、図１
に示す動画像信号圧縮装置における１つの画像内の画素
の１ブロックの圧縮について説明する。圧縮される画素
のブロックは現画像ブロックである。ブロック化動画像
信号は動き予測器１０２に供給される。動き予測器１０
２は、現画像ブロックS1を含む現画像をブロック単位で
差分ブロック算出回路１０３に供給する。
【００１４】差分ブロック算出回路１０３は、動き予測
器１０２から現画像ブロックS1を受信するときに、動き
予測器１０２からの現画像ブロックS1に対応するマッチ
ングブロックS2を受信する。このマッチングブロックS2
は、ピクチャメモリ群１１２に記憶された再生画像から
予測器１１３によって得られる。差分ブロック算出回路
１０３は、現画像ブロックS1と、これに対応するマッチ
ングブロックS2との画素単位の差分をとる。得られる差
分ブロックS3は直交変換回路１０４に供給される。
【００１５】直交変換回路１０４は、通常ＤＣＴ回路で
あり、差分ブロックS3を直交変換し、得られる変換係数
のブロックを量子化器１０５に供給する。量子化器１０
５は、変換係数のブロックを量子化して量子化変換係数
のブロックを生成する。可変長符号化器１０６は、量子
化器１０５からの量子化変換係数のブロックに、ハフマ
ン符号化、ランレングス符号化等の可変長符号化を施
す。そして、得られる符号化変換係数のブロックは出力
バッファ１０７を介して、例えばディジタル伝送路に出
力される。
【００１６】出力バッファ１０７に記憶されたビット数
を示す制御信号は、量子化器１０５にフィードバックさ
れる。量子化器１０５は、この制御信号に応じて量子化
ステップサイズを調整して、そのオーバフローやアンダ
フローを防止する。
【００１７】また、量子化変換係数のブロックは、量子
化器１０５から逆量子化器１０８に送られる。逆量子化
器１０８は、この動画像信号圧縮装置での予測符号化の
際に用いられる再生画像を量子化変換係数から生成する
局部復号化器の一部である。逆量子化器１０８は、量子
化器１０５による量子化処理と相補的な処理を行うこと
により、量子化変換係数のブロックを逆量子化する。得
られる変換係数のブロックは、逆直交変換回路１０９に
送られ、そこで直交変換回路１０４による直交変換処理
と相補的な処理を行うことによって、逆直交変換され
る。得られる再生差分ブロックS4は加算器１１０に供給
される。
【００１８】また、この加算器１１０は、ピクチャメモ
リ群１１２のうちの予測器１１３によって選択された１
つのピクチャメモリから、現画像ブロックS1に対応した
マッチングブロックS2が供給されている。加算器１１０
は、逆直交変換回路１０９からの再生差分ブロックS4
と、ピクチャメモリ群１１２からのマッチングブロック
S2との画素単位の加算を行い、再生画像ブロックS5を生
成する。再生画像ブロックS5は、セレクタ１１１により
選択されたピクチャメモリ１１２Ａ〜１１２Ｄのうち何
れか１つに供給されて、記憶される。
【００１９】再生画像ブロックS5は、選択されたピクチ
ャメモリに記憶され、そのピクチャメモリ内の再生され
る画像の（現画像ブロックに対応する）１ブロックをブ
ロック単位で形成する。その後、再生画像は、動画像信
号の他の画像を圧縮する予測符号化のためのマッチング
ブロックS2を得るのに用いられる。
【００２０】動き予測器１０２は、現画像のマクロブロ
ック毎に、現画像のマクロブロックと、記憶されている
動画像信号の他の画像の異なるマクロブロックとの動き
ベクトルを決定する。また、動き予測器１０２は、現画
像の各マクロブロック内の画素と、他の画像の異なるマ
クロブロック内の画素との差分の絶対値和（絶対値差分
和）を生成する。各絶対値差分和は、現画像の各マクロ
ブロックと、他の画像のマクロブロックとのマッチング
の度合を示す。動き予測器１０２は、各動きベクトルと
それに対応する絶対値差分和を予測モード決定回路１１
５に供給する。
【００２１】予測モード決定回路１１５は、動き予測器
１０２からのデータを用いて、１以上の他の再生画像に
基づいて現画像を予測符号化するのに用いられる予測モ
ードを決定する。現画像は、以下の予測モードの何れか
１つを用いて予測符号化することができる。
【００２２】（１）他の画像を参照せず画像自体で圧縮
される画像内モード。このように符号化された画像はＩ
ピクチャと称せられる。
【００２３】（２）動画像において時間的に先行する再
生画像を参照して予測を行う前方予測モード。このよう
に符号化された画像はＰピクチャと称せられる。
【００２４】（３）動画像において時間的に先行する再
生画像と動画像において時間的に後行する再生画像を参
照して、あるいは、先行する再生画像と後行する再生画
像の画素単位の線形演算（例えば、平均値計算）を行う
ことにより、ブロック単位の予測を行う両方向予測モー
ド。このように符号化された画像はＢピクチャと称せら
れる。
【００２５】すなわち、Ｉピクチャは、画像内で画像内
符号化が完結する画像である。Ｐピクチャは、動画像に
おいて時間的に前にある再生Ｉピクチャ又はＰピクチャ
より予測される。Ｂピクチャは、時間的に前又は後にあ
る再生Ｉピクチャ又はＰピクチャを用いてブロック単位
で予測されるか、あるいは、動画像において時間的に前
にある再生Ｉピクチャ又はＰピクチャと時間的に後にあ
る再生Ｉピクチャ又はＰピクチャから線形演算によって
得られるブロックを用いて予測される。
【００２６】そして、予測モード決定回路１１５は、予
測モード信号PMとそれに対応する動きベクトルを予測器
１１３及び読出アドレス発生器１１４に供給する。読出
アドレス発生器１１４は、動きベクトルに応じて、ピク
チャメモリ群１１２に読出アドレスを供給し、ピクチャ
メモリ１１２Ａ乃至１１２Ｄから記憶されている再生画
像のブロックを読み出させる。再生画像の読出ブロック
の位置は、動きベクトルにより指定される。予測器１１
３は、予測モード決定回路１１５からの予測モード信号
PMに基づいて、ピクチャメモリ１１２Ａ乃至１１２Ｄか
ら読み出されたブロックのうちの１つを選択する。選択
された読出ブロックは、現画像ブロックS1に対するマッ
チングブロックS2である。現画像ブロックがＢピクチャ
の一部である場合、予測器１１３は、ピクチャメモリ１
１２Ａ乃至１１２Ｄからの読出ブロックに対して線形演
算を行い、必要なマッチングブロックS2を生成する。予
測器１１３は、マッチングブロックS2を差分ブロック算
出回路１０３と加算器１１０に供給する。
【００２７】ＭＰＥＧ方式による動画像信号伸長装置の
構成例を図２に示す。この動画像信号伸長装置では、動
画像信号圧縮装置から直接、あるいは記録媒体から再生
された圧縮動画像信号は、ビットストリームとして入力
バッファ１２１に供給され、一時的に記憶される。圧縮
動画像信号は、符号化変換ブロック（現画像ブロックを
表す符号化変換係数のブロックを含む）、及び各ブロッ
クの予測モード情報、量子化ステップサイズ情報、動き
ベクトルからなる。
【００２８】圧縮動画像信号は、入力バッファ１２１か
ら１画像毎に読み出されて、逆可変長符号化器（ＩＶＬ
Ｃ）１２２に供給される。この逆可変長符号化器１２２
は、圧縮動画像信号に逆可変長符号化を施して、圧縮動
画像信号を量子化変換係数のブロック、及び各ブロック
の予測モード情報、量子化ステップサイズ情報、動きベ
クトルからなる成分に分離する。
【００２９】符号化変換係数の各ブロックは、逆量子化
器１２３に供給され、この逆量子化器１２３は、ブロッ
クの量子化ステップサイズを用いて量子化変換係数のブ
ロックを逆量子化し、変換係数のブロックを生成する。
逆直交変換回路１２４は、変換係数のブロックに逆直交
変換処理、通常ＩＤＣＴ処理を施して、再生差分ブロッ
クを生成する。逆量子化器１２３と逆直交変換回路１２
４はそれぞれ、図１に示す動画像信号圧縮装置の量子化
器１０５と直交変換回路１０４による処理と相補的な処
理を行う。
【００３０】読出アドレス発生器１３０は、逆可変長符
号化器１２２から供給される現画像ブロックの動きベク
トルに応じて、ピクチャメモリ１２８Ａ乃至１２８Ｄに
読出アドレスを供給する。各ピクチャメモリ１２８Ａ乃
至１２８Ｄは、読出アドレスに基づいて、記憶されてい
る再生画像のブロックを読み出す。予測器１２９は、予
測モード信号PMに応じて、ピクチャメモリ１２８Ａ乃至
１２８Ｄからの読出ブロックの何れか１つを選択する。
選択された読出ブロックは、現画像ブロックを再生する
ためのマッチングブロックである。現画像ブロックがＢ
ピクチャとして符号化された画像の一部をなす場合、予
測器１２９は、ピクチャメモリ１１２Ａ乃至１１２Ｄか
らの読出ブロックに対して線形演算を行って、マッチン
グブロックを生成する。予測器１２９は、マッチングブ
ロックを加算器１２５に供給する。
【００３１】加算器１２５は、逆直交変換回路１２４か
らの再生差分ブロックと、予測器１２９からのマッチン
グブロックとの画素単位の加算を行って、現画像の現画
像ブロックを再生する。セレクタ１２６は、再生現画像
ブロックをピクチャメモリ１２８Ａ乃至１２８Ｄの何れ
か１に送って記憶させ、そこで現画像が再生される。再
生現画像ブロックは、選択されたピクチャメモリ内の再
生現画像の現画像ブロックの位置に記憶される。現画像
の再生ブロック全てが、選択されたピクチャメモリ１２
８Ａ乃至１２８Ｄに記憶されると、再生現画像は、読出
が可能となり、動画像における時間的に前又は後にある
他の画像を再生するのに参照される。
【００３２】ピクチャメモリ１２８Ａ乃至１２８Ｄに記
憶されている再生画像は、表示アドレス発生器１２７が
発生する読出アドレスに応じて、セレクタ１２６を介
し、出力動画像信号として読み出される。この出力動画
像信号は、スキャンコンバータ（図示せず）によりピク
チャメモリ１２８Ａ乃至１２８Ｄから、例えばＮＴＳＣ
等の所定のビデオ信号フォーマットのラスタフォーマッ
トで読み出される。得られる出力動画像信号は、例えば
ＣＲＴ等のディスプレイに表示される。この例では、同
期信号発生器１３１は、外部同期発生器にロックされ、
周期的にフレーム同期信号を発生し、これを表示アドレ
ス発生器１２７に供給している。表示アドレス発生器１
２７は、このフレーム同期信号に同期して読出アドレス
を発生する。
【００３３】直交変換回路、例えば上述した動画像信号
圧縮装置や動画像信号伸長装置で用いられているＤＣＴ
回路やＩＤＣＴ回路等は、整数で表される画素値や変換
係数に対して有限ビット数でそれぞれ演算を行う。その
結果、これらの直交変換回路での直交変換では、ビット
数の打ち切りが生じることがある。このため、実数を用
いた直交変換の精度や、直交変換を行う回路構成が異な
り、直交変換の結果が異なってしまう。これにより、動
画像信号圧縮装置と動画像信号伸長装置間や共通の圧縮
信号を伸長する動画像信号伸長装置間でミスマッチが生
じる。
【００３４】例えば、動画像信号圧縮装置では、圧縮動
画像信号を生成する過程において、動画像信号から得ら
れる差分ブロックは直交変換され、得られる変換係数
は、所定の処理である量子化が施される。そして、動画
像信号伸長装置においては、逆直交変換回路の実数演算
精度や回路構成が動画像信号圧縮装置のものに対応して
いない場合、動画像信号伸長装置の出力が、動画像信号
圧縮装置の入力と異なる可能性がある。すなわち、動画
像信号伸長装置の出力は、動画像信号伸長装置に用いら
れている回路の演算精度や構成に依存する。
【００３５】逆直交変換の演算精度や回路構成は、逆直
交変換を行う装置によって異なる。例えば、変換係数の
ブロックを、２つの異なる回路構成の同種の逆直交変換
回路を用いて逆変換すると、結果は異なることがある。
このような結果の差異は、逆直交変換ミスマッチ誤差
（ミスマッチ誤差）と呼ばれる。
【００３６】ＭＥＰＧ方式は、ＤＣＴやＩＤＣＴの演算
精度を規定しているが、演算方法や回路構成については
何も規定していない。これは、ＭＥＰＧ方式の規格が決
定される以前に、ＤＣＴやＩＤＣＴを行う回路や方法が
開発されたためである。
【００３７】ＭＥＰＧ方式においては、上述のように、
動画像信号圧縮装置は、例えば動画像信号に対して画像
間動き補償予測符号化を行う。ここで、動画像信号はブ
ロックに分割され、現画像ブロックと、再生画像に動き
補償を行うことにより得られるマッチングブロックとか
ら差分ブロックが生成され、この差分ブロックがＤＣＴ
処理により直交変換される。得られる変換係数は量子化
され、量子化変換係数は可変長符号化が施され、そし
て、符号化変換係数は、予測モード情報、量子化ステッ
プサイズ情報及び動きベクトルとともに組み込まれて、
圧縮動画像信号が生成される。
【００３８】動画像信号伸長装置は、符号化変換係数に
逆可変長符号化を施し、逆可変長符号化により得られる
量子化変換係数に逆量子化を行い、そして、逆量子化に
より得られる変換係数にＩＤＣＴ処理を施す。得られる
再生差分ブロックは、動きベクトルに応じて再生画像に
動き補償を施すことにより得られるマッチングブロック
に加算される。これにより得られる再生画像ブロック
は、動画像出力信号を出力するための再生画像のブロッ
クとして記憶され、参照画像としても使用される。
【００３９】動画像信号圧縮装置は、予測符号化を行う
ための再生画像を量子化変換係数から再生する局部復号
化器を内部に備える。この局部復号化器は、逆量子化器
と逆直交変換回路を備える。
【００４０】動画像信号圧縮装置の局部復号化器のＩＤ
ＣＴ回路と動画像信号伸長装置のＩＤＣＴ回路の構成が
異なると、動画像信号圧縮装置の局部復号化器で得られ
る再生画像が、動画像信号伸長装置で得られる再生画像
と異なることがある。こうしたＩＤＣＴ処理の実行によ
る差異は、ＭＰＥＧ規格に準拠した動画像信号圧縮装置
により生成した圧縮動画像信号を光ディスクなどの記録
媒体に記録して販売する場合に問題を生じる。この光デ
ィスクから再生された圧縮動画像信号を他の製造者によ
り製造、販売された動画像信号伸長装置で伸長すると、
再生画像が元の画像と異なることがある。しかも、その
差異は、実際に使用された動画像信号伸長装置に依存す
る場合がある。圧縮動画像信号が、地上又は衛星放送、
電話システム、ＩＳＤＮシステム、ケーブル又は光配信
システム等の配信システムにより配信される場合、異な
る動画像信号伸長装置間で上述のような非互換性が生じ
る虞がある。
【００４１】ミスマッチ誤差が特に問題となるのは、画
像間予測符号化を行う場合である。画像間予測符号化
は、フィールド間符号化やフレーム間符号化である。画
像間予測符号化では、次第にこのミスマッチ誤差は累積
されてしまい、再生画像に致命的な破綻を生じる可能性
がある。
【００４２】ＭＰＥＧ方式による動画像信号圧縮におい
ては、各ビデオシーケンスは、例えば８又は１２画像を
単位とする画像群（ＧＯＰ：Group OfPictures）に分割
されている。各画像は、上述したようにＩピクチャ、Ｐ
ピクチャ、Ｂピクチャに分類される。
【００４３】Ｂピクチャは動き予測の参照画像としては
使用されない。したがって、Ｂピクチャで生じるミスマ
ッチ誤差により他の画像に誤差が生じることはない。
【００４４】Ｐピクチャでミスマッチ誤差が生じると、
ミスマッチ誤差を有する画像が、予測符号化を行うため
にピクチャメモリに記憶されることとなる。したがっ
て、画像間予測符号化を行うと、ピクチャメモリ内に記
憶されたＰピクチャの誤差が次第に大きくなり、予測符
号化により得られるＰピクチャやＢピクチャにも及ぶ。
この誤差は、誤差の無いＩピクチャ又はＰピクチャによ
り置換されるまで累積されていく。
【００４５】同様に、Ｉピクチャにミスマッチ誤差が発
生した場合、ミスマッチ誤差のある再生画像が、予測符
号化を行うためにピクチャメモリに記憶されることとな
る。したがって、画像間予測符号化を行うと、ピクチャ
メモリ内に記憶されたＩピクチャの誤差が、次第に大き
くなり、予測符号化により得られるＰピクチャやＢピク
チャにも及ぶ。この誤差は、誤差の無いＩピクチャによ
り置換されるまで累積されていく。
【００４６】誤差の累積を図３に示す。図３において、
Ｉピクチャを復号化する際に発生したミスマッチ誤差を
ＥＩ、ＰピクチャＰ１を復号する際に発生したミスマッ
チ誤差をＥＰ１とすると、再生されたＰピクチャＰ１に
含まれる誤差の値はＥＩ＋ＥＰ１となる。またＰピクチ
ャＰ２を復号する際に発生したミスマッチ誤差をＥＰ２
とすれば、再生されたＰピクチャＰ２に含まれる誤差の
値はＥＩ＋ＥＰ１＋ＥＰ２となる。このように、個々の
ミスマッチ誤差は小さい値でも次第に累積していくと、
大きな値の誤差となる。
【００４７】このとき動画像信号圧縮装置及び動画像信
号伸長装置のＭＰＥＧ復号化器で用いられるＩＤＣＴ処
理によって発生したミスマッチ誤差には、次の２つのも
のが存在する。
【００４８】（１）演算精度の不足に起因する誤差。
【００４９】（２）四捨五入の方法の違いに起因する誤
差。
【００５０】演算精度はＭＰＥＧの規格で規定されてい
るが、この規格は完全にミスマッチ誤差を発生させない
ほど十分ではなく、この規格を満たしているＩＤＣＴ回
路同士においても（１）のミスマッチ誤差が発生する可
能性がある。
【００５１】ＩＤＣＴ処理の出力は整数であるから、Ｉ
ＤＣＴ処理の実数演算を行った後、演算結果を整数に丸
めなければならない。一般的には、最も近い整数に丸め
られる。しかし、ここで問題となるのは演算結果が＊．
５（＊は整数）という数となった場合である。ＭＰＥＧ
方式では演算結果である＊．５の丸め方法を規定してい
ない。すなわち、あるＩＤＣＴ回路ではこれを切り上げ
る処理を行うであろうし、またあるＩＤＣＴ回路ではこ
れを切り捨てる処理を行う。また、演算結果の正負の符
号により、丸め方法が異なる場合もある。この丸め方法
の違いによって発生するミスマッチ誤差は、（２）のミ
スマッチ誤差である。
【００５２】ここで、（１）のミスマッチ誤差がランダ
ムに発生するのに対し、（２）のミスマッチ誤差は体系
的であるという点で、（１）のミスマッチ誤差は、
（２）のミスマッチ誤差とは異なる。（１）のミスマッ
チ誤差はランダムに発生するので、正の誤差と負の誤差
がほぼ同じ確立で発生する。したがって、長時間予測符
号化を行った場合、（１）のミスマッチ誤差は平均化さ
れていくと考えられる。
【００５３】一方、（２）のミスマッチ誤差は体系的で
あり、そのＩＤＣＴ処理に固有のミスマッチ誤差である
ので、一定して同一方向のミスマッチ誤差となる。した
がって、長時間予測符号化を行うと、一方向に累積され
ていく。個々のミスマッチ誤差はわずか＋１又は−１で
あるが、一方向に累積されていくと、その値は次第に大
きな値となる。
【００５４】すなわち、（１）のミスマッチ誤差は、一
時的には発生するものの、平均化されていくために、そ
れほど大きな問題とはならない。一方、（２）のミスマ
ッチ誤差は、一方向に累積するため、大きな問題とな
る。このため、累積する性質を有する（２）のミスマッ
チ誤差を防止する必要がある。
【００５５】ＭＰＥＧ１方式では、（２）のミスマッチ
誤差を防止するために、ＩＤＣＴ処理を行う前に、処理
を行うことが提案されている。この処理は、画像内符号
化画像（イントラマクロブロックという。）におけるマ
クロブロックの（０，０）成分以外の全変換係数の成分
を奇数とする処理である。例えば図４に示すように、
（０，１）成分、（７，１）成分、（２，３）成分、
（５，３）成分、（１，５）成分、（６，５）成分、
（３，７）成分、（４，７）成分は何れも変換係数が５
６８であり、偶数であるので、これを前処理により、例
えば奇数である５６７とする。この前処理を行った変換
係数に対してＩＤＣＴ処理を行うと、常に端数が出なく
なる。
【００５６】また、イントラマクロブロックのＤＣ成分
は、圧縮動画像信号から得られる画像において、視覚的
に重要な信号であるので、その精度は８ビットに制限す
るのみにとどめておく。また、イントラマクロブロック
のＤＣ成分は、この重要成分の精度を低下させないため
に、奇数への変換は行わない。一方、画像間符号化を用
いた符号化画像のマクロブロック（以下、ノンイントラ
マクロブロックという。）を変換することにより得られ
る変換係数は全て、イントラマクロブロックのＤＣ成分
以外の成分の変換係数と同様の処理を行い、変換係数を
奇数のみに制限している。
【００５７】このようにＩＤＣＴ処理の対象である変換
係数の値を奇数に制限する処理を、奇数化処理と呼ぶ。
【００５８】このような奇数化処理を行うことにより、
動画像信号圧縮装置と動画像信号伸長装置のＩＤＣＴ処
理が共通のルールで丸め処理を行い、画質の互換性を維
持することができる。
【００５９】しかし、上述の奇数化処理を行っても、Ｉ
ＤＣＴ処理により＊．５（＊は整数）という結果が生じ
ることがあるため、ＭＰＥＧ１の処理では、累積する性
質を有する（２）のミスマッチ誤差が発生する。＊．５
という結果が生じる状況について、例えばＭＰＥＧ方式
における８×８の２次元ＩＤＣＴを用いて以下に説明す
る。
【００６０】８×８の２次元ＩＤＣＴは以下の式で表さ
れる。
【００６１】
【数１】
【００６２】上記の式において、Ｆ（ｕ，ｖ）は、２次
元ＩＤＣＴが施されるＤＣＴ係数を示す。式１におい
て、ＩＤＣＴの各出力値は実数、すなわち有理数や無理
数である。＊．５は有理数であるので、ＩＤＣＴの出力
値を無理数にすることにより、累積する性質を有するミ
スマッチ誤差の発生を防ぐことができる。また、出力値
が有理数である場合、その出力値を＊．５にすることが
できる。
【００６３】ＤＣＴ係数であるＦ（０，０）、Ｆ（０，
４）、Ｆ（４，０）、Ｆ（４，４）は、特殊なＤＣＴ係
数である。これらのＤＣＴ係数の何れかが非零値をとる
場合、ＩＤＣＴの出力値は有理数となる。この場合のＩ
ＤＣＴの出力値は式２により表される。
【００６４】
【数２】
【００６５】このように、特殊なＤＣＴ係数Ｆ（０，
０）、Ｆ（０，４）、Ｆ（４，０）、Ｆ（４，４）の１
つでも、４の倍数であって、８の倍数でない非零値をと
る場合、出力値は＊．５となる。
【００６６】上述の４つの特殊なＤＣＴ係数のみが非零
値をとる係数である場合、ＩＤＣＴの出力値は式３によ
り表させる。
【００６７】
【数３】
【００６８】ｘとｙの組合せが異なれば、式３中のｆ
（ｘ，ｙ）は以下の値をとる。
【００６９】
【数４】
【００７０】このように、４つの特殊なＤＣＴ係数が、
式４で表される値の何れかが４の倍数であり８の倍数で
ないという値をとれば、結果は＊．５となる。
【００７１】すなわち、４つの特殊なＤＣＴ係数が非零
値をとれば、ＩＤＣＴの出力値が＊．５となる可能性が
高い。
【００７２】また、上述の４つのＤＣＴ係数以外にも、
非零値をとるＤＣＴ係数を対称的に種々に組み合わせる
ことにより、＊．５という結果が得られる。例えば、 （１）ＤＣＴ係数の組Ｘ（２ｎ＋１，２ｍ＋１）、Ｘ
（２ｍ＋１，２ｎ＋１）が同一の非零値をとり、その値
が４の倍数であり８の倍数でない場合。
【００７３】（２）ＤＣＴ係数の組Ｘ（２ｎ＋１，２ｎ
＋１）、Ｘ（８−２ｎ−１，８−２ｎ−１）が同一の非
零値をとり、その値が４の倍数であり８の倍数でない場
合。
【００７４】上記の表現において、Ｘ（ｉ，ｊ）は、８
×８の２次元ＤＣＴの成分である変換係数である。
【００７５】実際の動画像信号がＭＰＥＧ方式に準拠し
た動画像信号圧縮装置により圧縮される場合、非零ＤＣ
Ｔ係数は上記のパターンで得られることが多く、これに
よりＩＤＣＴ出力値は＊．５となる。しかも、４つの特
殊なＤＣＴ係数の値は、殆どの場合が非零である。
【００７６】上述したように、最も頻繁に＊．５を発生
させるＤＣＴ係数のパターンは、上述の４つのＤＣＴ係
数が非零の値を有するときであるので、これらの場合に
対策を施すことにより、ミスマッチ誤差の発生確率を下
げることができる。
【００７７】ＭＰＥＧ１におけるイントラマクロブロッ
ク及びノンイントラマクロブロックの逆量子化方法を図
５に示す。図５において、QAC(i,j)はＤＣＴ係数の
（ｉ，ｊ）成分、Wi(i,j)は重み行列の（ｉ，ｊ）成
分、mquantは量子化係数、rec(i,j)は逆量子化されたＤ
ＣＴ係数の（ｉ，ｊ）成分を示す。逆量子化方法はＣ言
語の構文で記述されている。Ｃ言語の構文については、
Herbert Schildt, Using Turbo C, Osborne McGraw Hil
l (1988), p.83-87に記載されている。
【００７８】量子化された各ＤＣＴ係数は逆量子化され
た後、ＩＤＣＴ処理が施されるが、ＭＰＥＧ１では、Ｄ
ＣＴ係数が偶数であった場合、＋１又は−１を加えてＩ
ＤＣＴ処理が施される値を全て奇数となるように処理を
行う。この処理によると、例えば、４つのＤＣＴ係数の
うちＦ（０，０）のみが非零の値を有する場合、Ｆ
（０，０）が４の倍数でかつ８の倍数でないときにミス
マッチ誤差を起こすので、ＤＣＴ係数が全て奇数値を有
するように処理を施して、ＩＤＣＴ変換すると、その結
果は＊．５とはなり得ない。同様に、４つの特殊なＤＣ
Ｔ係数の他のＤＣＴ係数Ｆ（０，４）、Ｆ（４，０）、
Ｆ（４，４）のどれか１つのみが非零の値を有する場
合、ミスマッチ誤差を発生させない。しかし、図４から
分かるように、上述の４つのＤＣＴ係数の内、複数個の
係数が非零の値を有する場合、あるいは上述の（１）、
（２）のように対称的なＤＣＴ係数の組がある場合に
は、全ＤＣＴ係数を奇数にしても、ミスマッチ誤差の発
生を防ぐことができない。
【００７９】すなわち、ＭＰＥＧ１の奇数化処理では、
非零の値を有するＤＣＴ係数が２個以上の場合、ミスマ
ッチ誤差の発生を防ぐことができない。しかも、ＭＰＥ
Ｇ１では、偶数値を有する変換係数が存在してはならな
いので、ＭＰＥＧ１の奇数化処理は、量子化変換係数の
分解能を劣化する。これにより、画質が低下し、高画質
が求められる場合に問題となる。すなわち、累積する性
質を有するミスマッチ誤差の防止方法であって、ＭＰＥ
Ｇ１の規格で提案されているものより優れた方法が切望
されている。
【００８０】
【発明が解決しようとする課題】こうした従来技術の問
題を解決するために、本発明の目的は、変換係数を逆直
交変換する際に、累積する性質を有するミスマッチ誤差
の発生を効果的に防ぐことができ、かつ、変換係数の分
解能を劣化させない動画像信号圧縮装置及び方法、並び
に圧縮動画像信号伸長装置を提供することである。
【００８１】また、本発明の目的は、ミスマッチ誤差の
無い動画像信号圧縮装置及び方法、並びに圧縮動画像信
号伸長装置を提供することである。
【００８２】
【課題を解決するための手段】本発明は、動画像信号圧
縮装置を提供する。動画像信号は画像からなり、各画像
はブロックに分割される。この動画像信号圧縮装置は、
参照画像のマッチングブロックを用いて動画像信号のブ
ロックを予測符号化して、差分ブロックを生成する予測
符号化器を備える。差分ブロック符号化器は、予測符号
化器からの差分ブロックを圧縮して、圧縮動画像信号を
生成する。差分ブロック符号化器は、予測符号化器から
の差分ブロックを直交変換して、変換係数ブロックを生
成する直交変換回路と、直交変換回路からの変換係数ブ
ロックを量子化して、圧縮信号ブロックを生成する量子
化器とを備える。この圧縮信号ブロックから、圧縮動画
像信号が得られる。
【００８３】また、この動画像信号圧縮装置は、差分ブ
ロック符号化器からの圧縮信号ブロックを、この圧縮信
号ブロックが逆直交変換される際の丸め誤差を発生させ
ずに伸長して、再生差分ブロックを生成する局部復号化
器を備える。この局部復号化器は、差分ブロック符号化
器からの圧縮信号ブロックを逆量子化して、再生変換係
数ブロックを生成する逆量子化器を備える。アキュムレ
ータは、この逆量子化器からの各変換係数ブロックの再
生変換係数の和を求め、この和のパリティがパリティ判
定回路により判定される。和奇数化器は、パリティ判定
回路により和のパリティが偶数であると判定されたとき
に動作し、ブロック内の再生変換係数のうちの１つのパ
リティを反転して、パリティ反転変換係数を生成する。
このパリティ反転変換係数により、和は奇数になる。そ
して、和奇数化器は、パリティ反転変換係数を含む再生
変換係数のブロックを逆直交変換回路に供給する。逆直
交変換回路は、再生変換係数のブロックを逆直交変換し
て、再生差分ブロックを生成する。
【００８４】また、この動画像信号圧縮装置は、局部復
号化器からの再生差分ブロックを予測復号化して、動画
像信号のブロックに対応する画像ブロックを再生する予
測復号化器を備える。また、この動画像信号圧縮装置
は、予測復号化器からの再生画像ブロックを、動画像信
号の他の画像を予測符号化するための参照画像として用
いる再生画像ブロックとして記憶するピクチャメモリを
備える。
【００８５】上述の動画像信号圧縮装置において、局部
復号化器内のアキュムレータ、パリティ判定回路及び和
奇数化器の代わりに、各再生変換係数の最下位ビットを
判定する最下位ビット判定回路、各ブロック内の値が１
の最下位ビットを有する再生変換係数をカウントするカ
ウンタ、カウンタからのカウント値が偶数であるかを判
定するカウント判定回路、及びこのカウント判定回路に
よりカウント値が偶数であると判定されたときに動作
し、ブロック内の再生変換係数のうちの１つを変更し
て、カウント値を奇数にする変更変換係数を生成するカ
ウント奇数化器を用いてもよい。
【００８６】また、本発明は、動画像出力信号を再生す
る圧縮動画像信号伸長装置を提供する。圧縮動画像信号
は、動画像出力信号の画像をそれぞれ表す信号成分から
なり、これらの信号成分は、可変長符号化された圧縮信
号ブロックからなる。この圧縮動画像信号伸長装置は、
可変長符号化された圧縮信号ブロックを逆可変長符号化
して、圧縮信号ブロックを生成する逆可変長符号化器を
備える。
【００８７】復号化器は、逆可変長符号化器からの圧縮
信号ブロックを、この圧縮信号ブロックが逆直交変換さ
れるときの丸め誤差を発生させずに伸長して、再生差分
ブロックを生成する。この復号化器は、逆可変長符号化
器からの各圧縮信号ブロックを逆量子化して再生変換係
数ブロックを生成する逆量子化器を備える。アキュムレ
ータは、この逆量子化器からの変換係数ブロック内の再
生変換係数の和を求め、この和のパリティはパリティ判
定回路により判定される。和奇数化器は、パリティ判定
回路により和のパリティが偶数であると判定されときに
動作し、ブロック内の再生変換係数のうちの１つのパリ
ティを反転して、和のパリティを奇数にするパリティ反
転変換係数を生成する。逆直交変換回路は、和奇数化器
からパリティ反転変換係数を含む再生変換係数のブロッ
クが供給され、再生差分ブロックを生成する。
【００８８】また、この圧縮動画像信号伸長装置は、復
号化器からの再生差分ブロックを予測復号化して、画像
ブロックを再生する予測復号化器と、予測復号化器から
の再生画像ブロックを、再生画像のブロックとして記憶
するピクチャメモリとを備える。また、この圧縮動画像
信号伸長装置は、このピクチャメモリから動画像出力信
号を読み出す回路を備える。
【００８９】上述の圧縮動画像信号伸長装置において、
復号化器内のアキュムレータ、パリティ判定回路及び和
奇数化器の代わりに、各再生変換係数の最下位ビットを
判定する最下位ビット判定回路、各ブロックの値が１の
最下位ビットを有する再生変換係数をカウントして、カ
ウント値を出力するカウンタ、カウンタからのカウント
値が偶数であるかを判定するカウント判定回路、及びこ
のカウント判定回路によりカウント値が偶数であると判
定されたときに動作し、ブロック内の再生変換係数のう
ちの１つを変更して、カウント値を奇数にする変更変換
係数を生成するカウント奇数化器を用いてもよい。
【００９０】さらに、本発明は、圧縮動画像信号を生成
する動画像信号圧縮方法を提供する。この動画像信号圧
縮方法においては、動画像信号ブロックに対して予測符
号化及び直交変換処理が施され、変換係数ブロックが生
成され、この変換係数ブロックから圧縮動画像信号が得
られる。変換係数ブロックは、和が奇数化された後、逆
直交変換及び予測復号化処理が施されて、動画像信号の
他の画像を予測符号化するための参照画像として用いら
れる再生画像のブロックが生成される。
【００９１】また、本発明は、圧縮動画像信号を生成す
る動画像信号圧縮方法を提供する。この動画像信号圧縮
方法においては、動画像信号の１画像のブロックと、参
照画像としての再生画像信号のブロック間の動きが検出
され、検出された動きに応じて、参照画像に動き補償が
施され、参照画像のマッチングブロックが生成される。
参照画像のマッチングブロックは、動画像信号のブロッ
クを予測符号化するのに用いられ、差分ブロックが生成
される。この差分ブロックは直交変換されて、変換係数
ブロックが生成される。量子化及び可変長符号化を行う
ことにより、この変換係数ブロックから圧縮動画信号が
生成される。逆直交変換処理における丸め誤差を防ぐた
めに、各変換係数ブロックの和を奇数化した後、変換係
数ブロックに逆直交変換処理が施され、再生差分ブロッ
クが再生される。そして、再生差分ブロックが予測復号
化され、動画像信号の他の画像を予測符号化するための
参照画像として用いられる再生画像のブロックが生成さ
れる。
【００９２】
【発明の実施の形態】以下、本発明に係る動画像信号圧
縮装置及び方法、並びに圧縮動画像信号伸長装置につい
て、図面を参照しながら説明する。
【００９３】先ず、本発明の原理である累積する性質の
ミスマッチ誤差の防止について説明する。
【００９４】上述の式４を検討することにより、結果が
（２ｎ＋１）／２（ｎは整数）である場合にミスマッチ
誤差が発生することが分かる。
【００９５】式４は、以下のように要約できる。
【００９６】f(x,y) = 1/8 ACC ここで、ACCは全係数の和である。最も多いミスマッチ
のパターンは、 f(x,y) = 1/8 ACC = (2n+1)/2 = 1/8(4*(2n+1)) である。
【００９７】これにより、ACCが奇数とされた場合、ミ
スマッチ誤差は発生しないことが分かる。
【００９８】したがって、本発明は、量子化ＤＣＴ係数
を逆量子化し、ＤＣＴ係数の和を計算し、その後、ＩＤ
ＣＴ処理を行う方式をとっている。ＤＣＴ係数の和が偶
数（すなわち、和のパリティが偶数）である場合、ＤＣ
Ｔ係数のうちの１つのパリティを変更して、ＤＣＴ係数
の和を奇数（すなわち、和のパリティを奇数）にする。
ＤＣＴ係数の和を奇数化するには、１つのＤＣＴ係数の
パリティを変更するだけで十分である。しかも、ＩＤＣ
Ｔの出力値に最小の影響しか与えないＤＣＴ係数パリテ
ィであるから、変更することができる。つまり、本発明
によれば、ＩＤＣＴ処理前にＤＣＴ係数の和のパリティ
をチェックすることにより、そして、和のパリティが偶
数である場合、ＤＣＴ係数の１つのパリティを変更して
ＤＣＴ係数の和を奇数化することにより、ミスマッチ誤
差の発生を効果的に防ぐことができる。
【００９９】重要なことは、本発明によれば、ＤＣＴ係
数の和を奇数化するのに、１つのＤＣＴ係数のパリティ
を変更するだけで十分であるということである。ＭＰＥ
Ｇ１は、全ＤＣＴ係数を奇数化し、その結果、ＩＤＣＴ
処理が施されるＤＣＴ係数の分解能を劣化させてしまっ
ている。これに対し、本発明によるミスマッチ誤差防止
法は、ＩＤＣＴ回路の入出力値の精度を余り低下させず
に、ＤＣＴ係数の和を奇数化する。本発明の方法を動画
像信号圧縮装置、圧縮動画像信号伸長装置、あるいは圧
縮動画像信号伝送装置に適用すれば、画質の低下を最小
限に抑えることができる。
【０１００】さらに、本発明の方法をＭＰＥＧ方式に適
用すれば、最小量子化ステップが２である従来技術に対
し、最小量子化ステップを１にすることができる。
【０１０１】この実施例は、本発明を、動き補償予測符
号化と離散コサイン変換（ＤＣＴ：Discrete Cosine Tr
ansform）を組み合わせたハイブリッド（hybrid）符号
化方式に適用したものである。このハイブリッド符号化
方式は、動画像の符号化規格のための国際的な委員会で
ある、CCITT（国際電信電話諮問委員会）のH.261のISO-
IEC/JTC1/SC2/WG11（通称ＭＰＥＧという）で検討され
ており、蓄積メディア用の動画像信号の圧縮などにおい
ても採用されており、広く知られた方式である。WG11の
報告には、ここで用いられる語の用語集が記載されてい
る。
【０１０２】動き補償予測符号化は、動画像信号の時間
軸方向の相関を利用して動画像信号が有する冗長度を削
減する方法である。既に復号化されている別の画像を参
照画像として、現在の符号化対象である画像の信号を動
き補償予測し、得られる動き補償予測誤差が動きベクト
ル、予測モードなどとともに圧縮信号に含まれる。これ
により、現在の画像を表すのに必要な圧縮動画像信号の
情報量を大幅に削減する。
【０１０３】そして、上記動き補償予測誤差信号は、動
画像を構成する各画像の空間軸方向の相関を利用する差
分信号圧縮器により圧縮される。この差分信号圧縮器の
一例としては、ＤＣＴ回路などの直交変換回路と量子化
器を組み合わせたものが代表的である。ＤＣＴは、直交
変換の一種で、画像信号の有する画像内（フレーム内又
はフィールド内）２次元相関性により、特定の周波数成
分に信号電力を集中させる。この集中分布したＤＣＴ係
数のみは、そのままあるいは追加圧縮後、圧縮信号に含
まれる。これにより、現在の画像を表すのに必要な圧縮
動画像信号の情報量をさらに削減する。
【０１０４】画像間動き補償予測符号化は、動画像信号
のフレーム間で行うこともできる。またインタレース画
像信号のような場合には、フィールド間でも行うことが
できる。また、フレーム間符号化とフィールド間符号化
を動画像信号の性質に応じて、適応的に切り換えること
も可能である。
【０１０５】第１の実施例 図６に、本発明を適用した動画像信号圧縮装置の具体的
な構成を示す。図６に示す動画像信号圧縮装置において
は、動画像信号が画像に分割され、画像単位で圧縮され
る。各画像は画像ブロックに分割され、ブロック単位で
圧縮される。圧縮される画像ブロックは現画像ブロック
と呼ばれる。現画像ブロックは現画像と呼ばれる画像の
ブロックである。
【０１０６】動画像信号（通常、ビデオ信号）は、第１
のピクチャメモリ群２に供給され、複数の画像が一旦記
憶される。メモリコントローラ３は、第１のピクチャメ
モリ群２及び第２のピクチャメモリ群４の読出を制御す
る。また、メモリコントローラ３は、スライススタート
信号SS及びマクロブロックスタート信号BSをスライス／
マクロブロック・カウンタ５に供給する。メモリコント
ローラ３は、現在符号化の対象である第１のピクチャメ
モリ群２から読み出される画像のスライス又はマクロブ
ロックに同期して、これらの信号を出力する。スライス
は、画像の幅にわたるブロックの水平列である。
【０１０７】動き予測器６は、第１のピクチャメモリ群
２に記憶されている現画像ブロックと、過去の画像と未
来の画像の各ブロックとのブロックマッチングを行うこ
とによって、動き予測を行う。ブロックマッチングは、
例えば１６×１６画素のブロックを用いて行う。現画像
とブロックマッチされる過去の画像と未来の画像の各ブ
ロックは、メモリコントローラ３から出力される動き予
測参照画像指示信号に従って、第１のピクチャメモリ群
２の中から選択される。そして、動き予測器６は、選択
されたブロックと現画像ブロックとの差、すなわち動き
予測誤差が最小となる第１のピクチャメモリ群２内の過
去又は未来の画像中のブロック位置を、動きベクトルMV
として動き補償器７に供給する。
【０１０８】動き補償器７は、動きベクトルMVに応じ
て、第２のピクチャメモリ群４に記憶されている各再生
画像のブロックを潜在的なマッチングブロックとして読
み出させる。これらの潜在的なマッチングブロックが読
み出される再生画像の位置は、動きベクトルMVにより指
定される。そして、第２のピクチャメモリ群４から読み
出された潜在的なマッチングブロックのうちの１つが、
メモリコントローラ３から出力される動き補償参照画像
指示信号MAに従って、現画像ブロックに対するマッチン
グブロックとして選択される。第２のピクチャメモリ群
４に記憶されている再生画像は、後述するように、差分
ブロック符号化器９から出力される量子化ＤＣＴ係数を
局部復号化することにより再生された画像である。
【０１０９】動き補償参照画像指示信号MAによりマッチ
ングブロックが選択される再生画像は、現画像の予測モ
ードによって異なる。前方向予測モードでは、マッチン
グブロックが過去の再生画像から選択される。両方行予
測モードでは、マッチングブロックは、過去の再生画像
又は未来の再生画像から選択されるか、あるいは過去の
再生画像と未来の再生画像の各ブロックに対して線形演
算（例えば、平均値計算）を行うことにより得ることが
できる。そして、現画像が画像内符号化モードで符号化
される場合、すなわち画像が予測なしで符号化される場
合、全画素値が零である零ブロックがマッチングブロッ
クとして用いられる。第２のピクチャメモリ群４から読
み出されるマッチングブロックは適応的であり、これに
より、動画像信号の各ブロックについて最適なマッチン
グブロックの選択が行われる。
【０１１０】動き補償器７は、まず、現画像ブロック
と、異なる予測モードで得られる潜在的なマッチングブ
ロックとの画素毎の差分の絶対値総和を計算することに
より、各画像の予測モードを選択する。そして、この絶
対値総和が最小である予測モードを選択する。動き補償
器７は、選択された予測モードを示す動き補償モード信
号MMを、後述する可変長符号化器１７に供給する。ま
た、動き補償器７は、第２のピクチャメモリ群４に、選
択された予測モードのマッチングブロックS2を差分発生
回路８に供給させる。
【０１１１】この差分発生回路８は、第１のピクチャメ
モリ群２から読み出された動画像信号の現画像ブロック
S1を受け取り、現画像ブロックS1とマッチングブロック
S2との差分を画素単位で計算する。差分発生回路８は、
得られる差分ブロックS3を差分ブロック符号化器９に供
給する。差分ブロック符号化器９は、差分ブロックS3を
圧縮して、量子化変換係数SCのブロックを生成する。量
子化変換係数SCのブロックは、局部復号化器１０に供給
され、伸長されて再生差分ブロックS4が生成される。こ
の動画像信号圧縮装置内の局部復号化器１０は、後述す
る圧縮動画像信号伸長装置と類似した構成を有するが、
詳細においては区別される。
【０１１２】ここで、上記差分ブロック符号化器９、局
部復号化器１０について説明する。
【０１１３】差分ブロック号化器９は、図６に示すよう
に、ＤＣＴ回路１１と量子化器１２とを備える。ＤＣＴ
回路１１は、差分発生回路８から供給される差分ブロッ
クS3をＤＣＴ変換して、ＤＣＴ係数を量子化器１２に供
給する。量子化器１２は、ＤＣＴ係数を量子化して、量
子化ＤＣＴ係数SCのブロックを出力する。
【０１１４】局部復号化器１０は、図６に示すように、
逆量子化器１３と、和奇数化回路１４と、ＩＤＣＴ回路
１５とを備えている。逆量子化器１３は、量子化器１２
からの量子化ＤＣＴ係数SCのブロックを量子化テーブル
を用いて逆量子化する。和奇数化回路１４は、ＤＣＴ係
数の和が奇数でないときに、ＤＣＴ係数に対してパリテ
ィ反転を行う。これにより、和が奇数化されたＤＣＴ係
数のブロックを逆直交変換する際には、ミスマッチ誤差
が生じない。ＩＤＣＴ回路１５は、和奇数化回路１４か
らのＤＣＴ係数の和が奇数化されたブロックに対して逆
離散コサイン変換（ＩＤＣＴ変換）を行って、再生差分
ブロックS4を生成する。
【０１１５】つぎに、量子化器１２での具体的な量子化
について説明する。量子化は８×８ＤＣＴ係数からなる
ブロック単位で行われる。画像内符号化モードで圧縮さ
れる画像（Ｉピクチャ）の各ブロックはイントラマクロ
ブロックと呼ばれる。画像間符号化モードで圧縮される
各ブロックは、ノンイントラマクロブロックと呼ばれ
る。イントラマクロブロックが直交変換されると、
（０，０）成分のＤＣＴ係数はＤＣ係数となる。ＤＣ係
数については、四捨五入により、８ビット精度での量子
化の際にはＤＣ係数を８で割り、９ビット精度での量子
化の際にはＤＣ係数を４で割り、１０ビット精度での量
子化の際にはＤＣ係数を２で割り、１１ビット精度での
量子化の際にはＤＣ係数を１で割ることにより、量子化
される。すなわち、イントラマクロブロックのＤＣ係数
は、以下の式に従って量子化される。なお、以下の式は
Ｃプログラミング言語の構文で表されている。 QDC = dc // 8 (8 bits) QDC = dc // 4 (9 bits) QDC = dc // 2 (10 bits) （５） QDC = dc // 1 (11 bits) ここで、ｄｃはＤＣ係数、ＱＤＣは量子化されたＤＣ係
数をそれぞれ表す。
【０１１６】イントラマクロブロックを直交変換するこ
とにより得られるＤＣＴ係数であって、ＤＣ成分以外の
成分である各ＤＣＴ係数（以下、ＡＣ係数という。）
は、以下の式に従い、重み付け行列WiによってＤＣＴ係
数ａｃ（ｉ，ｊ）を重み付けして、量子化ファクタac
(i,j)を求めることにより、量子化する。 ac (i,j) = (16*ac(i,j)) // Wi(i,j)（６） 重み付け行列Wiの係数を以下に示す。 Wi = 8 16 19 22 26 27 29 34 16 16 22 24 27 29 34 37 19 22 26 27 29 34 34 38 22 22 26 27 29 34 37 40 22 26 27 29 32 35 40 48 26 27 29 32 35 40 48 58 （７） 26 27 29 34 38 46 56 69 つぎに、以下の式により、量子化ファクタac (i,j)を
量子化して、各ＡＣ係数の量子化レベルQAC(i,j)を求め
る。
【０１１７】
【数５】
【０１１８】ここで、ｐ、ｑは固定の任意の整数であ
り、例えばｐ＝３、ｑ＝４を用いる。mquantは量子化係
数である。
【０１１９】画像間符号化マクロブロック（ノンイント
ラマクロブロック）の直交変換により得られるＤＣＴ係
数は、以下の式に従い、ノンイントラマクロブロックを
変換して得られる全てのＤＣＴ係数を、重み付け行列Wn
によって重み付けして、量子化ファクタac (i,j)を求
めることにより、量子化する。 ac (i,j) = (16*ac(i,j)) // Wn(i,j)（９） 重み付け行列Wnの係数を以下に示す。 Wn = 16 17 18 19 20 21 22 23 17 18 19 20 21 22 23 24 18 19 20 21 22 23 24 25 19 20 21 22 23 24 26 27 20 21 22 23 25 26 27 28 21 22 23 24 26 27 28 30 22 23 24 26 27 29 30 31 （１０） 23 24 25 27 28 30 31 33 つぎに、以下の式により、量子化ファクタac (i,j)を
量子化して、各ＡＣ係数の量子化レベルQACを求める。 mquant==odd ならば、 QAC(i,j) = ac (i,j) / (2*mquant) mquant==even かつ ac-<0 ならば、 = (ac (i,j)+1) / (2*mquant) mquant==even かつ ac->0 ならば、 = (ac (i,j)-1) / (2*mquant) （１１） このようにして得られる量子化レベルQAC(i,j)は、上述
した量子化ＤＣＴ係数SCのブロックとして可変長符号化
器１７と局部復号化器１０に供給される。
【０１２０】可変長符号化器１７は、ＤＣＴ係数のブロ
ックを量子化して得られる量子化ＤＣＴ係数SCのブロッ
クを可変長符号化する。可変長符号化器１７は、各マク
ロブロックを構成する４つの輝度ブロックにおける量子
化変換係数と、各イントラマクロブロックのＤＣ係数と
の差分を求め、得られる差分値を可変長符号化テーブル
を用いて可変長符号化する。これは、隣接する４つの輝
度ブロックでは、相関が高く、ＤＣ係数が殆ど同じ値を
有するからである。また、可変長符号化器１７は、２つ
の色差ブロックの量子化係数の差分を求め、得られる差
分値を可変長符号化テーブルを用いて可変長符号化す
る。なお、輝度用の可変長符号化テーブルと色差用の可
変長符号化テーブルは異なるテーブルである。
【０１２１】可変長符号化器１７は、図７に示すよう
に、（０，０）成分のＤＣＴ係数を先頭とするジグザグ
スキャンにより、量子化ＤＣＴ係数を読み出して、量子
化ＤＣＴ係数ブロックを可変長符号化する。ＤＣＴ変換
により得られる非零ＤＣＴ係数は、一般的に、（０，
０）成分近傍に値が集中することから、量子化ＤＣＴ係
数SCのブロックはジグザグスキャンにより読み出され
る。すなわち、量子化ＤＣＴ係数ブロックをジグザグス
キャンによって読み出すことにより、各非零ＤＣＴ係数
間の連続した零ＤＣＴ係数の個数（ラン）が増加し、可
変長符号化の効率が向上する。
【０１２２】可変長符号化器１７は、量子化ＤＣＴ係数
をジグザグスキャンの順で読み出し、各非零ＤＣＴ係数
の値（レベル）と、それに先行する零ＤＣＴ係数の個数
（ラン）を求めて、量子化ＤＣＴ係数ブロックを２次元
可変長符号化する。符号化の後、ブロック内のＤＣＴ係
数はランとレベルとの組合せにより表される。また、可
変長符号化器１７は、最後の非零ＤＣＴ係数を示す２ビ
ット符号EOBを付加する。また、可変長符号化器１７
は、またジグザグスキャンの順の最後の非零ＤＣＴ係数
のアドレスを、アドレス変換器（図示せず）に供給し、
アドレス変換器は、ジグザグスキャンでのアドレスをラ
スタスキャンにおけるアドレスEOB_adrsに変換する。可
変長符号化器１７は、このアドレスEOB_adrsを和奇数化
回路１４に供給する。
【０１２３】和奇数化回路１４は、ラスタスキャンでの
アドレスEOB_adrsを、例えば図８に示す後述のレジスタ
２５に記憶させる。
【０１２４】つぎに、逆量子化器１３について説明す
る。逆量子化器１３は、差分ブロック符号化器９からの
量子化ＤＣＴ係数SCのブロックを受け取り、逆量子化し
て、ＤＣＴ係数のブロックを生成する。具体的には、逆
量子化器１３は、イントラマクロブロックを直交変換し
て得られる量子化ＤＣ係数を、式１２により逆量子化し
て、各ＤＣ係数を生成する。また、逆量子化器１３は、
ノンイントラマクロブロックを直交変換して得られるＡ
Ｃ係数を、式１３により逆量子化する。また、逆量子化
器１３は、ノンイントラマクロブロックを直交変換して
得られるの全ての量子化係数を、式１４により逆量子化
する。 rec(0,0) = 8*QDC rec(0,0) = 4*QDC (9 bits) rec(0,0) = 2*QDC (10 bits) rec(0,0) = 1*QDC (11 bits) （１２） rec(i,j) = (mquant*2*QAC(i,j)*Wi(i,j)) / 16 QAC(i,j) == 0 ならば、 rec(i,j) = 0 （１３） QAC(i,j) > 0 ならば、 rec(i,j) = ((2*QAC(i,j)+1)mquant*Wn(i,j)) / 16 QAC(i,j) < 0 ならば、 rec(i,j) = ((2*QAC(i,j)-1)*mquant*Wn(i,j)) / 16 QAC(i,j) == 0 ならば、 rec(i,j) = 0 （１４） このようにして得られるＤＣＴ係数は、逆量子化器１３
から和奇数化回路１４に供給される。和奇数化回路１４
の具体的な構成を図８に示す。
【０１２５】和奇数化回路１４は、アキュムレータ２３
Ａと、パリティ判定回路２１と、パリティインバータ２
８とを備えている。アキュムレータ２３Ａは、逆量子化
器１３からのＤＣＴ係数ブロックにおけるＤＣＴ係数の
和を求める。パリティ判定回路２１は、アキュムレータ
２３ＡからのＤＣＴ係数の和が偶数又は奇数の何れか、
すなわち、ＤＣＴ係数の和のパリティが偶数又は奇数の
何れかを判定する。ＤＣＴ係数の和のパリティが偶数で
あるとパリティ判定回路２１が判定したときのみ、ブロ
ック内のＤＣＴ係数の少なくとも１つのパリティを変更
して、ＤＣＴ係数の和のパリティを奇数にする。すなわ
ち、ＤＣＴ係数の和を奇数化する。これにより、和奇数
化回路１４からの和奇数化されたＤＣＴ係数のブロック
がＩＤＣＴ回路１５により逆直交変換された場合に、ミ
スマッチ誤差の発生を防止する。
【０１２６】カウンタ２０は、逆量子化器１３から供給
されるＤＣＴ係数の数をカウントし、得られるカウント
値coeff_adrsをパリティ判定回路２１、メモリセレクタ
２２に供給する。
【０１２７】アキュムレータ２３Ａは、加算器２３とレ
ジスタ２４を備える。加算器２３は、逆量子化器１３か
ら供給されるＤＣＴ係数のブロックの各ＤＣＴ係数と、
レジスタ２４中に保存されているブロック内の先行する
ＤＣＴ係数の和とを加算する。各ＤＣＴ係数ブロックの
和が求められると、レジスタ２４はリセットされる。得
られるＤＣＴ係数の和は加算器２３からレジスタ２４と
パリティ判定回路２１に供給される。パリティ判定回路
２１がＤＣＴ係数の和のパリティが偶数又は奇数である
と判定するのに適した結果を得るためには、アキュムレ
ータ２３Ａは、ブロック内のＤＣＴ係数の最下位ビット
のみの和を求めればよい。
【０１２８】パリティ判定回路２１は、カウンタ２０か
ら供給されるカウント値coeff_adrsに応じて、ＤＣＴ係
数ブロック内のＤＣＴ係数の和のパリティが奇数である
か偶数であるかを判定する。アキュムレータ２３Ａにブ
ロック内の全てのＤＣＴ係数が供給されたとき、カウン
ト値coeff_adrsは、アキュムレータ２３Ａがブロック内
の全てのＤＣＴ係数の和を求めたことを示す。カウント
値coeff_adrsに応じて、パリティ判定回路２１は、アキ
ュムレータ２３ＡからのＤＣＴ係数の和のパリティが奇
数であるか偶数であるかを判定する。例えば、８×８の
２次元ＤＣＴ変換の場合、カウント値coeff_adrsがブロ
ック内の６４個のＤＣＴ係数の和がアキュムレータ２３
Ａに供給されたことを示すとき、パリティ判定回路２１
はアキュムレータ２３ＡからのＤＣＴ係数の和のパリテ
ィが偶数であるか奇数であるかを判定する。
【０１２９】具体的には、例えばＤＣＴ係数が２進数で
表現されていると、パリティ判定回路２１は、アキュム
レータ２３Ａから供給されるＤＣＴ係数の和の最下位ビ
ット（ＬＳＢ）を判定する。ＬＳＢが零のとき、和のパ
リティが偶数であることを示す。この場合、パリティ判
定回路２１は、パリティ反転を行うために処理要求信号
REQ1をパリティインバータ２８に出力する。この処理要
求信号REQ1に応じて、パリティインバータ２８は、ＤＣ
Ｔ係数の少なくとも１つ（すなわち、奇数）のパリティ
を変更してＤＣＴ係数の和を奇数化する。一方、最下位
ビットが１であるとき、和のパリティは奇数である。こ
の場合、パリティ判定回路２１は処理要求信号REQ1を出
力せず、パリティインバータ２８はブロック内の全ての
ＤＣＴ係数のパリティをそのままにしておく。
【０１３０】具体的には、逆量子化器１３からのＤＣＴ
係数は、メモリセレクタ２２を介して第１のメモリ２６
又は第２のメモリ２７に記憶される。すなわち、メモリ
セレクタ２２は、カウンタ２０から供給されるカウント
値coeff_adrsに基づいて動作する。例えばメモリセレク
タ２２は、第１のメモリ２６に全てのＤＣＴ係数が記憶
されたと判定したとき、第２のメモリ２７に次のブロッ
クのＤＣＴ係数が記憶されるようにメモリを指定する。
このようにして、ＤＣＴ係数の連続したブロックが交互
に第１のメモリ２６、第２のメモリ２７に記憶される。
ブロック内の全てのＤＣＴ係数が第１のメモリ２６又は
第２のメモリ２７の何れかに記憶された場合、全てのＤ
ＣＴ係数が記憶されたメモリはメモリフル信号FULL1又
はメモリフル信号FULL2をパリティインバータ２８に出
力する。
【０１３１】パリティインバータ２８は、メモリフル信
号FULL1又はメモリフル信号FULL2を受け取ると、そのメ
モリフル信号を発生したメモリにリードイネーブル信号
RD_EN1又はリードイネーブル信号RD_EN2を供給する。こ
れにより、ＤＣＴ係数ブロックが、メモリフル信号を発
生したメモリからパリティインバータ２８に供給され
る。パリティインバータ２８は、パリティ判定回路２１
からの処理要求信号REQ1の有無に基づいて、メモリから
読み出されたＤＣＴ係数ブロックを処理する。パリティ
インバータ２８は、処理要求信号REQ1を受け取ると、ブ
ロック内のＤＣＴ係数のうちの１つ、例えばジグザグス
キャンにおける最後の非零のＤＣＴ係数の最下位ビット
を反転する。パリティインバータ２８は、レジスタ２５
に記憶されているパリティ反転が可能なＤＣＴ係数のア
ドレスを用いて、パリティ反転が可能なＤＣＴ係数を識
別する。例えば、図１１は、パリティインバータ２８の
具体的な構成を示すブロック図である。比較器６２に
は、最後の非零のＤＣＴ係数のアドレスEOB_adrsが供給
される。したがって、パリティ反転が可能なＤＣＴ係数
は、最後の非零のＤＣＴ係数となる。パリティインバー
タ２８がパリティ反転が可能なＤＣＴ係数のパリティを
反転すると、ブロック内の先頭から最後までの非零のＤ
ＣＴ係数の和のパリティは奇数となる。パリティインバ
ータ２８は、ＬＳＢが反転されたＤＣＴ係数以外の全て
のＤＣＴ係数を、ＬＳＢはそのままの状態で、ＩＤＣＴ
回路１５に供給する。また、このパリティインバータ２
８は、パリティ反転が可能なＤＣＴ係数を、パリティイ
ンバータ２８が処理要求信号REQ1を受け取ったか否かで
ＬＳＢが異なる状態で、ＩＤＣＴ回路１５に供給する。
【０１３２】パリティインバータ２８は、例えば図９に
示すフローチャートに従って動作するコンピュータ又は
ディジタル信号処理器を備えてもよい。この例では、パ
リティ反転可能なＤＣＴ係数は最後の非零のＤＣＴ係数
とする。ステップＳ１において、パリティインバータ２
８は、アドレスEOB_adrsに基づいて、そのＤＣＴ係数が
ＬＳＢ反転によりパリティ反転が可能であるかを判定
し、該当する（ＹＥＳの）ときはステップＳ２に進み、
該当しない（ＮＯの）ときは後述するステップＳ５に進
む。
【０１３３】ステップＳ２において、パリティインバー
タ２８は、処理要求信号REQ1の有無を判定し、処理要求
信号REQ1が有ることを示すＹＥＳのときはステップＳ３
に進み、処理要求が無いときはステップＳ５に進む。
【０１３４】ステップＳ３において、パリティインバー
タ２８は、パリティ反転可能なＤＣＴ係数のＬＳＢを反
転してパリティを反転し、ＤＣＴ係数の和のパリティを
変更する。そして、ステップＳ４に進み、パリティ反転
したＤＣＴ係数をＩＤＣＴ回路１５（図８）に供給す
る。その後、ステップＳ１に戻り、次のＤＣＴ係数ブロ
ックを処理する。
【０１３５】処理したＤＣＴ係数がパリティ反転可能な
ＤＣＴ係数でないとき、あるいはパリティ反転すべきＤ
ＣＴ係数がパリティ反転されないとき、すなわち処理要
求信号REQ1が受け取られていないときは、ステップＳ５
に進む。ステップＳ５において、ＤＣＴ係数はそのまま
ＩＤＣＴ回路１５に供給される。その後、ステップＳ１
に戻り、次のＤＣＴ係数を処理する。
【０１３６】ＤＣＴ係数が２の補数表現で表される場
合、ＬＳＢも２の補数表現のＬＳＢとなる。また、ＤＣ
Ｔ係数が符号と絶対値に分けて表現される場合、そのＬ
ＳＢは絶対値のＬＳＢとなる。
【０１３７】ところで、和奇数化回路１４の構成は、上
述の図８に示す構成に限定されるものではなく、例えば
図１０Ａに示すように、図８に示す和奇数化回路１４に
おいて、ＬＳＢ検出器２９を付加し、加算器２３の代わ
りに排他的論理和ゲート３０を用いてもよい。なお、図
８に示す回路の構成要素に対応する図１０Ａに示す回路
の構成要素には、同じ指示符号を付して、説明は割愛す
る。
【０１３８】図１０Ａにおいて、ＬＳＢ検出器２９は、
ＤＣＴ係数のブロック内の各ＤＣＴ係数のＬＳＢを検出
する。排他的論理和ゲート３０は、ブロック内の各ＤＣ
Ｔ係数と、レジスタ２４に記憶されいる処理済みのＤＣ
Ｔ係数のＬＳＢの排他的論理和との排他的論理和演算を
行う。排他的論理和ゲート３０とレジスタ２４は、各ブ
ロックのＤＣＴ係数のＬＳＢの排他的論理和を算出す
る。排他的論理和ゲート３０とレジスタ２４との組合せ
により、値が１のＬＳＢを有するＤＣＴ係数をカウント
することにもなる。そして、ブロック内の全てのＤＣＴ
係数が受け取られたとき、排他的論理和ゲート３０の出
力の状態は、値が１のＬＳＢを有するＤＣＴ係数のカウ
ント値が偶数であるか奇数であるかを示す。そして、パ
リティ判定回路２１は、値が１のＬＳＢを有するＤＣＴ
係数のカウント値が偶数である場合、処理要求信号REQ1
を発生する。
【０１３９】図１０Ｂは、排他的論理和ゲート３０とレ
ジスタ２４の代わりに用いることができる別の回路構成
を示す。ここで、逆量子化器１３から供給された各ＤＣ
Ｔ係数のＬＳＢは、ＬＳＢ検出器２９からＡＮＤゲート
８８に供給される。ＡＮＤゲート８８は、値が１のＬＳ
Ｂのみをカウンタ８９に送る。カウンタ８９は、ＤＣＴ
係数の各ブロックの初めにリセットされ、供給される値
が１の各ＬＳＢをカウントする。カウンタ８９からのカ
ウント値COUNTのＬＳＢは、パリティ判定回路２１に供
給される。各ブロックの終わりで、パリティ判定回路２
１は、カウンタ８９からのカウント値COUNTのＬＳＢの
パリティを求める。カウント値COUNTのＬＳＢのパリテ
ィが奇数（例えば、COUNTのＬＳＢが１）である場合、
ブロック内の値が１のＬＳＢを有するＤＣＴ係数が奇数
個有り、ブロック内のＤＣＴ係数の和のパリティが奇数
であることを示す。一方、カウント値COUNTのＬＳＢの
パリティが偶数（例えば、COUNTのＬＳＢが０）である
場合、ブロック内の値が１のＬＳＢを有するＤＣＴ係数
が偶数個有り、ブロック内のＤＣＴ係数の和のパリティ
が偶数であることを示す。
【０１４０】図８及び１０に示す和奇数化回路１４にお
けるパリティインバータ２８の第１の実施例の具体的な
構成を、図１１を参照して説明する。パリティインバー
タ２８は、読出カウンタ６１、比較器６２、ＬＳＢイン
バータ６３、ＡＮＤゲート６４、６５、６７、６８、Ｏ
Ｒゲート６６、６９、インバータ７１、７２を備えてい
る。
【０１４１】そして、パリティインバータ２８は以下の
ように動作する。読出カウンタ６１が第１のメモリ２６
又は第２のメモリ２７からメモリフル信号FULLを受け取
ると、第１のメモリ２６又は第２のメモリ２７にリード
イネーブル信号RD_ENを送る。このリードイネーブル信
号RD_ENにより、記憶されたＤＣＴ係数ブロックのＤＣ
Ｔ係数は順次、信号線RDATAを介して第１のＡＮＤゲー
ト６７に供給される。
【０１４２】また、メモリフル信号FULLにより、読出カ
ウンタ６１は、受け取ったＤＣＴ係数のカウントを開始
するとともに、このＤＣＴ係数の数を示すカウント値を
比較器６２に供給する。比較器６２は、カウント値とレ
ジスタ２５から供給されるアドレスを比較して、第１の
ＡＮＤゲート６７に供給されているＤＣＴ係数がパリテ
ィ反転を行うＤＣＴ係数であるか、すなわちＬＳＢ反転
を行うＤＣＴ係数であるかを判定をする。図１１に示す
例では、パリティ反転を行うＤＣＴ係数は、レジスタ２
５に記憶されたアドレスEOB_adrsにより認識された最後
の非零のＤＣＴ係数である。比較器６２は、カウント値
がパリティ反転を行うＤＣＴ係数のアドレスに一致した
とき、すなわちこの例ではアドレスEOB_adrsに一致した
とき、パリティ反転を行うＤＣＴ係数と判定して、その
出力を０から１に変更する。
【０１４３】比較器６２の出力は、直接第２のＡＮＤゲ
ート６８に供給されるとともに、インバータ７２を介し
て第１のＡＮＤゲート６７に供給される。そして、カウ
ント値がアドレスEOB_adrsと一致しないとき、第１のＡ
ＮＤゲート６７が開き、第２のＡＮＤゲート６８が閉じ
る。これにより、ＤＣＴ係数が、そのまま第１のＡＮＤ
ゲート６７とＯＲゲート６９を介してＩＤＣＴ回路１５
に出力される。
【０１４４】一方、パリティインバータ２８に供給され
たＤＣＴ係数がパリティ反転を行うＤＣＴ係数であり、
カウント値がパリティ反転を行うＤＣＴ係数のアドレ
ス、例えばEOB_adrsと一致したときは、比較器６２の出
力が上述のように変化する。これにより、第１のＡＮＤ
ゲート６７が閉じ、第２のＡＮＤゲート６８が開き、Ｏ
Ｒゲート６６を介して供給されるＬＳＢ反転されたＤＣ
Ｔ係数が、第２のＡＮＤゲート６８とＯＲゲート６９を
介してＩＤＣＴ回路１５に出力される。
【０１４５】ＬＳＢ反転されたＤＣＴ係数は、ＤＣＴ係
数を信号線RDATAを介して第３のＡＮＤゲート６４とＬ
ＳＢインバータ６３に供給することにより、処理要求信
号REQ1に応じて、選択的にＩＤＣＴ回路１５に供給され
る。処理要求信号REQ1は、パリティ判定回路２１から直
接第４のＡＮＤゲート６５に供給されるとともに、イン
バータ７１を介して第３のＡＮＤゲート６４に供給され
ている。ＬＳＢインバータ６３は、信号線RDATAを介し
て供給される各ＤＣＴ係数のＬＳＢを反転し、得られる
ＬＳＢ反転されたＤＣＴ係数を第４のＡＮＤゲート６５
に供給する。
【０１４６】そして、処理要求信号REQ1が無いとき、す
なわち処理要求信号REQ1が０のとき、パリティ反転を行
うＤＣＴ係数は、ＬＳＢ反転されずにＩＤＣＴ回路１５
に送られる。具体的には、この０の処理要求信号REQ1に
より、第３のＡＮＤゲート６４が開き、第４のＡＮＤゲ
ート６５が閉じ、ＬＳＢが反転されない、すなわちパリ
ティを変更しないＤＣＴ係数は、信号線RDATAから第３
のＡＮＤゲート６４、ＯＲゲート６６、第２のＡＮＤゲ
ート６８及びＯＲゲート６９を介してＩＤＣＴ回路１５
に供給される。
【０１４７】一方、処理要求信号REQ1が有るとき、すな
わち処理要求信号REQ1が１のとき、パリティ反転を行う
ＤＣＴ係数は、ＬＳＢ反転されてＩＤＣＴ回路１５に供
給され、ＤＣＴ係数の和のパリティを変更する。具体的
には、この１の処理要求信号REQ1により、第３のＡＮＤ
ゲート６４が閉じ、第４のＡＮＤゲート６５が開き、Ｌ
ＳＢ反転されたパリティ反転を行うＤＣＴ係数が、ＬＳ
Ｂインバータ６３から第４のＡＮＤゲート６５、ＯＲゲ
ート６６、第２のＡＮＤゲート６８及びＯＲゲート６９
を介してＩＤＣＴ回路１５に供給される。
【０１４８】つぎに、このパリティインバータ２８の第
２の実施例について、図１２を参照しながら説明する。
このパリティインバータ２８の第２の実施例は、処理要
求信号REQ1が入力されると、パリティ反転を行うＤＣＴ
係数に１を加算してＤＣＴ係数の和を奇数化するもので
ある。
【０１４９】パリティインバータ２８の第２の実施例と
して、図１２に示すフローチャートに従って動作するコ
ンピュータ又はディジタル信号処理器を用いてもよい。
図１２に示すフローチャートは、ステップＳ３での処理
を除けば、図９に示すフローチャートと同じである。ス
テップＳ３において、パリティインバータ２８の第２の
実施例では、パリティ反転を行うＤＣＴ係数のＬＳＢを
反転する代わりに、パリティ反転を行うＤＣＴ係数に１
を加算してＤＣＴ係数の和を奇数化する。パリティ反転
を行うＤＣＴ係数は、例えば、ブロック内の最後の非零
のＤＣＴ係数であるか、最高周波数成分のＤＣＴ係数で
あってもよい。
【０１５０】具体的には、パリティインバータ２８の第
２の実施例の具体的な回路構成は、パリティ反転を行う
ＤＣＴ係数に１を加算してブロック内のＤＣＴ係数の和
を奇数化するものであり、その具体的な回路について、
図１３を参照して説明する。図１３に示すパリティイン
バータ２８の第２の実施例は、図１１に示すパリティイ
ンバータ２８の第１の実施例と略同じ構成を有する。図
１１に示す回路の構成要素に対応する図１３に示す回路
の構成要素は、同一符号を付して、説明は割愛する。
【０１５１】図１３に示すパリティインバータ２８は、
図１１に示すＬＳＢインバータ６３の代わりに＋１加算
器７３を備える。この＋１加算器７３は、第１のメモリ
２６又は第２のメモリ２７から読み出され、信号線RDAT
Aを介して供給された各ＤＣＴ係数に１を加算する。１
が加算されたＤＣＴ係数のうちの１つが、処理要求信号
REQ1に応じて選択され、ＤＣＴ係数の和を奇数化する。
【０１５２】図１３に示すパリティインバータ２８の処
理は、＋１加算器７３が信号線RDATAを介して得られる
各ＤＣＴ係数に１を加算すること以外は、図１１に示す
回路の処理と同じである。また、処理要求信号REQ1が有
り、パリティ反転を行うＤＣＴ係数が検出されると、１
が加算されたＤＣＴ係数は、＋１加算器７３から第４の
ＡＮＤゲート６５、ＯＲゲート６６、第２のＡＮＤゲー
ト６８及びＯＲゲート６９を介してＩＤＣＴ回路１５に
供給される。
【０１５３】以下、パリティインバータ２８の第３の実
施例について、図１４及び１５を参照して説明する。
【０１５４】このパリティインバータ２８の第３の実施
例は、処理要求信号REQ1が入力されると、パリティ反転
を行うＤＣＴ係数の代わりに、ＤＣＴ係数の符号が正で
あるとき１を引算し、負であるとき１を加算してパリテ
ィ反転されたＤＣＴ係数を用い、ブロック内のＤＣＴ係
数の和を奇数化する。この処理により、パリティ反転を
行うＤＣＴ係数のパリティを反転するのみならず、この
ＤＣＴ係数の大きさを削減する。すなわち、パリティ反
転を行うＤＣＴ係数を０に近づける。パリティ反転を行
うＤＣＴ係数に施す処理は以下の式により求められる。 rec > 0 ならば、 rec = rec - 1 rec < 0 ならば、 rec = rec + 1 （１５） ここで、recはパリティ反転を行うＤＣＴ係数を示す。
【０１５５】パリティインバータ２８の第３の実施例で
は、例えば図１４に示すフローチャートに従って動作す
るコンピュータ又はディジタル信号処理器を用いてもよ
い。ステップＳ１において、パリティインバータ２８
は、アドレスEOB_adrsに基づいて、そのＤＣＴ係数がパ
リティ反転すべきＤＣＴ係数かを判定する。例えば、パ
リティインバータ２８は、ＤＣＴ係数が最後の非零ＤＣ
Ｔ係数であるか否かを判定する。結果がＹＥＳであり、
ＤＣＴ係数がパリティ反転を行うＤＣＴ係数であるとき
はステップＳ２に進む。これに該当せず、ＤＣＴ係数が
パリティ反転を行わないＤＣＴ係数であるときはステッ
プＳ８に進む。
【０１５６】ステップＳ２において、パリティインバー
タ２８は、処理要求信号REQ1の有無を判定し、処理要求
信号REQ1が有る（ＹＥＳの）ときはステップＳ３に進
み、無いときはステップＳ８に進む。ステップＳ２にお
けるＹＥＳの結果は、ステップＳ１でＹＥＳとなるとき
のみ得られるので、ＤＣＴ係数がパリティ反転を行うＤ
ＣＴ係数であることを示す。
【０１５７】ステップＳ３において、パリティインバー
タ２８は、パリティ反転を行うＤＣＴ係数の極性を判定
する。結果が、正であることを示すＹＥＳのときはステ
ップＳ４に進み、０又は負のときはステップＳ６に進
む。
【０１５８】ステップＳ４において、パリティインバー
タ２８は、パリティ反転を行うＤＣＴ係数から１を減算
（−１を加算）した後、ステップＳ５に進み、パリティ
反転したＤＣＴ係数をＩＤＣＴ回路１５（図１０Ａ）に
出力する。その後、ステップＳ１に戻り、次のＤＣＴ係
数を処理する。
【０１５９】一方、ステップＳ６において、パリティイ
ンバータ２８は、パリティ反転を行うＤＣＴ係数に１を
加算した後、ステップＳ７に進み、パリティ反転したＤ
ＣＴ係数をＩＤＣＴ回路１５に出力する。その後、ステ
ップＳ１に戻り、次のＤＣＴ係数を処理する。
【０１６０】ＤＣＴ係数がパリティ反転すべきものでな
いとき、又はパリティ反転すべきＤＣＴ係数がパリティ
反転されないとき、すなわち処理要求信号REQ1が無いと
きは、ステップＳ８に進む。ステップＳ８では、ＤＣＴ
係数はそのままＩＤＣＴ回路１５に供給される。その
後、ステップＳ１に戻り、次のＤＣＴ係数を処理する。
【０１６１】図１５に、パリティ反転を行いＤＣＴ係数
の大きさを削減する、すなわちＤＣＴ係数を０に近づけ
るパリティインバータ２８の第３の実施例の回路構成に
ついての具体例を示す。
【０１６２】図１５に示すパリティインバータ２８は、
図１１に示すパリティインバータ２８と略同じ構成を有
する。図１１に示す回路の構成要素に対応する図１５に
示す回路構成要素には、同一の指示符号を付し、説明は
割愛する。図１５に示すパリティインバータ２８は、Ｌ
ＳＢインバータ６３に代えて規模削減回路８０を備える
点で、図１１のパリティインバータ２８と異なる。
【０１６３】そして、この規模削減回路８０において、
信号線RDATAを介して第１のメモリ２６又は第２のメモ
リ２７から供給された各ＤＣＴ係数の極性が判定され
る。この規模削減回路８０は、ＤＣＴ係数の極性が正の
ときはＤＣＴ係数から１を減算し、０又は負のときは１
を加算する。図１５に示すパリティインバータ２８は、
規模削減回路８０からのパリティ反転されたＤＣＴ係数
を選択し、パリティ反転を行うＤＣＴ係数の代わりに、
大きさが削減されるとともに、パリティ反転されたＤＣ
Ｔ係数を用いることにより、ブロック内のＤＣＴ係数の
和を奇数化する。
【０１６４】規模削減回路８０は、直接第５のＡＮＤゲ
ート８４を制御するとともに、インバータ８７を介して
第６のＡＮＤゲート８５を制御する極性判定回路８１を
備えている。また、規模削減回路８０は、信号線RDATA
上のＤＣＴ係数から１を減算する−１減算器８２と、１
を加算する＋１加算器８３を備える。−１減算器８２又
は＋１加算器８３の出力が、極性判定回路８１の出力に
応じて第５のＡＮＤゲート８４又は第６のＡＮＤゲート
８５により選択される。ＡＮＤゲート８４、８５の出力
はＯＲゲート８６に送られ、大きさが削減され、選択さ
れたＤＣＴ係数が第４のＡＮＤゲート６５に供給され
る。ブロック内のＤＣＴ係数の和のパリティを反転する
必要がある場合、第４のＡＮＤゲート６５は、大きさが
削減され、パリティ反転された規模削減回路８０の出力
を選択して、パリティ反転を行うＤＣＴ係数の代わりに
ＩＤＣＴ回路１５に供給する。
【０１６５】極性判定回路８１は、信号線RDATAを介し
て供給されるＤＣＴ係数SCのブロック内の各ＤＣＴ係数
の極性を判定し、その極性の正負により、出力を１又は
０とする。極性判定回路８１が、ＤＣＴ係数の極性が正
であると判定した場合、極性判定回路８１の出力は第５
のＡＮＤゲート８４を開き、第６のＡＮＤゲート８５を
閉じる。これにより、−１減算器８２の出力、すなわち
１が減算されたＤＣＴ係数が、第５のＡＮＤゲート８４
及びＯＲゲート８６を介して第４のＡＮＤゲート６５に
供給される。
【０１６６】一方、ＤＣＴ係数の極性が負又は０である
と判定したときは、極性判定回路８１の出力により第５
のＡＮＤゲート８４が閉じ、第６のＡＮＤゲート８５が
開く。これにより、＋１加算器８３の出力、すなわち１
が加算されたＤＣＴ係数が、第６のＡＮＤゲート８５及
びＯＲゲート８６を介して第４のＡＮＤゲート６５に供
給される。
【０１６７】第４のＡＮＤゲート６５は、処理要求信号
REQ1に応じて、パリティ反転され、大きさが削減された
ＤＣＴ係数を、規模削減回路８０から第２のＡＮＤゲー
ト６８に供給する。比較器６２が、信号線RDATA上のＤ
ＣＴ係数をパリティ反転を行うＤＣＴ係数であると判定
したとき、大きさが削減され、パリティ反転されたＤＣ
Ｔ係数が、図１５に示すように、規模削減回路８０から
ＩＤＣＴ回路１５（図１０Ａ）に送られる。一方、図１
５に示すパリティインバータ２８の第３の実施例で処理
要求信号REQ1が無い場合、パリティ反転を行うＤＣＴ係
数はそのままＩＤＣＴ回路１５に送られる。
【０１６８】ＤＣＴ係数の和が奇数化すべきものである
とき、図１５に示すパリティインバータ２８の第３の実
施例では、極性が正のとき１を減算してパリティ反転
し、負のときには１を加算してパリティ反転したＤＣＴ
係数が、ＩＤＣＴ回路１５に供給される。この処理によ
り、パリティを反転し、パリティ反転を行うＤＣＴ係数
の大きさを削減して、ＤＣＴ係数の和を奇数化する。
【０１６９】以下、パリティインバータ２８の第４の実
施例について、図１６及び１７を参照して説明する。
【０１７０】このパリティインバータ２８の第４の実施
例は、処理要求信号REQ1が入力されると、パリティ反転
を行うＤＣＴ係数の代わりに、極性が正のとき１を加算
し、負のとき１を減算してパリティ反転を行うＤＣＴ係
数を用いて、ＤＣＴ係数の和を奇数化している。この処
理により、パリティ反転を行うＤＣＴ係数のパリティを
反転するのみならず、このＤＣＴ係数の大きさを増大す
る。すなわち、パリティ反転するＤＣＴ係数を０からさ
らに反転する。このパリティ反転を行うＤＣＴ係数に施
す処理は、以下の式により求められる。 rec > 0 ならば、 rec = rec + 1 rec < 0 ならば、 rec = rec - 1 （１６） ここで、recはパリティ反転を行うＤＣＴ係数を示す。
【０１７１】パリティインバータ２８の第４の実施例で
は、図１６に示すフローチャートに従って動作するコン
ピュータ又はディジタル信号処理器を用いてもよい。ス
テップＳ１において、パリティインバータ２８は、アド
レスEOB_adrsに基づいて、そのＤＣＴ係数がパリティ反
転すべきＤＣＴ係数かを判定する。例えば、パリティイ
ンバータ２８は、ＤＣＴ係数が最後の非零のＤＣＴ係数
であるか否かを判定する。結果がＹＥＳであり、ＤＣＴ
係数がパリティ反転を行うＤＣＴ係数であるときはステ
ップＳ２に進む。これに該当せず、ＤＣＴ係数がパリテ
ィ反転を行わないＤＣＴ係数であるときはステップＳ８
に進む。
【０１７２】ステップＳ２において、パリティインバー
タ２８は、処理要求信号REQ1の有無を判定し、処理要求
信号REQ1が有る（ＹＥＳの）ときはステップＳ３に進
み、無いときはステップＳ８に進む。ステップＳ２にお
けるＹＥＳの結果は、ステップＳ１でＹＥＳとなるとき
のみ得られるので、ＤＣＴ係数がパリティ反転を行うＤ
ＣＴ係数であることを示す。
【０１７３】ステップＳ３において、パリティインバー
タ２８は、パリティ反転を行うＤＣＴ係数の極性を判定
する。結果が、正であることを示すＹＥＳのときはステ
ップＳ４に進み、０又は負のときはステップＳ６に進
む。
【０１７４】ステップＳ４において、パリティインバー
タ２８は、パリティ反転を行うＤＣＴ係数に１を加算し
た後、ステップＳ５に進み、パリティ反転したＤＣＴ係
数をＩＤＣＴ回路１５（図１０Ａ）に出力する。その
後、ステップＳ１に戻り、次のＤＣＴ係数を処理する。
【０１７５】一方、ステップＳ６において、パリティイ
ンバータ２８は、パリティ反転を行うＤＣＴ係数から１
を減算（−１を加算）した後、ステップＳ７に進み、パ
リティ反転したＤＣＴ係数をＩＤＣＴ回路１５に出力す
る。その後、ステップＳ１に戻り、次のＤＣＴ係数を処
理する。
【０１７６】ＤＣＴ係数がパリティ反転すべきものでな
いとき、又はパリティ反転すべきＤＣＴ係数がパリティ
反転されないとき、すなわち処理要求信号REQ1が無いと
きは、ステップＳ８に進む。ステップＳ８では、ＤＣＴ
係数はそのままＩＤＣＴ回路１５に供給される。その
後、ステップＳ１に戻り、次のＤＣＴ係数を処理する。
【０１７７】図１７に、パリティ反転を行いＤＣＴ係数
の大きさを増大する、すなわちＤＣＴ係数を０からさら
に反転するパリティインバータ２８の第４の実施例の回
路構成について具体例を示す。
【０１７８】図１７に示すパリティインバータ２８は、
図１１に示すパリティインバータ２８と略同じ構成を有
する。図１１に示す回路の構成要素に対応する図１７に
示す回路構成要素には、同一の指示符号を付し、説明は
割愛する。図１７に示すパリティインバータ２８は、Ｌ
ＳＢインバータ６３に代えて規模増大回路９０を備える
点で、図１１のパリティインバータ２８と異なる。
【０１７９】そして、この規模増大回路９０において、
信号線RDATAを介して第１のメモリ２６又は第２のメモ
リ２７から供給された各ＤＣＴ係数の極性が判定され
る。この規模増大回路９０は、ＤＣＴ係数の極性が正の
ときはＤＣＴ係数に１を加算し、０又は負のときは１を
減算する。図１７に示すパリティインバータ２８は、規
模増大回路９０からのパリティ反転されたＤＣＴ係数を
選択し、パリティ反転を行うＤＣＴ係数の代わりに、大
きさが増大されたＤＣＴ係数を用いることにより、ブロ
ック内のＤＣＴ係数の和を奇数化する。
【０１８０】規模増大回路９０は、直接第５のＡＮＤゲ
ート９４を制御するとともに、インバータ９７を介して
第６のＡＮＤゲート９５を制御する極性判定回路９１を
備えている。また、規模増大回路９０は、ＤＣＴ係数に
１を加算する＋１加算器９２と、１を減算する−１減算
器９３を備える。＋１加算器９２又は−１減算器９３の
何れかの出力が、極性判定回路９１の出力に応じて第５
のＡＮＤゲート９４又は第６のＡＮＤゲート９５により
選択される。ＡＮＤゲート９４、９５の出力はＯＲゲー
ト９６に送られ、大きさが増大され、選択されたＤＣＴ
係数が第４のＡＮＤゲート６５に供給される。ブロック
内のＤＣＴ係数の和のパリティを反転する必要がある場
合、第４のＡＮＤゲート６５は、パリティ反転され、大
きさが増大された規模増大回路９０の出力を選択して、
パリティ反転を行うＤＣＴ係数の代わりにＩＤＣＴ回路
１５に供給する。
【０１８１】極性判定回路９１は、信号線RDATAを介し
て供給されるＤＣＴ係数のブロック内の各ＤＣＴ係数の
極性を判定し、その極性の正負により、出力を１又は０
とする。極性判定回路９１が、ＤＣＴ係数の極性が正で
あると判定した場合、極性判定回路９１の出力は、第５
のＡＮＤゲート９４を開き、第６のＡＮＤゲート９５を
閉じる。これにより、＋１加算器９２の出力、すなわち
１が加算されたＤＣＴ係数が、第５のＡＮＤゲート９４
及びＯＲゲート９６を介して第４のＡＮＤゲート６５に
供給される。
【０１８２】一方、ＤＣＴ係数の極性が負又は０である
と判定したときは、極性判定回路９１の出力により第５
のＡＮＤゲート９４が閉じ、第６のＡＮＤゲート９５が
開く。これにより、−１減算器９３の出力、すなわち１
が減算されたＤＣＴ係数が、第６のＡＮＤゲート９５及
びＯＲゲート９６を介して第４のＡＮＤゲート６５に供
給される。
【０１８３】第４のＡＮＤゲート６５は、処理要求信号
REQ1に応じて、パリティ反転され、大きさが増大された
ＤＣＴ係数を、規模増大回路９０から第２のＡＮＤゲー
ト６８に供給する。比較器６２が、信号線RDATA上のＤ
ＣＴ係数をパリティ反転を行うＤＣＴ係数であると判定
したとき、ＤＣＴ係数が、図１１に示すように、規模増
大回路９０からＩＤＣＴ回路１５（図１０Ａ）に送られ
る。
【０１８４】一方、図１７に示すパリティインバータ２
８の第４の実施例において、処理要求信号REQ1が無い場
合、パリティ反転を行うＤＣＴ係数はそのままＩＤＣＴ
回路１５に送られる。
【０１８５】ＤＣＴ係数の和が奇数化すべきものである
とき、図１７に示すパリティインバータ２８の第４の実
施例では、極性が正のとき１を加算し、負のときには１
を減算してパリティ反転したＤＣＴ係数が、ＩＤＣＴ回
路１５に供給される。この処理により、パリティを反転
し、パリティ反転を行うＤＣＴ係数の大きさを増大させ
て、ＤＣＴ係数の和を奇数化する。
【０１８６】図１１、１３、１５、１７に示すパリティ
インバータ２８と、図９、１２、１４、１６に示す演算
処理は、ジグザグスキャンにより読み出される最後の非
零のＤＣＴ係数以外のＤＣＴ係数のパリティを変更する
ことにより、ＤＣＴ係数の和を奇数化するように変更し
てもよい。例えば、８×８の２次元ＤＣＴ変換におい
て、ＤＣ成分のＤＣＴ係数、最高周波数成分である
（７，７）成分のＤＣＴ係数、右上隅の（７，０）成分
のＤＣＴ係数、又は左下隅の（０，７）成分のＤＣＴ係
数としてもよい。特に最高周波数成分である（７，７）
成分のＤＣＴ係数は画質に与える影響が小さいため、パ
リティ変更を行うＤＣＴ係数としては最良である。
【０１８７】図１１、１３、１５、１７に示すパリティ
インバータ２８において、比較器６２に供給されるアド
レスEOB_adrsに代えてＤＣＴ係数のアドレスを用いるこ
とにより、別のＤＣＴ係数を選択することも可能であ
る。また、最高周波数成分のＤＣＴ係数のパリティが変
更すべきものである場合、読出カウンタ６１と比較器６
２は省略してもよく、パリティ変更を行うＤＣＴ係数と
して最高周波数成分のＤＣＴ係数を認識するのに、メモ
リフル信号FULLを用いてもよい。
【０１８８】また、図６、８、１０に示す和奇数化回路
１４は、ある特定のＤＣＴ係数、例えば（０，０）成
分、（４，０）成分、（０，４）成分、（４，４）成分
のＤＣＴ係数の和を求め、この和が奇数になるようにパ
リティ反転を行うこともできる。図１８に、図８に示す
和奇数化回路１４の変更例を示す。ここでは、特定のＤ
ＣＴ係数の和を求めて、パリティ反転が必要であるかを
判定する。図８に示す和奇数化回路の構成要素に対応す
る図１８に示す和奇数化回路の構成要素には同一の指示
符号を付し、説明は割愛する。
【０１８９】図１８に示す和奇数化回路１４は、逆量子
化器１３とアキュムレータ２３Ａとの間にセレクタ５１
を備える。セレクタ５１は、カウンタ２０から、逆量子
化器１３に供給されたブロック内のＤＣＴ係数の数を示
すカウント値coeff_adrsを受け取る。
【０１９０】そして、セレクタ５１は、カウンタ２０か
ら供給されるカウント値coeff_adrsに基づいて、逆量子
化器１３から供給されている各ＤＣＴ係数が特定のＤＣ
Ｔ係数であるか、及びアキュムレータ２３Ａにより求め
られる和に含まれるべきかを判定する。したがって、例
えばセレクタ５１は、カウント値coef_adrsが（０，
０）成分、（４，０）成分、（０，４）成分、あるいは
（４，４）成分に相当する値であるかを判定する。セレ
クタ５１は、ＤＣＴ係数が特定のＤＣＴ係数であると判
定したとき、ＤＣＴ係数をアキュムレータ２３Ａに供給
する。これにより、図１８に示すこの和奇数化回路１４
は、ブロック内の特定のＤＣＴ係数の和を求め、この和
のパリティが偶数である場合、奇数となるように、少な
くとも１つのＤＣＴ係数のパリティを変更する。図１８
に示す和奇数化回路１４は、このパリティが処理された
ＤＣＴ係数のブロックをＩＤＣＴ回路１５に供給する。
【０１９１】図１８に示す実施例は、図１０Ａに示すの
と同様に変更することができ、その回路により特定のＤ
ＣＴ係数のＬＳＢの排他的論理和を求めるような構成に
してもよい。すなわち、図１８に示す和奇数化回路を、
加算器２３を図１０Ａに示すＬＳＢ検出器２９及び排他
的論理和ゲート３０に置き換えた構成とする。
【０１９２】図６に戻り、ＤＣＴ係数ブロック内のＤＣ
Ｔ係数は、上述のように、和奇数化回路１４からＩＤＣ
Ｔ回路１５に供給される。和奇数化回路１４からのＤＣ
Ｔ係数の和は奇数である。逆量子化器１３からのＤＣＴ
係数の和が偶数のとき、和奇数化回路１４はＤＣＴ係数
の少なくとも１つのパリティを変更して、ＩＤＣＴ回路
１５に供給するＤＣＴ係数の和を奇数化する。ＩＤＣＴ
回路１５は、ブロック内のＤＣＴ係数にＩＤＣＴ処理を
施し、再生差分ブロックS4を生成する。再生差分ブロッ
クS4は加算器１６に供給される。
【０１９３】加算器１６は、再生差分ブロックS4と第２
のピクチャメモリ群４から供給されるマッチングブロッ
クS2とを１画素毎に加算する。得られる再生画像ブロッ
クS5は、第２のピクチャメモリ群４に供給され、メモリ
コントローラ３により指定されるピクチャメモリの１つ
に記憶されて、再生画像のブロックを再生する。
【０１９４】可変長符号化器１７は、差分ブロック符号
化器９からの量子化されたＤＣＴ係数SCの各ブロック
や、その動きベクトルMV、動き補償モードMM及び量子化
テーブルのデータに対して、ハフマン符号化などの可変
長符号化を行う。また、可変長符号化器１７は、可変長
符号化データを、ＭＰＥＧ規格のスタートコードや各層
のヘッダ情報とともに組み合わせて、圧縮動画像信号を
生成する。
【０１９５】スライス／マクロブロック・カウンタ５
は、第１のピクチャメモリ群２から読み出される画像の
各スライス及び各マクロブロックのスタートに同期し
て、メモリコントローラ３から出力されるスライス・ス
タート信号SS及びマクロブロックスタート信号BSをカウ
ントする。スライス／マクロブロック・カウンタ５は、
そのカウント値が予め決められた値となったら、スター
ト信号S0を可変長符号化器１７に出力する。
【０１９６】このスタート信号S0を受けて、可変長符号
化器１７は、圧縮動画像信号を出力バッファ１９に出力
し、出力バッファ１９は、圧縮動画像信号を一時的に記
憶する。この圧縮動画像信号は、所定のビットレートで
ビットストリームとして出力バッファ１９から読み出さ
れる。圧縮動画像信号のビットストリームは、伝送路を
介して、あるいは光ディスク等の適当な記録媒体に記録
することにより、相補型の圧縮動画像信号伸長装置に供
給される。
【０１９７】すなわち、記録媒体は、予測符号化される
とともに離散コサイン変換された動画像信号から得られ
る圧縮動画像信号が記録されている記録媒体である。予
測符号化において参照画像として使用される再生画像の
各ブロックは、圧縮動画像信号を構成する量子化ＤＣＴ
係数のブロックを逆量子化し、得られるＤＣＴ係数ブロ
ックのＤＣＴ係数の和を奇数化して、和が奇数化された
ＤＣＴ係数ブロックを逆ＤＣＴ変換することにより再生
される。
【０１９８】ここで、本発明に係る伝送装置は、上述し
た本発明に係る動画像信号圧縮装置を備えている。
【０１９９】ところで、動画像信号圧縮装置の差分ブロ
ック符号化器９において和の奇数化を行う方が好適であ
ると考えられる。和の奇数化により、圧縮動画像信号を
構成する各量子化ＤＣＴ係数ブロックのＤＣＴ係数の和
は奇数となる。このように圧縮動画像信号を処理するこ
とにより、圧縮動画像信号伸長装置においてＤＣＴ係数
の和を奇数化する必要がなくなると考えられる。しか
し、このような構成では、ＤＣＴ係数が動画像信号圧縮
装置において量子化され、圧縮動画像信号伸長装置にお
いて逆量子化された後、圧縮動画像信号伸長装置のＩＤ
ＣＴ回路に入力されるＤＣＴ係数の和は奇数でなくな
る。よって、和の奇数化処理は、圧縮動画像信号伸長装
置のＩＤＣＴ処理の前に行い、ミスマッチ誤差が発生し
ないようにしなければならない。
【０２００】つぎに、本発明を適用した圧縮動画像信号
伸長装置について、図１９を用いて説明する。図１９に
おいて、圧縮動画像信号は、動画像圧縮装置から伝送路
を介して、あるいは光ディスク等の適当な記録媒体から
圧縮動画像信号を再生することにより、ビットストリー
ムとして受信される。このビットストリームは入力バッ
ファ３１に供給され、一時的に記憶された後、読み出さ
れて、画像毎に逆可変長符号化器（ＩＶＬＣ）３２に供
給される。逆可変長符号化器３２は、ＭＰＥＧ符号のそ
れぞれの層のヘッダ情報を圧縮動画像信号から抽出し、
このヘッダ情報から画像復号化制御情報PHをメモリコン
トローラ３３に供給する。
【０２０１】また、逆可変長符号化器３２は、可変長符
号化されたＤＣＴ係数のブロックを逆可変長符号化し
て、量子化ＤＣＴ係数の現画像ブロックCbを含む量子化
ＤＣＴ係数のブロックを再生し、この量子化ＤＣＴ係数
ブロックCbを差分ブロック復号化器３４に供給する。差
分ブロック復号化器３４は、量子化ＤＣＴ係数ブロック
Cbを復号化して、再生差分ブロックBSを再生し、この再
生差分ブロックBSを加算器３９に供給する。
【０２０２】また、逆可変長符号化器３２は、圧縮動画
像信号から動きベクトルMV及び量子化ＤＣＴ係数ブロッ
クCbの動き補償モードMMを抽出して、動き補償器３７に
供給する。この動き補償器３７により、ピクチャメモリ
群３８から、再生差分ブロックBSに対応するマッチング
ブロックが読み出される。
【０２０３】ピクチャメモリ群３８は複数のピクチャメ
モリからなり、ピクチャメモリはそれぞれ既に再生され
た画像を記憶している。マッチングブロックは、ピクチ
ャメモリの１つに記憶されている動きベクトルMVで指定
されたアドレスに位置する再生画像のブロックである。
このマッチングブロックが読み出される再生画像が記憶
されているピクチャメモリは、メモリコントローラ３３
によってピクチャメモリ群３８の中から指定される。
【０２０４】上述のように、先行する再生画像からの予
測、後行する再生画像からの予測、及び先行する再生画
像と後行する再生画像に対する画素毎の線形演算を行う
ことにより得られるブロックからの予測により、画像が
符号化される。また、画像を予測なしで符号化すること
もできる。この場合、ピクチャメモリ群３８から供給さ
れるマッチングブロックは、零ブロック、すなわち全画
素値が零となっているブロックである。ピクチャメモリ
群３８から出力される動き補償されたマッチングブロッ
クは、適応的なものとなっており、ブロック単位で最適
なものが選択される。なお、ここでのブロックの大きさ
は１６×１６画素である。
【０２０５】ピクチャメモリ群３８から読み出された各
マッチングブロックは、加算器３９に供給される。加算
器３９は、差分ブロック復号化器３４から供給される再
生差分ブロックBSとピクチャメモリ群３８から供給され
るマッチングブロックとを１画素毎に加算する。この結
果、再生画像ブロックが再生され、この再生画像ブロッ
クは、メモリコントローラ３３により指定されたピクチ
ャメモリ群３８の中のピクチャメモリに記憶される。加
算器３９から供給される再生画像ブロックは、先にピク
チャメモリに記憶された再生画像に上書きされ、選択さ
れたピクチャメモリに１つずつ記憶されて、新たな再生
画像を形成する。
【０２０６】ピクチャメモリ群３８に記憶された再生画
像は、メモリコントローラ３３からの出力画像指示信号
によって制御される順で読み出される。読み出された画
像は、再生動画像信号として、ビデオモニターのような
画像表示装置に供給される。画像表示装置は、この再生
動画像信号に応じた動画像を表示する。
【０２０７】ここで、上記差分ブロック復号化器３４に
ついて図１９を参照して説明する。差分ブロック復号化
器３４は、逆量子化器４０と、和奇数化回路３５と、逆
離散コサイン変換回路３６とを備える。逆量子化器４０
は、逆可変長符号化器３２から供給される量子化ＤＣＴ
係数ブロックCbを量子化テーブルを用いて逆量子化す
る。和奇数化回路３５は、逆量子化器４０からのＤＣＴ
係数ブロックを受け取り、ＩＤＣＴ回路３６でのＩＤＣ
Ｔ処理におけるミスマッチ誤差の発生を防ぐ。ＩＤＣＴ
回路３６は、和奇数化回路３５からの和が奇数化された
ＤＣＴ係数ブロックをＩＤＣＴ変換する。
【０２０８】図２０に、逆量子化器４０の構成例を示
す。この逆量子化器４０は、主として、ラン／レベル復
号化器４１と、アドレスカウンタ４７と、アドレス変換
器４８と、セレクタ４９と、第１のブロックメモリ４２
と、第２のブロックメモリ４３と、逆量子化回路（以
下、ＩＱ回路という。）４６により構成される。
【０２０９】ラン／レベル復号化器４１は、逆可変長符
号化器３２から量子化ＤＣＴ係数ブロックCbを受け取
り、動画像信号圧縮装置の可変長符号化器１７において
量子化ＤＣＴ係数に施されたラン／レベル符号化を復号
化する。得られる量子化ＤＣＴ係数ブロックは、ジグザ
グスキャンの順で、第１のブロックメモリ４２又は第２
のブロックメモリ４３に供給される。第１のブロックメ
モリ４２又は第２のブロックメモリ４３は、量子化ＤＣ
Ｔ係数ブロックを記憶する。
【０２１０】アドレスカウンタ４７とアドレス変換器４
８は、それぞれ、第１のブロックメモリ４２と第２のブ
ロックメモリ４３の書込アドレスと読出アドレスとを出
力する。量子化ＤＣＴ係数ブロックは、第１のブロック
メモリ４２と第２のブロックメモリ４３に対し交互に書
き込まれ、読み出される。各量子化ＤＣＴ係数ブロック
は、アドレスカウンタ４７から供給される書込アドレス
に応じて、ジグザグスキャンの順でブロックメモリの１
つに書き込まれ、アドレス変換器４８から供給される読
出アドレスに応じてラスタスキャンの順でブロックメモ
リから読み出される。書込と読出のアドレス順の違いに
より、ブロック内の量子化ＤＣＴ係数の順がジグザグス
キャンからラスタスキャンに変換される。
【０２１１】アドレスカウンタ４７は、ジグザグスキャ
ンの順で書込アドレスを発生する。アドレス変換器４８
は、アドレスカウンタ４７からジグザグスキャンの順の
書込アドレスを受け取り、これをアドレス変換テーブル
を用いてラスタスキャンの順の読出アドレスに変換す
る。アドレスカウンタ４７とアドレス変換器４８が発生
したアドレスは、セレクタ４９により選択され、アドレ
スadrs1、adrs2として第１のブロックメモリ４２及び第
２のブロックメモリ４３に供給される。ラン／レベル復
号化器４１からの量子化ＤＣＴ係数ブロックが第１のブ
ロックメモリ４２又は第２のブロックメモリ４３に書き
込まれると、各アドレスadrs1、adrs2は、アドレスカウ
ンタ４７によりセレクタ４９を介してジグザグスキャン
の順で供給される。量子化ＤＣＴ係数ブロックが第１の
ブロックメモリ４２又は第２のブロックメモリ４３から
ＩＱ回路４６に読み出されると、各アドレスadrs1，adr
s2は、アドレス変換器４８からセレクタ４９を介してラ
スタスキャンの順で供給される。
【０２１２】第１のブロックメモリ４２又は第２のブロ
ックメモリ４３に全ての量子化ＤＣＴ係数が記憶される
と、量子化ＤＣＴ係数ブロックはラスタスキャンの順で
読み出され、ＩＱ回路４６に供給される。ＩＱ回路４６
は、ブロック内の量子化ＤＣＴ係数を逆量子化し、得ら
れるＤＣＴ係数ブロックを和奇数化回路３５に供給す
る。このＩＱ回路４６での逆量子化は、図６に示す動画
像信号圧縮装置の局部復号化器を構成する逆量子化器１
３での逆量子化と同じである。
【０２１３】和奇数化回路３５は、逆量子化器４０から
のＤＣＴ係数ブロックのＤＣＴ係数の和のパリティが偶
数であると判定したときは、ＤＣＴ係数の和が奇数とな
るように、少なくとも１つのＤＣＴ係数に処理を施す。
和奇数化回路３５は、この和が奇数化されたＤＣＴ係数
のブロックをＩＤＣＴ回路３６に供給する。なお、この
和奇数化回路３５での奇数化処理は、図６に示す動画像
信号圧縮装置の局部復号化器を構成する和奇数化回路１
４での奇数化処理と同じである。
【０２１４】ＩＤＣＴ回路３６は、和が奇数化されたＤ
ＣＴ係数ブロックをＩＤＣＴ変換して、再生差分ブロッ
クBSを再生し、この再生差分ブロックBSを加算器３９に
供給する。
【０２１５】図２０に示す逆量子化器４０の具体的な動
作を、図２１Ａ乃至２１Ｉに示すタイミングチャートを
用いて説明する。逆可変長符号化器３２は、圧縮動画像
信号から量子化されたＤＣＴ係数のブロックCbを取り出
し、ラン／レベル復号化器４１に対して量子化ＤＣＴ係
数ブロックを読み出すように指示するイベントイネーブ
ル信号EV_EN（図２１Ａに示す）を発生する。量子化Ｄ
ＣＴ係数ブロックのＤＣＴ係数は、ラン／レベル符号化
されている。
【０２１６】また、逆可変長符号化器３２は、図２１Ｂ
に示すように、イベント数信号EVENT_NOをラン／レベル
復号化器４１に出力する。イベント数信号EVENT_NOは、
量子化ＤＣＴ係数ブロックCb内のラン／レベルの組合せ
の数、すなわちランとレベルを示すデータの組合せの数
を示すものである。
【０２１７】ラン／レベル復号化器４１は、このイベン
ト数信号EVENT_NOを受け取ると、図２１Ｃに示すよう
に、各ラン／レベルの組合せについて読出要求信号RE_R
EQを逆可変長符号化器３２に出力する。逆可変長符号化
器３２は、この読出要求信号RE_REQが入力されると、図
２１Ｄ、２１Ｅに示すように、ラン／レベルの１組をラ
ン／レベル復号化器４１に出力し、これを受信した読出
要求信号RE_REQの数だけ繰り返す。
【０２１８】ラン／レベル復号化器４１は、ラン／レベ
ル符号化された量子化ＤＣＴ係数を復号化し、図２１Ｇ
に示すように、量子化されたＤＣＴ係数のブロックをWD
ATAとしてジグザグスキャンの順に第１のブロックメモ
リ４２に供給する。これと同時に、図２１Ｆに示すよう
に、アドレスカウンタ４７はラン／レベル復号化器４１
からの量子化ＤＣＴ係数をカウントし、各量子化ＤＣＴ
係数の書込アドレスを示すアドレス信号adrs1を、セレ
クタ４９を介してジグザグスキャンの順で第１のブロッ
クメモリ４２に供給する。
【０２１９】そして、ラン／レベル復号化器４１は、最
後の非零のＤＣＴ係数を受信したことを示す符号EOBを
逆可変長符号器３２から受け取ると、符号EOBに対応す
る量子化ＤＣＴ係数を設定し、すなわち符号EOB以降の
ＤＣＴ係数データは全て０として、この０のＤＣＴ係数
データを第１のブロックメモリ４２に供給する。
【０２２０】また、ラン／レベル復号化器４１は、符号
EOBを受け取ると、図２１Ｈに示すように、信号EOB_EN
を位置（ＰＯＳ）レジスタ４４、４５に出力する。この
信号EOB_ENは、符号EOBが受け取られたことをＰＯＳレ
ジスタ４４、４５に示すためのものである。ＰＯＳレジ
スタ４４、４５は、第１と第２のブロックメモリ４２、
４３に供給された各量子化ＤＣＴ係数のアドレスを、ア
ドレスカウンタ４７からアドレス変換器４８を介して受
け取る。ラン／レベル復号化器４１が符号EOBを受け取
ると、アドレスカウンタ４７により出力されるアドレス
は最後の非零のＤＣＴ係数のアドレスとなる。信号EOB_
ENにより、アドレス変換器４８によりラスタスキャンア
ドレスに変換された最後の非零のＤＣＴ係数のアドレス
EOB_POSは、量子化ＤＣＴ係数ブロックが書き込まれて
いるブロックメモリのＰＯＳレジスタに書き込まれる。
このようにして、ＰＯＳレジスタ４４、４５の何れかが
量子化ＤＣＴ係数ブロックの最後の非零のＤＣＴ係数の
アドレスを記憶する。
【０２２１】ラン／レベル復号化器４１が量子化ＤＣＴ
係数ブロックを全て第１のブロックメモリ４２又は第２
のブロックメモリ４３に供給すると、アドレスカウンタ
４７は、バンク切換信号BANKを第１のブロックメモリ４
２と第２のブロックメモリ４３に供給する。バンク切換
信号BANKは、ブロックメモリのモードを切り換えて、書
込モードであった第１のブロックメモリ４２が読出モー
ドに、第２のブロックメモリ４３が書込モードに切り換
えられる。したがって、ラン／レベル復号化器４１が次
の量子化ＤＣＴ係数ブロックの復号化を開始すると、得
られる量子化ＤＣＴ係数は第２のブロックメモリ４３に
書き込まれることになる。また、バンク切換信号BANKは
セレクタ４９を切り換えて、書込モードでブロックメモ
リに供給されていたアドレスをアドレスカウンタ４７か
らのジグザグスキャンの順のアドレスとし、読出モード
でブロックメモリに供給されていたアドレスをアドレス
変換器４８からのラスタスキャンの順のアドレスとす
る。
【０２２２】また、ラン／レベル復号化器４１が量子化
ＤＣＴ係数ブロックを全て第１のブロックメモリ４２に
供給すると、第１のブロックメモリ４２はメモリフル信
号FULL1をＩＱ回路４６に出力する。メモリフル信号FUL
L1は、全ての量子化ＤＣＴ係数が記憶されたことを示す
ものである。ＩＱ回路４６は、メモリフル信号FULL1を
受けとると、読出要求信号RD_EN1を第１のブロックメモ
リ４２に送る。この読出要求信号RD_EN1により、第１の
ブロックメモリ４２は、記憶している量子化ＤＣＴ係数
を、アドレス変換器４８からセレクタ４９を介してラス
タスキャンの順で供給されるアドレスadrs1に応じて、
読み出す。したがって、ブロック内の量子化ＤＣＴ係数
は第１のブロックメモリ４２から読み出される。各アド
レスに応じて読み出された量子化ＤＣＴ係数はＩＱ回路
４６に供給される。ブロック内の量子化ＤＣＴ係数が第
１のブロックメモリ４２から読み出されるのと同時に、
次のブロックの量子化ＤＣＴ係数が、アドレスカウンタ
４７からのアドレスに応じてジグザグスキャンの順で第
２のブロックメモリ４３に書き込まれる。
【０２２３】ＩＱ回路４６は、図６に示す動画像信号圧
縮装置の逆量子化器１３と同様に、ブロックの量子化Ｄ
ＣＴ係数を逆量子化して、得られるＤＣＴ係数を和奇数
化回路３５に供給する。
【０２２４】１つのブロック内のＤＣＴ係数の和のパリ
ティが偶数のとき、和奇数化回路３５は、上述の動画像
信号圧縮装置の和奇数化回路１４と同様に、ＤＣＴ係数
の少なくとも１つを処理して、ＤＣＴ係数の和を奇数化
し、和が奇数化されたＤＣＴ係数のブロックをＩＤＣＴ
回路３６に供給する。
【０２２５】例えば、和奇数化回路３５は、ＰＯＳレジ
スタ４４、４５を参照し、ジグザグスキャン順での最後
の非零のＤＣＴ係数かどうかの判定を行い、最後の非零
のＤＣＴ係数のパリティを処理してブロックのＤＣＴ係
数の和を奇数化する。また、和奇数化回路３５は、最高
周波数成分のＤＣＴ係数を処理して、ＤＣＴ係数の和を
奇数化することもできる。最高周波数成分は画質に与え
る影響が小さく、また、最後の非零のＤＣＴ係数を探索
する必要がないため、最高周波数成分のＤＣＴ係数のパ
リティを反転することが最良である。また、スキャン順
がジグザグスキャン以外の場合も同様である。
【０２２６】なお、ミスマッチ誤差を防ぐため、動画像
信号圧縮装置と圧縮動画像信号伸長装置での奇数化処理
は同一でなければならないことは言うまでもない。
【０２２７】第２の実施例 動画像信号圧縮装置の第２の実施例の構成を図２２に示
す。この第２の実施例は、本発明の好適な実施例であ
る。図２２に示す動画像信号圧縮装置を構成する和奇数
化回路５０の構成を図２３に示す。図６に示す動画像信
号圧縮装置の第１の実施例の構成要素に対応する第２の
実施例の構成要素には、同一の指示符号を付して、説明
を割愛する。第２の実施例における動画像信号圧縮装置
は、和奇数化回路５０を除いて、第１の実施例と同じ構
成を有する。
【０２２８】和奇数化回路５０では、図２３に詳細に示
すように、カウンタ２０が、逆量子化器１３から供給さ
れる量子化ＤＣＴ係数の数をカウントし、得られるカウ
ント値coeff_adrsをパリティ判定回路２１に供給する。
【０２２９】アキュムレータ２３Ａは、加算器２３とレ
ジスタ２４とを備える。加算器２３は、逆量子化器１３
から供給されるＤＣＴ係数ブロックの各ＤＣＴ係数と、
レジスタ２４中に保存されている先行するＤＣＴ係数の
和とを加算する。各ＤＣＴ係数ブロックについての和が
求められると、レジスタ２４はリセットされる。得られ
るＤＣＴ係数の和が加算器２３からレジスタ２４とパリ
ティ判定回路２１に供給される。アキュムレータ２３Ａ
は、パリティ判定回路２１がＤＣＴ係数の和の偶奇を判
定するのためには、ブロックのＤＣＴ係数の最下位ビッ
トのみの和をとればよい。
【０２３０】パリティ判定回路２１は、以下のようにし
てカウンタ２０から供給されるカウント値coeff_adrsに
応じて動作する。アキュムレータ２３Ａにより全てのＤ
ＣＴ係数が加算されたことをカウント値coeff_adrsが示
すとき、パリティ判定回路２１は、アキュムレータ２３
Ａから供給されたＤＣＴ係数の和のパリティが偶数か奇
数かを判定する。例えば８×８の２次元ＤＣＴ変換の場
合、ブロックの６４個のＤＣＴ係数の和が求められたこ
とをカウント値coeff_adrsが示すとき、パリティ判定回
路２１は、アキュムレータ２３Ａから供給されるＤＣＴ
係数の和のパリティが偶数であるか、奇数であるかを判
定する。
【０２３１】具体的には、ＤＣＴ係数が２進数で表現さ
れているとき、パリティ判定回路２１は、アキュムレー
タ２３Ａから供給されるＤＣＴ係数の和の最下位ビット
（ＬＳＢ）を判定する。ＬＳＢが０であるとき、和のパ
リティは偶数である。この場合、パリティ判定回路２１
は、パリティ反転を行うために処理要求信号REQ1をパリ
ティインバータ５３に出力する。この処理要求信号REQ1
に応じて、パリティインバータ５３は、ブロックのＤＣ
Ｔ係数の少なくとも１つ（例えば、奇数）のパリティを
変更して、ＤＣＴ係数の和を奇数化する。一方、ＬＳＢ
が１であるとき、和のパリティは奇数である。この場
合、ＤＣＴ係数の和のパリティが奇数なので、パリティ
判定回路２１は処理要求信号REQ1を出力せず、パリティ
インバータ５３はブロックの全てのＤＣＴ係数のパリテ
ィをそのままにする。
【０２３２】逆量子化器１３からのＤＣＴ係数ブロック
は、アキュムレータ２３Ａに送られる他に、遅延回路５
２を介してパリティインバータ５３にも送られる。この
遅延回路５２は、処理要求信号REQ1がパリティインバー
タ５３に入力されるときに、最後のＤＣＴ係数、すなわ
ち最高周波数成分のＤＣＴ係数（例えば８×８ＤＣＴ変
換では、（７，７）成分のＤＣＴ係数）がパリティイン
バータ５３に入力されるように、アキュムレータ２３Ａ
及びパリティ判定回路２１での処理時間に相当する時
間、ＤＣＴ係数を遅延する。
【０２３３】したがって、パリティインバータ５３は、
最高周波数成分のＤＣＴ係数以外の全てのＤＣＴ係数
を、そのままＩＤＣＴ回路１５に送る。パリティ判定回
路２１が処理要求信号REQ1を発生しないとき、パリティ
インバータ５３は最高周波数成分のＤＣＴ係数もそのま
ま出力する。パリティ判定回路２１が処理要求信号REQ1
を発生したときのみ、パリティインバータ５３は、最高
周波数成分のＤＣＴ係数のＬＳＢを反転し、パリティ反
転した最高周波数成分のＤＣＴ係数をＩＤＣＴ回路１５
に送る。
【０２３４】すなわち、ＤＣＴ係数の和のパリティが偶
数であることをパリティ判定回路２１が示すとき、パリ
ティインバータ５３は、ブロックの最高周波数成分のＤ
ＣＴ係数（８×８ＤＣＴ変換では、（７，７）成分のＤ
ＣＴ係数）を処理する。パリティインバータ５３は、最
高周波数成分のＤＣＴ係数のパリティを反転し、これに
より、ＩＤＣＴ回路１５に送るブロックのＤＣＴ係数の
和を奇数化する。かくして、ＤＣＴ係数ブロックのＤＣ
Ｔ係数の和は常に奇数となる。なお、（７，７）成分の
ＤＣＴ係数はＩＤＣＴの出力値に与える影響が最も小さ
いＤＣＴ係数である。
【０２３５】以下、本発明の好適な実施例における和奇
数化回路５０の具体例について説明する。
【０２３６】図２３に示す加算器２３の代わりに、ＬＳ
Ｂ検出器２９と排他的論理和ゲート３０を用いた例を、
図２４に示す。図２３の和奇数化回路の構成要素に対応
する図２４の和奇数化回路の構成要素には、同一の指示
符号を付して、説明は割愛する。ＬＳＢ検出器２９は、
ブロック内のＤＣＴ係数のＬＳＢを検出し、排他的論理
和ゲート３０はレジスタ２４とともに、ブロック内のＤ
ＣＴ係数のＬＳＢの排他的論理和を求める。図１０Ａ及
び２３を参照して上述のように、この排他的論理和のパ
リティは、パリティ判定回路２１によって判定される。
【０２３７】また、図２４に示す排他的論理和ゲート３
０及びレジスタ２４に代えて、図１０Ｂに示すＡＮＤゲ
ート８８及びカウンタ８９を用いることもできる。
【０２３８】また、他の例を図２５に示す。ここでは、
逆量子化器１３と、図２３に示す和奇数化回路５０を構
成するアキュムレータ２３Ａとの間にセレクタ５１を備
える構成とする。図２３の回路の構成要素に対応する図
２５の回路の構成要素には、同一の指示符号を付し、説
明は割愛する。図２５に示す和奇数化回路５０は、例え
ばある特定のＤＣＴ係数、例えば（０，０）成分、
（４，０）成分、（０，４）成分、（４，４）成分のみ
のＤＣＴ係数の和を求め、和の奇数化が必要であるかを
判定する。セレクタ５１は、カウンタ２０からカウント
値coeff_adrsを受け取り、逆量子化器１３から供給され
ている各ＤＣＴ係数が加算すべき特定のＤＣＴ係数かを
判定する。セレクタ５１は、ＤＣＴ係数が加算すべき係
数であると判定したとき、すなわちカウント値coeff_ad
rsが例えば（０，０）成分、（４，０）成分、（０，
４）成分、（４，４）成分に相当する値のとき、ＤＣＴ
係数をアキュムレータ２３Ａに供給する。図２５の和奇
数化回路５０は，セレクタ５１の制御により、特定のＤ
ＣＴ係数の和を求める。そして、パリティインバータ５
３は、必要に応じてこの特定のＤＣＴ係数の和が奇数と
なるように、少なくとも１つのＤＣＴ係数を処理して、
特定のＤＣＴ係数の和を奇数にする。和が奇数化された
ＤＣＴ係数のブロックは、ＩＤＣＴ回路１５に供給され
る。
【０２３９】また、図２５に示すセレクタ５１を、図２
４に示す和奇数化回路５０の逆量子化器１３とＬＳＢ検
出器２９の間に設けるようにしてもよい。このように変
形することで、図２４に示す和奇数化回路５０は、セレ
クタ５１により選択される特定のＤＣＴ係数のＬＳＢの
排他的論理和を求めることになる。
【０２４０】さらに、和奇数化回路５０の他の実施例と
しては、逆量子化器１３から供給される最後のＤＣＴ係
数がＤＣ成分のＤＣＴ係数の場合、すなわちラスタスキ
ャンの順が上述の実施例と逆の場合、パリティ反転が行
われるＤＣＴ係数は、最高周波数成分ではなくＤＣ成分
のＤＣＴ係数となる。
【０２４１】つぎに、パリティインバータ５３の具体的
な回路構成について図２６を参照しながら説明する。パ
リティインバータ５３は、図１１に示すパリティインバ
ータ２８を簡素化したものである。パリティインバータ
５３は、ＬＳＢインバータ６３と、第３及び第４のＡＮ
Ｄゲート６４、６５と、ＯＲゲート６６と、インバータ
７１とから構成される。
【０２４２】このパリティインバータ５３では、逆量子
化器１３から供給されたＤＣＴ係数ブロックの各ＤＣＴ
係数のＬＳＢを反転する。これにより、各ＤＣＴ係数の
パリティが反転する。通常、処理要求信号REQ1は無く、
パリティインバータ５３は、供給された各ＤＣＴ係数を
第３のＡＮＤゲート６４とＯＲゲート６９を介してＩＤ
ＣＴ回路１５（図２３）に送る。
【０２４３】和奇数化回路５０（図２３）がブロック内
の最高周波数成分のＤＣＴ係数を受け取ると、カウンタ
２０からのカウント値coeff_adrsは、パリティ判定回路
２１に対して、このパリティ判定回路２１が受け取った
値は全てのＤＣＴ係数の和であることを示す。これに応
じて、パリティ判定回路２１は、ＤＣＴ係数の和のパリ
ティが奇数か偶数かを判定する。
【０２４４】パリティ判定回路２１は、ブロック内のＤ
ＣＴ係数の和のパリティが偶数であると判定すると、処
理要求信号REQ1をパリティインバータ５３に送る。処理
要求信号REQ1は、最高周波数成分のＤＣＴ係数と同時
に、遅延回路５２を介してパリティインバータ５３に供
給される。この処理要求信号REQ1により、第３及び第４
のＡＮＤゲート６４、６５の状態が変化する。これによ
り、ＬＳＢ反転された最高周波数成分のＤＣＴ係数が、
ＬＳＢインバータ６３から第４のＡＮＤゲート６５とＯ
Ｒゲート６９を介してＩＤＣＴ回路１５に供給される。
このＬＳＢ反転された最高周波数成分のＤＣＴ係数は、
通常の最高周波数成分のＤＣＴ係数の代わりにＩＤＣＴ
回路１５に供給され、ＩＤＣＴ回路１５に送られるＤＣ
Ｔ係数の和を奇数化する。
【０２４５】一方、パリティ判定回路２１は、ブロック
内のＤＣＴ係数の和のパリティが奇数であると判定する
と、処理要求信号REQ1を発生しない。ＤＣＴ係数ブロッ
クの和の奇数化は必要ないので、パリティインバータ５
３は、通常の最高周波数成分のＤＣＴ係数をＡＮＤゲー
ト６４とＯＲゲート６９を介してＩＤＣＴ回路１５に送
る。
【０２４６】また、このパリティインバータ５３を変形
した具体例を、図２７乃至図２９に示す。
【０２４７】図２６に示すパリティインバータ５３を構
成するＬＳＢインバータ６３の代わりに用いる、図１３
に示す＋１加算器７３と同じ＋１加算器７３を図２７に
示す。それ以外は、このパリティインバータ５３は変わ
らない。図２７に示すように変形されたパリティインバ
ータ５３は、１を加算することによりブロック内の各Ｄ
ＣＴ係数のパリティを反転する。したがって、パリティ
判定回路２１が処理要求信号REQ1をパリティインバータ
５３に送ると、パリティインバータ５３は、通常の最高
周波数成分のＤＣＴ係数の代わりに、最高周波数成分の
ＤＣＴ係数に１を加算したものをＩＤＣＴ回路１５に供
給する。これにより、ブロック内のＤＣＴ係数の和は奇
数化される。
【０２４８】図２８に示すように、図２６に示すパリテ
ィインバータ５３のＬＳＢインバータ６３の代わりに、
図１５に示す規模削減回路８０を用いているようにして
もよい。それ以外は、図２６に示すパリティインバータ
５３は変わらない。図２８に示すように変形された図２
６のパリティインバータ５３は、上記の式１５に従って
ＤＣＴ係数の和を奇数化する。パリティ判定回路２１が
処理要求信号REQ1を発生すると、ブロック内のＤＣＴ係
数の和は、パリティ反転された最高周波数成分のＤＣＴ
係数をＩＤＣＴ回路１５に送ることにより奇数化され
る。最高周波数成分のＤＣＴ係数のパリティは、以下の
方法で反転する。すなわち、最高周波数成分のＤＣＴ係
数が正のときは−１減算器８２により１を減算し、０又
は負のときは＋１加算器８３により１を加算して、ＤＣ
Ｔ係数の和の奇数化を行うになっている。
【０２４９】また、図２９に示すように、図２６に示す
ＬＳＢインバータ６３の代わりに、図１７に示す規模増
大回路９０を用いているようにしてもよい。それ以外
は、図２６に示すパリティインバータ５３は変わらな
い。図２９に示すように変形された図２６のパリティイ
ンバータ５３は、上記の式１６に基づいてＤＣＴ係数の
和を奇数化する。パリティ判定回路２１が処理要求信号
REQ1を発生すると、ブロック内のＤＣＴ係数の和は、パ
リティ反転された最高周波数成分のＤＣＴ係数をＩＤＣ
Ｔ回路１５に送ることにより奇数化される。最高周波数
成分のＤＣＴ係数のパリティは、以下の方法で反転す
る。すなわち、最高周波数成分のＤＣＴ係数が０又は負
のときは−１減算器９３により１を減算し、正のときは
＋１加算器９２により１を加算して、ＤＣＴ係数の和の
奇数化を行うになっている。
【０２５０】つぎに、圧縮動画像信号伸長装置の第２の
実施例について図３０を用いて説明する。
【０２５１】図３０に示す圧縮動画像信号伸長装置は、
上述の図１９に示す圧縮動画像信号伸長装置の第１の実
施例の和奇数化回路３５の代わりに、図２３に示す和奇
数化回路５０を用いている。それ以外は、図１９に示す
圧縮動画像信号伸長装置と変わらない。この圧縮動画像
信号伸長装置の第２の実施例では、ＤＣＴ係数の和を奇
数化する処理は、上述の図２２に示す第２の実施例の動
画像信号圧縮装置と同様に行われる。したがって、逆可
変長符号化器３２から和奇数化回路５０にアドレスEOB_
adrsを送る必要がなくなる。
【０２５２】以上、本発明の実施例について詳細に説明
したが、本発明はこれらの実施例に限定されるもので
は、特許請求の範囲内で種々の変更が可能である。
【０２５３】
【発明の効果】上述のように、本発明によれば、逆離散
コサイン変換を行う際のミスマッチ誤差が生じる確率が
低く、実用的にはミスマッチ誤差の無い動画像信号圧縮
装置及び方法、並びに圧縮動画像信号伸長装置を実現す
ることができる。
【０２５４】すなわち、本発明は、動画像信号の圧縮に
おいて離散コサイン変換を用い、圧縮動画像信号の伸長
において逆離散コサイン変換を用いる場合、逆離散コサ
イン変換におけるミスマッチ誤差の発生を防止すること
ができ、画質の劣化を小さくすることができる。したが
って、本発明を適用した動画像信号圧縮装置及び方法、
並びに圧縮動画像信号伸長装置では、動画像信号圧縮装
置の局部デコード画像と、圧縮動画像信号伸長装置の再
生画像とが異なることがなく、高品位の画像を提供する
ことができる。
【図面の簡単な説明】
【図１】従来のＭＰＥＧ方式の動画像信号圧縮装置の構
成を示すブロック図である。
【図２】従来のＭＰＥＧ方式の圧縮動画像信号伸長装置
の構成を示すブロック図である。
【図３】ＭＰＥＧ方式において動画像信号が圧縮される
シーケンスを説明するための図である。
【図４】ＤＣＴ係数の具体例を示す図である。
【図５】従来のＭＰＥＧ１方式のイントラマクロブロッ
ク及びノンイントラマクロブロックの逆量子化処理を説
明するための図である。
【図６】本発明に係る動画像信号圧縮装置の第１の実施
例の構成を示すブロック図である。
【図７】ＤＣＴ係数のジグザグスキャンを示す図であ
る。
【図８】図６に示す和奇数化回路１４の第１の実施例の
構成を示すブロック図である。
【図９】図８に示す和奇数化回路の動作を説明するため
のフローチャートである。
【図１０】図６に示す和奇数化回路の第２の実施例及び
その変形例の構成を示すブロック図である。
【図１１】図８に示すパリティインバータの第１の実施
例の構成を示すブロック図である。
【図１２】パリティインバータの動作を説明するための
フローチャートである。
【図１３】パリティインバータの第２の実施例の構成を
示すブロック図である。
【図１４】パリティインバータの第３の実施例の動作を
説明するためのフローチャートである。
【図１５】パリティインバータの第３の実施例の構成を
示すブロック図である。
【図１６】パリティインバータの第４の実施例の動作を
説明するためのフローチャートである。
【図１７】パリティインバータの第４の実施例の構成を
示すブロック図である。
【図１８】図６に示す和奇数化回路の第３の実施例の構
成を示すブロック図である。
【図１９】本発明に係る圧縮動画像信号伸長装置の第１
の実施例の構成を示す図である。
【図２０】図１９に示す圧縮動画像信号伸長装置におけ
る逆量子化器及び和奇数化器の構成を示すブロック図で
ある。
【図２１】逆量子化器及び和奇数化器の動作を説明する
ためのタイミングチャートである。
【図２２】本発明に係る動画像信号圧縮装置の第２の実
施例の構成を示すブロック図である。
【図２３】図２２に示す動画像信号圧縮装置の第２の実
施例における和奇数化回路の第１の実施例の構成を示す
ブロック図である。
【図２４】図２２に示す動画像信号圧縮装置の第２の実
施例における和奇数化回路の第２の実施例の構成を示す
ブロック図である。
【図２５】図２２に示す動画像信号圧縮装置の第２の実
施例における和奇数化回路の第３の実施例の構成を示す
ブロック図である。
【図２６】図２３乃至２５に示す和奇数化回路における
パリティインバータの一実施例の構成を示すブロック図
である。
【図２７】図２６に示すパリティインバータの第１の変
形例の構成を示すブロック図である。
【図２８】図２６に示すパリティインバータの第２の変
形例の構成を示すブロック図である。
【図２９】図２６に示すパリティインバータの第３の変
形例の構成を示すブロック図である。
【図３０】本発明に係る圧縮動画像信号伸長装置の第２
の実施例の構成を示すブロック図である。
【符号の説明】
２ 第１のピクチャメモリ群、３ メモリコントロー
ラ、４ 第２のピクチャメモリ群、５ スライス／マク
ロブロック・カウンタ、６ 動き予測器、７ 動き補償
器、８ 差分発生回路、９ 差分ブロック符号化器、１
０ 局部復号化器、１１ ＤＣＴ回路、１２ 量子化
器、１３ 逆量子化器、１４ 和奇数化回路、１５ Ｉ
ＤＣＴ回路、１６ 加算器、１７ 可変長符号化器、１
９ 出力バッファ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 7/30 Ｈ０４Ｎ 7/133 Ｚ (72)発明者 須藤 達也 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 岡崎 透 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 ブロックに分割される画像を有する動画
    像信号を圧縮する動画像信号圧縮装置において、 参照画像のマッチングブロックを用いて動画像信号のブ
    ロックを予測符号化して、差分ブロックを生成する予測
    符号化手段と、 上記予測符号化手段からの差分ブロックを圧縮して、圧
    縮動画像信号を生成する差分ブロック符号化手段と、 上記差分ブロック符号化手段からの圧縮信号ブロック
    を、該圧縮信号ブロックが逆直交変換される際の丸め誤
    差を発生させずに伸長して、再生差分ブロックを生成す
    る局部復号化手段と、 上記局部復号化手段からの再生差分ブロックを予測復号
    化して、上記動画像信号のブロックに対応する画像ブロ
    ックを再生する予測復号化手段と、 上記予測復号化手段からの再生画像ブロックを、上記動
    画像信号の他の画像の予測符号化のための参照画像とし
    て用いる再生画像のブロックとして記憶する画像メモリ
    とを備え、 上記差分ブロック符号化手段は、上記予測符号化手段か
    らの差分ブロックを直交変換して、変換係数ブロックを
    生成する直交変換手段と、上記直交変換手段からの変換
    係数ブロックを量子化して、上記圧縮動画像信号が得ら
    れる圧縮信号ブロックを生成する量子化手段と備え、 上記局部復号化手段は、上記差分ブロック符号化手段か
    らの圧縮信号ブロックを逆量子化して、パリティを有す
    る再生変換係数のブロックを生成する逆量子化手段と、
    上記逆量子化手段からの各変換係数ブロック内の再生変
    換係数を加算して、パリティを有する和を求める手段
    と、上記和のパリティを判定するパリティ判定手段と、
    上記パリティ判定手段が上記和のパリティを偶数と判定
    したときに動作し、上記ブロック内の再生変換係数のう
    ちの１つのパリティを反転して、上記和を奇数にするパ
    リティ反転変換係数を生成する和奇数化手段と、上記和
    奇数化手段から、上記パリティ反転変換係数を含む再生
    変換係数のブロックが供給され、上記再生差分ブロック
    を生成する逆直交変換回路とを備えることを特徴とする
    動画像信号圧縮装置。
  2. 【請求項２】 上記圧縮信号ブロックを可変長符号化し
    て圧縮動画像信号を生成する手段と、 上記圧縮動画像信号から記録信号を生成する手段と、 上記記録信号を記録媒体に記録する手段とを備え、 上記圧縮動画像信号を上記記録媒体に記録することを特
    徴とする請求項１記載の動画像信号圧縮装置。
  3. 【請求項３】 上記圧縮信号ブロックを可変長符号化し
    て圧縮動画像信号を生成する手段と、 上記圧縮動画像信号から伝送信号を生成する手段と、 上記伝送信号を伝送媒体を介して伝送する手段とを備
    え、 上記圧縮動画像信号を上記伝送媒体を介して伝送するこ
    とを特徴とする請求項１記載の動画像信号圧縮装置。
  4. 【請求項４】 上記画像メモリは第２の画像メモリであ
    り、 上記動画像信号を一時的に記憶する第１の画像メモリ
    と、 上記第１の画像メモリから読み出される上記動画像信号
    のブロックを予測符号化する予測符号化手段と、 上記差分ブロック符号化手段からの圧縮信号ブロックを
    可変長符号化することによって上記圧縮動画像信号を生
    成する可変長符号化手段と、 上記第２の画像メモリに記憶されている再生画像と上記
    第１の画像メモリに記憶されている動画像信号間の動き
    を検出し、検出された動きに応じて既に再生された第２
    の画像メモリに記憶されている画像を動き補償し、参照
    画像として選択された再生画像のうちの１つのブロック
    を得て、該参照画像のブロックを上記予測符号化手段に
    供給する動き補償手段とを備える請求項１記載の動画像
    信号圧縮装置。
  5. 【請求項５】 上記圧縮動画像信号から記録信号を生成
    する手段と、 上記記録信号を記録媒体に記録する手段とを備え、 上記圧縮動画像信号を上記記録媒体に記録することを特
    徴とする請求項４記載の動画像信号圧縮装置。
  6. 【請求項６】 上記圧縮動画像信号から伝送信号を生成
    する手段と上記伝送信号を伝送媒体を介して伝送する手
    段とを備え、 上記圧縮動画像信号を上記伝送媒体を介して伝送するこ
    とを特徴とする請求項４記載の動画像信号圧縮装置。
  7. 【請求項７】 ブロックに分割される画像を有する動画
    像信号を圧縮する動画像信号圧縮装置において、 参照画像のマッチングブロックを用いて動画像信号のブ
    ロックを予測符号化して、差分ブロックを生成する予測
    符号化手段と、 上記予測符号化手段からの差分ブロックを圧縮して、圧
    縮動画像信号を生成する差分ブロック符号化手段と、 上記差分ブロック符号化手段からの圧縮信号ブロック
    を、該圧縮信号ブロックが逆直交変換される際の丸め誤
    差を発生させずに伸長して、再生差分ブロックを生成す
    る局部復号化手段と、 上記局部復号化手段からの再生差分ブロックを予測復号
    化して、上記動画像信号ブロックに対応する画像ブロッ
    クを再生する予測復号化手段と、 上記予測復号化手段からの再生画像ブロックを、上記動
    画像信号の他の画像の予測符号化のための参照画像とし
    て用いる再生画像のブロックとして記憶する画像メモリ
    とを備え、 上記差分ブロック符号化手段は、上記予測符号化手段か
    らの差分ブロックを直交変換して、変換係数ブロックを
    生成する直交変換手段と、上記直交変換手段からの変換
    係数ブロックを量子化して、上記圧縮動画像信号が得ら
    れる圧縮信号ブロックを生成する量子化手段とを備え、 上記局部復号化手段は、上記差分ブロック符号化手段か
    らの圧縮信号ブロックを逆量子化して、最下位ビットを
    含む２進数で表現される再生変換係数のブロックを生成
    する逆量子化手段と、上記各再生変換係数の最下位ビッ
    トを判定する最下位ビット判定手段と、各ブロック内の
    値が１の最下位ビットを有する再生変換係数をカウント
    して、カウント値を出力するカウント手段と、上記カウ
    ント手段からのカウント値が偶数であるかを判定するカ
    ウント判定手段と、上記カウント判定手段が上記カウン
    ト値を偶数と判定したときに動作し、上記ブロック内の
    再生変換係数のうちの１つを変更して、上記カウント値
    を奇数にする変更変換係数を生成するカウント奇数化手
    段と、上記カウント奇数化手段から、上記変更変換係数
    を含む各再生変換係数ブロックが供給され、上記再生差
    分ブロックを生成する逆直交変換回路とを備えることを
    特徴とする動画像信号圧縮装置。
  8. 【請求項８】 上記圧縮信号ブロックを可変長符号化し
    て上記圧縮動画像信号を生成する手段と、 上記圧縮動画像信号から記録信号を生成する手段と、 上記記録信号を記録媒体に記録する手段とを備え、 上記動画像信号を上記記録媒体に記録することを特徴と
    する請求項７記載の動画像信号圧縮装置。
  9. 【請求項９】 上記圧縮信号ブロックを可変長符号化し
    て上記圧縮動画像信号を生成する手段と、 上記圧縮動画像信号から伝送信号を生成する手段と、 上記伝送信号を伝送媒体を介して伝送する手段とを備
    え、 上記圧縮動画像信号を上記伝送媒体を介して伝送するこ
    とを特徴とする請求項７記載の動画像信号圧縮装置。
  10. 【請求項１０】 上記画像メモリは第２の画像メモリで
    あり、 上記動画像信号を一時的に記憶する第１の画像メモリ
    と、 上記第１の画像メモリから読み出される動画像信号のブ
    ロックを予測符号化する予測符号化手段と、 上記差分ブロック符号化手段からの圧縮信号ブロックを
    可変長符号化することにより上記圧縮動画像信号を生成
    する可変長符号化手段と、 上記第２の画像メモリに記憶されている再生画像と上記
    第１の画像メモリに記憶されている動画像信号間の動き
    を検出し、検出された動きに応じて既に再生された第２
    の画像メモリに記憶されている画像を動き補償し、参照
    画像として選択された再生画像のうちの１つのブロック
    を得て、該参照画像のブロックを上記予測符号化手段に
    供給する動き補償手段とを備える請求項７記載の動画像
    信号圧縮装置。
  11. 【請求項１１】 上記圧縮画像信号から記録信号を生成
    する手段と、 上記記録信号を上記記録媒体に記録する手段とを備え、 上記圧縮動画像信号を上記記録媒体に記録することを特
    徴とする請求項１０記載の動画像信号圧縮装置。
  12. 【請求項１２】 上記圧縮画像信号から伝送信号を生成
    する手段と、 上記伝送信号を伝送媒体を介して伝送する手段とを備
    え、 上記圧縮動画像信号を上記伝送媒体を介して伝送するこ
    とを特徴とする請求項１０記載の動画像信号圧縮装置。
  13. 【請求項１３】 可変長符号化された圧縮信号ブロック
    を有する信号成分からなり、動画像出力信号の画像をそ
    れぞれ表す圧縮動画像信号を伸長して、上記動画像出力
    信号を再生する圧縮動画像信号伸長装置において、 上記可変長符号化された圧縮信号ブロックを逆可変長符
    号化して、圧縮信号ブロックを生成する逆可変長符号化
    手段と、 上記逆可変長符号化手段からの圧縮信号ブロックを、該
    圧縮信号ブロックが逆直交変換される際の丸め誤差を発
    生させずに伸長して、再生差分ブロックを生成する復号
    化手段とを備え、 上記復号化手段は、上記逆可変長符号化手段からの各圧
    縮信号ブロックを逆量子化して、パリティを有する再生
    変換係数のブロックを生成する逆量子化手段と、上記逆
    量子化手段からの変換係数のブロック内の再生変換係数
    を加算して、パリティを有する和を求める手段と、上記
    和のパリティを判定するパリティ判定手段と、上記パリ
    ティ判定手段が上記和のパリティを偶数と判定したとき
    に動作し、上記ブロック内の再生変換係数のうちの１つ
    のパリティを反転して、上記和のパリティを奇数にする
    パリティ反転変換係数を生成する和奇数化手段と、上記
    和奇数化手段から、上記パリティ反転変換係数を含む再
    生変換係数のブロックが供給され、上記再生差分ブロッ
    クを生成する逆直交変換回路とを備えることを特徴とす
    る圧縮動画像信号伸長装置。
  14. 【請求項１４】 上記逆可変長符号化手段は、動きベク
    トルと動き補償モードデータを出力し、 上記復号化手段からの再生差分ブロックを予測復号化し
    て、画像ブロックを再生する予測復号化手段と、 上記予測復号化手段からの再生画像ブロックを、上記動
    画像信号の他の画像の予測復号化のための参照画像とし
    て用いる再生画像のブロックとして記憶する画像メモリ
    と、 上記逆可変長符号化手段からの動きベクトルと動き補償
    モードに応じて動作し、既に再生された画像メモリに記
    憶されている画像を動き補償し、参照画像として選択さ
    れた再生画像のうちの１つから参照画像のブロックを得
    て、該参照画像のブロックを上記予測復号化手段に供給
    する手段と、 上記画像メモリから上記動画像出力信号を読み出す手段
    とを備える請求項１３記載の圧縮動画像信号伸長装置。
  15. 【請求項１５】 可変長符号化された圧縮信号ブロック
    を有する信号成分からなり、動画像出力信号の画像をそ
    れぞれ表す圧縮動画像信号を伸長して、動画像出力信号
    を再生する圧縮動画像信号伸長装置において、 上記可変長符号化された圧縮信号ブロックを逆可変長符
    号化して、圧縮信号ブロックを生成する逆可変長符号化
    手段と、 上記逆可変長符号化手段からの圧縮信号ブロックを、該
    圧縮信号ブロックが逆直交変換される際の丸め誤差を発
    生させずに伸長して、再生差分ブロックを生成する復号
    化手段とを備え、 上記復号化手段は、上記逆可変長符号化手段からの各圧
    縮信号ブロックを逆量子化して、状態を有する最下位ビ
    ットを含む２進数で表現された各再生変換係数のブロッ
    クを生成する逆量子化手段と、上記各再生変換係数の最
    下位ビットの状態を判定する最下位ビット判定手段と、
    上記最下位ビット判定手段により、ブロック内の最下位
    ビットが１の状態にあると判定された変換係数をカウン
    トして、カウント値を出力するカウント手段と、上記カ
    ウント手段からのカウント値が偶数であるかを判定する
    カウント判定手段と、上記カウント判定手段が上記カウ
    ント値を偶数と判定したときに動作し、上記再生変換係
    数のうちの１つを変更して、上記カウント値を奇数にす
    る変更変換係数を生成するカウント奇数化手段と、上記
    カウント奇数化手段から、上記変更係数を含む再生変換
    係数のブロックが供給され、上記再生差分ブロックを生
    成する逆直交変換回路とを備えることを特徴とする圧縮
    動画像信号伸長装置。
  16. 【請求項１６】 上記逆可変長符号化手段は、動きベク
    トルと動き補償モードデータを出力し、 上記復号化手段からの再生差分ブロックを予測復号化し
    て、画像ブロックを再生する予測復号化手段と、 上記予測復号化手段からの再生画像ブロックを、上記動
    画像信号の他の画像の予測復号化のための参照画像とし
    て用いる再生画像のブロックとして記憶する画像メモリ
    と、 上記逆可変長符号化手段からの動きベクトルと動き補償
    モードデータに応じて動作し、既に再生された上記画像
    メモリに記憶されている画像を動き補償し、参照画像と
    して選択された再生画像のうちの１つから参照画像のブ
    ロックを得て、該参照画像のブロックを上記予測復号化
    手段に供給する手段と、 上記画像メモリから上記動画像出力信号を読み出す手段
    とを備える請求項１５記載の圧縮動画像信号伸長装置。
  17. 【請求項１７】 動画像信号のブロックを予測符号化及
    び直交変換して、圧縮動画像信号が得られる変換係数の
    ブロックを生成するステップと、 上記ブロックの変換係数の和を奇数化した後、逆直交変
    換及び予測復号化して、上記動画像信号の他の画像の予
    測符号化のための参照画像として用いられる再生画像の
    ブロックを生成するステップとを有し、 上記圧縮動画像信号を出力することを特徴とする動画像
    信号圧縮方法。
  18. 【請求項１８】 上記ブロックの変換係数の和を奇数化
    するステップは、 上記各ブロックのそれぞれパリティを有する変換係数を
    加算して、パリティを有する和を求めるステップと、 上記和のパリティが偶数であるかを判定するステップ
    と、 上記和のパリティが偶数と判定されたとき、上記ブロッ
    クの変換係数のうちの１つのパリティを反転して、上記
    和のパリティを奇数にするステップとを有することを特
    徴とする請求項１７記載の動画信号圧縮方法。
  19. 【請求項１９】 上記各変換係数は、最下位ビットを含
    む２進数で表現され、上記ブロックの変換係数の和を奇
    数化するステップは、 上記各変換係数の最下位ビットを判定するステップと、 ブロック内の値が１の最下位ビットを有する変換係数を
    カウントして、カウント値を出力するステップと、 上記カウント値が偶数のとき、上記ブロックの変換係数
    のうちの１つを１で変更するステップとを有することを
    特徴とする請求項１７記載の動画像信号圧縮方法。
  20. 【請求項２０】 上記圧縮動画像信号から記録信号を生
    成するステップと、 上記記録信号を記録媒体に記録するステップとを有し、 上記圧縮動画像信号を上記記録媒体に記録することを特
    徴とする請求項１７乃至１９のいずれか１項記載の動画
    像信号圧縮方法。
  21. 【請求項２１】 上記圧縮動画像信号から伝送信号を生
    成するステップと、 上記伝送信号を伝送媒体を介して伝送するステップとを
    有し、 上記圧縮動画像信号を上記伝送媒体を介して伝送するこ
    とを特徴とする請求項１７乃至１９のいずれか１項記載
    の動画像信号圧縮方法。
  22. 【請求項２２】 動画像信号の画像のブロックと参照画
    像としての再生画像信号のブロック間の動きを検出する
    ステップと、 上記検出された動きに応じて、上記参照画像を動き補償
    し、上記参照画像のマッチングブロックを生成するステ
    ップと、 上記再生画像のマッチングブロックを用いて、上記動画
    像信号のブロックを予測符号化し、差分ブロックを生成
    するステップと、 上記差分ブロックを直交変換して、変換係数のブロック
    を生成するステップと、 上記変換係数のブロックから、量子化及び可変長符号化
    により、圧縮動画信号を生成するステップと、 逆直交変換処理における丸め誤差を防ぐために、各変換
    係数の和を奇数化した後、上記変換係数のブロックを逆
    直交変換して再生差分ブロックを生成するステップと、 上記再生差分ブロックを予測復号化し、上記動画像信号
    の他の画像の予測符号化のための参照画像として用いら
    れる再生画像のブロックを生成するステップとを有し、 上記圧縮動画像信号を出力する動画像信号圧縮方法。
  23. 【請求項２３】 上記ブロックの変換係数の和を奇数化
    するステップは、 上記各ブロックのそれぞれパリティを有する変換係数を
    加算して、パリティを有する和を求めるステップと、 上記和のパリティが偶数であるかを判定するステップ
    と、 上記和のパリティが偶数と判定されたとき、上記ブロッ
    クの変換係数のうちの１つのパリティを反転して、上記
    和のパリティを奇数にするステップとを有することを特
    徴とする請求項２２記載の動画像信号圧縮方法。
  24. 【請求項２４】 上記各変換係数は、最下位ビットを含
    む２進数で表現され、 上記各ブロックの変換係数の和を奇数化するステップ
    は、 上記各変換係数の最下位ビットを判定するステップと、 ブロック内の値が１の最下位ビットを有する変換係数を
    カウントしてカウント値を出力するステップと、 上記カウント値が偶数のとき、上記ブロックの変換係数
    のうちの１つを１で変更するステップとを有することを
    特徴とする請求項２２記載の動画像信号圧縮方法。
  25. 【請求項２５】 上記圧縮動画像信号から記録信号を生
    成するステップと、 上記記録信号を記録媒体に記録するステップとを有し、 上記圧縮動画像信号を上記記録媒体に記録することを特
    徴とする請求項２２乃至２４のいずれか１項記載の動画
    像信号圧縮方法。
  26. 【請求項２６】 上記圧縮動画像信号から伝送信号を生
    成するステップと、 上記伝送信号を伝送媒体を介して伝送するステップとを
    有し、 上記圧縮動画像信号を上記伝送媒体を介して伝送するこ
    とを特徴とする請求項２２乃至２４のいずれか１項記載
    の動画像信号圧縮方法。
JP2001055933A 1993-03-01 2001-02-28 動画像信号圧縮装置及び方法 Expired - Lifetime JP3593988B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001055933A JP3593988B2 (ja) 1993-03-01 2001-02-28 動画像信号圧縮装置及び方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP5-40203 1993-03-01
JP4020393 1993-03-01
JP5-59909 1993-03-19
JP5990993 1993-03-19
JP2001055933A JP3593988B2 (ja) 1993-03-01 2001-02-28 動画像信号圧縮装置及び方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP51980994A Division JP3610578B2 (ja) 1993-03-01 1994-03-01 動画像信号を示す変換係数を逆変換する際の丸め誤差防止方法及び装置

Publications (2)

Publication Number Publication Date
JP2001292451A true JP2001292451A (ja) 2001-10-19
JP3593988B2 JP3593988B2 (ja) 2004-11-24

Family

ID=26379647

Family Applications (2)

Application Number Title Priority Date Filing Date
JP51980994A Expired - Lifetime JP3610578B2 (ja) 1993-03-01 1994-03-01 動画像信号を示す変換係数を逆変換する際の丸め誤差防止方法及び装置
JP2001055933A Expired - Lifetime JP3593988B2 (ja) 1993-03-01 2001-02-28 動画像信号圧縮装置及び方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP51980994A Expired - Lifetime JP3610578B2 (ja) 1993-03-01 1994-03-01 動画像信号を示す変換係数を逆変換する際の丸め誤差防止方法及び装置

Country Status (29)

Country Link
US (2) US5481553A (ja)
EP (5) EP2276258B1 (ja)
JP (2) JP3610578B2 (ja)
KR (1) KR100287490B1 (ja)
CN (1) CN1076935C (ja)
AT (2) ATE185663T1 (ja)
AU (1) AU673244B2 (ja)
BR (1) BR9404321A (ja)
CA (1) CA2134444C (ja)
DE (2) DE69421135T2 (ja)
DK (5) DK2276258T3 (ja)
EG (1) EG20330A (ja)
ES (5) ES2389797T3 (ja)
FI (1) FI112579B (ja)
GR (1) GR3032133T3 (ja)
HK (2) HK1013575A1 (ja)
HU (1) HU217744B (ja)
IL (1) IL108787A (ja)
MY (1) MY110794A (ja)
NO (2) NO314709B1 (ja)
NZ (1) NZ261907A (ja)
OA (1) OA10108A (ja)
PL (1) PL173287B1 (ja)
PT (4) PT954182E (ja)
RO (1) RO115926B1 (ja)
RU (1) RU2119727C1 (ja)
TR (1) TR28436A (ja)
TW (1) TW224553B (ja)
WO (1) WO1994021083A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011223518A (ja) * 2010-04-14 2011-11-04 Canon Inc データ変換装置
JP2012074026A (ja) * 2010-09-03 2012-04-12 Arm Ltd 相対および絶対デルタ値を使用するデータ圧縮および復元
US8194989B2 (en) 2007-04-06 2012-06-05 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding image using modification of residual block
WO2020197222A1 (ko) * 2019-03-23 2020-10-01 엘지전자 주식회사 Isp를 이용한 잔차 신호 부호화/복호화 방법, 장치 및 비트스트림을 전송하는 방법
US11671607B2 (en) 2019-08-23 2023-06-06 Mitsubishi Electric Corporation Image transmission device, image reception device and computer readable medium

Families Citing this family (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515388A (en) * 1993-03-19 1996-05-07 Sony Corporation Apparatus and method for preventing repetitive random errors in transform coefficients representing a motion picture signal
EP0671816B1 (en) * 1993-09-28 2000-03-29 Sony Corporation Encoding/decoding device with all odd or all even value rounding
US5796438A (en) * 1994-07-05 1998-08-18 Sony Corporation Methods and apparatus for interpolating picture information
JP3794502B2 (ja) 1994-11-29 2006-07-05 ソニー株式会社 画像領域抽出方法及び画像領域抽出装置
US5623423A (en) * 1994-12-12 1997-04-22 Univ. Of Texas Apparatus and method for video decoding
US5675666A (en) * 1995-03-02 1997-10-07 Sony Corportion Image data compression method and apparatus with pre-processing to compensate for the blocky effect
JP3855286B2 (ja) * 1995-10-26 2006-12-06 ソニー株式会社 画像符号化装置および画像符号化方法、画像復号化装置および画像復号化方法、並びに記録媒体
JPH09128529A (ja) * 1995-10-30 1997-05-16 Sony Corp ディジタル画像の雑音の投影に基づく除去方法
KR100355375B1 (ko) * 1995-11-01 2002-12-26 삼성전자 주식회사 영상부호화장치에있어서양자화간격결정방법및회로
JP3994445B2 (ja) * 1995-12-05 2007-10-17 ソニー株式会社 動きベクトル検出装置及び動きベクトル検出方法
US6256349B1 (en) * 1995-12-28 2001-07-03 Sony Corporation Picture signal encoding method and apparatus, picture signal transmitting method, picture signal decoding method and apparatus and recording medium
US6057893A (en) * 1995-12-28 2000-05-02 Sony Corporation Picture encoding method, picture encoding apparatus, picture transmitting method and picture recording medium
US5822005A (en) * 1996-01-11 1998-10-13 Tektronix, Inc. Pre-oddification
US5710732A (en) * 1996-04-22 1998-01-20 Samsung Electronics Co., Ltd. Calculating the average of four integer numbers rounded away from zero in a single instruction cycle
US5751617A (en) * 1996-04-22 1998-05-12 Samsung Electronics Co., Ltd. Calculating the average of two integer numbers rounded away from zero in a single instruction cycle
TW357327B (en) * 1996-08-02 1999-05-01 Sony Corp Methods, apparatus and program storage device for removing scratch or wire noise, and recording media therefor
US5930159A (en) * 1996-10-17 1999-07-27 Samsung Electronics Co., Ltd Right-shifting an integer operand and rounding a fractional intermediate result to obtain a rounded integer result
EP1689189A3 (en) 1996-11-07 2008-12-10 Panasonic Corporation Image encoder and image decoder
US5917739A (en) * 1996-11-14 1999-06-29 Samsung Electronics Co., Ltd. Calculating the average of four integer numbers rounded towards zero in a single instruction cycle
US6007232A (en) * 1996-11-14 1999-12-28 Samsung Electronics Co., Ltd. Calculating the average of two integer numbers rounded towards zero in a single instruction cycle
EP0786907A3 (en) * 1997-01-24 2001-06-13 Texas Instruments Incorporated Video encoder
EP2369847B1 (en) * 1997-02-13 2016-04-20 Mitsubishi Denki Kabushiki Kaisha Moving picture decoding method
WO1998041011A1 (en) * 1997-03-12 1998-09-17 Matsushita Electric Industrial Co., Ltd. Hdtv downconversion system
US6078616A (en) 1997-03-13 2000-06-20 Sony Corporation Methods and apparatus for error concealment utilizing temporal domain motion vector estimation
US6128340A (en) * 1997-03-14 2000-10-03 Sony Corporation Decoder system with 2.53 frame display buffer
AU1941797A (en) * 1997-03-17 1998-10-12 Mitsubishi Denki Kabushiki Kaisha Image encoder, image decoder, image encoding method, image decoding method and image encoding/decoding system
US5903311A (en) * 1997-05-30 1999-05-11 Sony Corporation Run level pair buffering for fast variable length decoder circuit
US7801380B2 (en) * 1997-06-09 2010-09-21 Hitachi, Ltd. Recording medium having recorded thereon coded information using plus and/or minus rounding of images
US6574371B2 (en) 1997-06-09 2003-06-03 Hitachi, Ltd. Image decoding method
EP1237376B1 (en) 1997-06-09 2015-08-05 Hitachi, Ltd. Image information recording medium
SE512171C2 (sv) * 1997-07-02 2000-02-07 Forskarpatent I Linkoeping Ab Videoöverföring
US6351563B1 (en) * 1997-07-09 2002-02-26 Hyundai Electronics Ind. Co., Ltd. Apparatus and method for coding/decoding scalable shape binary image using mode of lower and current layers
WO1999010719A1 (en) 1997-08-29 1999-03-04 The Regents Of The University Of California Method and apparatus for hybrid coding of speech at 4kbps
AU728938B2 (en) * 1997-09-29 2001-01-18 Canon Kabushiki Kaisha A method for data compression
US6937659B1 (en) 1997-11-14 2005-08-30 Ac Capital Management, Inc. Apparatus and method for compressing video information
US6222832B1 (en) * 1998-06-01 2001-04-24 Tantivy Communications, Inc. Fast Acquisition of traffic channels for a highly variable data rate reverse link of a CDMA wireless communication system
US6137844A (en) * 1998-02-02 2000-10-24 Oki Telecom, Inc. Digital filter for noise and error removal in transmitted analog signals
EP0936743A1 (fr) * 1998-02-17 1999-08-18 Koninklijke Philips Electronics N.V. Décodage itératif pour codes binaires en bloc
GB2335815B (en) * 1998-03-25 2002-02-27 Sony Uk Ltd Data compression
US6393155B1 (en) * 1998-11-04 2002-05-21 International Business Machines Corporation Error reduction in transformed digital data
US6256422B1 (en) * 1998-11-04 2001-07-03 International Business Machines Corporation Transform-domain correction of real-domain errors
EP1166566A2 (en) * 1999-04-01 2002-01-02 Ravisent Technologies, Inc. Memory management method for high speed streaming data processing in a computer device
US6567557B1 (en) 1999-12-10 2003-05-20 Stmicroelectronics, Inc. Method for preventing dual-step half-pixel motion compensation accumulation errors in prediction-rich MPEG-2 sequences
GB2352905B (en) * 1999-07-30 2003-10-29 Sony Uk Ltd Data compression
US6735249B1 (en) * 1999-08-11 2004-05-11 Nokia Corporation Apparatus, and associated method, for forming a compressed motion vector field utilizing predictive motion coding
US6377627B1 (en) 1999-08-31 2002-04-23 Sony Corporation Method and apparatus for decoding MPEG video data
US6456663B1 (en) 2000-03-29 2002-09-24 Matsushita Electric Industrial Co., Ltd. DCT domain down conversion system that compensates for IDCT mismatch
GB2364459B (en) * 2000-06-30 2004-03-31 Nokia Mobile Phones Ltd Video error resilience
US7168069B1 (en) 2000-07-12 2007-01-23 Stmicroelectronics, Inc. Dynamic generation of multimedia code for image processing
EP1176833A3 (en) * 2000-07-25 2012-06-27 Panasonic Corporation Image decoding method, image decoding apparatus, and data storage medium
FR2815748B1 (fr) * 2000-10-20 2003-01-24 Canon Kk Procede et dispositif de traitement et de decodage d'un signal numerique code
US8374237B2 (en) 2001-03-02 2013-02-12 Dolby Laboratories Licensing Corporation High precision encoding and decoding of video images
ES2665693T3 (es) 2001-11-06 2018-04-26 Panasonic Intellectual Property Corporation Of America Método de codificación de imágenes en movimiento y método de decodificación de imágenes en movimiento
KR100434740B1 (ko) * 2001-11-09 2004-06-10 주식회사 휴맥스 디지털 방송 프로그램에서의 저배속 재생방법
WO2003056838A1 (en) * 2001-12-25 2003-07-10 Matsushita Electric Industrial Co., Ltd. Moving picture compression/coding apparatus and motion vector detection method
KR100491530B1 (ko) 2002-05-03 2005-05-27 엘지전자 주식회사 모션 벡터 결정 방법
US7016547B1 (en) * 2002-06-28 2006-03-21 Microsoft Corporation Adaptive entropy encoding/decoding for screen capture content
US7433824B2 (en) * 2002-09-04 2008-10-07 Microsoft Corporation Entropy coding by adapting coding between level and run-length/level modes
ES2297083T3 (es) 2002-09-04 2008-05-01 Microsoft Corporation Codificacion entropica por adaptacion de la codificacion entre modos por longitud de ejecucion y por nivel.
KR100506864B1 (ko) 2002-10-04 2005-08-05 엘지전자 주식회사 모션벡터 결정방법
JP2006506929A (ja) * 2002-11-12 2006-02-23 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 変換ドメインのサンプル毎の判定帰還型等化器
US7292867B2 (en) * 2003-01-16 2007-11-06 Bones In Motion, Inc. Location-aware fitness training device, methods, and program products that support real-time interactive communication and automated route generation
US7403561B2 (en) * 2003-04-04 2008-07-22 Avid Technology, Inc. Fixed bit rate, intraframe compression and decompression of video
US7602851B2 (en) * 2003-07-18 2009-10-13 Microsoft Corporation Intelligent differential quantization of video coding
US7738554B2 (en) 2003-07-18 2010-06-15 Microsoft Corporation DC coefficient signaling at small quantization step sizes
US7580584B2 (en) * 2003-07-18 2009-08-25 Microsoft Corporation Adaptive multiple quantization
US10554985B2 (en) 2003-07-18 2020-02-04 Microsoft Technology Licensing, Llc DC coefficient signaling at small quantization step sizes
US8218624B2 (en) * 2003-07-18 2012-07-10 Microsoft Corporation Fractional quantization step sizes for high bit rates
US7688894B2 (en) * 2003-09-07 2010-03-30 Microsoft Corporation Scan patterns for interlaced video content
US7782954B2 (en) * 2003-09-07 2010-08-24 Microsoft Corporation Scan patterns for progressive video content
US7724827B2 (en) * 2003-09-07 2010-05-25 Microsoft Corporation Multi-layer run level encoding and decoding
DE10345995B4 (de) 2003-10-02 2005-07-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zum Verarbeiten eines Signals mit einer Sequenz von diskreten Werten
US7801383B2 (en) * 2004-05-15 2010-09-21 Microsoft Corporation Embedded scalar quantizers with arbitrary dead-zone ratios
US8331445B2 (en) * 2004-06-01 2012-12-11 Qualcomm Incorporated Method, apparatus, and system for enhancing robustness of predictive video codecs using a side-channel based on distributed source coding techniques
KR20070085310A (ko) * 2004-11-16 2007-08-27 코닌클리케 필립스 일렉트로닉스 엔.브이. 송신기측 채널 적응 비디오 전송
KR100669634B1 (ko) * 2004-12-06 2007-01-15 엘지전자 주식회사 동영상 압축 및 복원 방법
US8311119B2 (en) * 2004-12-31 2012-11-13 Microsoft Corporation Adaptive coefficient scan order
JP4270161B2 (ja) * 2005-04-15 2009-05-27 ソニー株式会社 情報記録再生システム、情報記録再生装置及び情報記録再生方法
US8422546B2 (en) 2005-05-25 2013-04-16 Microsoft Corporation Adaptive video encoding using a perceptual model
US7684981B2 (en) * 2005-07-15 2010-03-23 Microsoft Corporation Prediction of spectral coefficients in waveform coding and decoding
US7599840B2 (en) * 2005-07-15 2009-10-06 Microsoft Corporation Selectively using multiple entropy models in adaptive coding and decoding
US7693709B2 (en) 2005-07-15 2010-04-06 Microsoft Corporation Reordering coefficients for waveform coding or decoding
US8599925B2 (en) * 2005-08-12 2013-12-03 Microsoft Corporation Efficient coding and decoding of transform blocks
US7933337B2 (en) * 2005-08-12 2011-04-26 Microsoft Corporation Prediction of transform coefficients for image compression
US7565018B2 (en) * 2005-08-12 2009-07-21 Microsoft Corporation Adaptive coding and decoding of wide-range coefficients
US7995649B2 (en) 2006-04-07 2011-08-09 Microsoft Corporation Quantization adjustment based on texture level
US8130828B2 (en) 2006-04-07 2012-03-06 Microsoft Corporation Adjusting quantization to preserve non-zero AC coefficients
US8503536B2 (en) * 2006-04-07 2013-08-06 Microsoft Corporation Quantization adjustments for DC shift artifacts
US7974340B2 (en) * 2006-04-07 2011-07-05 Microsoft Corporation Adaptive B-picture quantization control
US8059721B2 (en) 2006-04-07 2011-11-15 Microsoft Corporation Estimating sample-domain distortion in the transform domain with rounding compensation
US8711925B2 (en) 2006-05-05 2014-04-29 Microsoft Corporation Flexible quantization
US8571340B2 (en) 2006-06-26 2013-10-29 Qualcomm Incorporated Efficient fixed-point approximations of forward and inverse discrete cosine transforms
US8606023B2 (en) 2006-06-26 2013-12-10 Qualcomm Incorporated Reduction of errors during computation of inverse discrete cosine transform
US8275045B2 (en) 2006-07-12 2012-09-25 Qualcomm Incorporated Video compression using adaptive variable length codes
US20080036864A1 (en) * 2006-08-09 2008-02-14 Mccubbrey David System and method for capturing and transmitting image data streams
US8325819B2 (en) 2006-10-12 2012-12-04 Qualcomm Incorporated Variable length coding table selection based on video block type for refinement coefficient coding
US9319700B2 (en) 2006-10-12 2016-04-19 Qualcomm Incorporated Refinement coefficient coding based on history of corresponding transform coefficient values
US8565314B2 (en) 2006-10-12 2013-10-22 Qualcomm Incorporated Variable length coding table selection based on block type statistics for refinement coefficient coding
US8599926B2 (en) 2006-10-12 2013-12-03 Qualcomm Incorporated Combined run-length coding of refinement and significant coefficients in scalable video coding enhancement layers
DE102006049232B4 (de) * 2006-10-18 2010-02-04 Ods Technology Gmbh Verfahren und Vorrichtung zur Vermeidung von Fehlern beim Runden von Werten nach Durchführung einer inversen diskreten Kosinus-Transformation
US8300698B2 (en) 2006-10-23 2012-10-30 Qualcomm Incorporated Signalling of maximum dynamic range of inverse discrete cosine transform
US8238424B2 (en) * 2007-02-09 2012-08-07 Microsoft Corporation Complexity-based adaptive preprocessing for multiple-pass video compression
US8184710B2 (en) * 2007-02-21 2012-05-22 Microsoft Corporation Adaptive truncation of transform coefficient data in a transform-based digital media codec
US8498335B2 (en) * 2007-03-26 2013-07-30 Microsoft Corporation Adaptive deadzone size adjustment in quantization
US8243797B2 (en) 2007-03-30 2012-08-14 Microsoft Corporation Regions of interest for quality adjustments
KR101442278B1 (ko) * 2007-03-30 2014-09-22 소니 주식회사 정보 처리 장치 및 방법
US8442337B2 (en) * 2007-04-18 2013-05-14 Microsoft Corporation Encoding adjustments for animation content
US8331438B2 (en) 2007-06-05 2012-12-11 Microsoft Corporation Adaptive selection of picture-level quantization parameters for predicted video pictures
US8571104B2 (en) 2007-06-15 2013-10-29 Qualcomm, Incorporated Adaptive coefficient scanning in video coding
US8488668B2 (en) 2007-06-15 2013-07-16 Qualcomm Incorporated Adaptive coefficient scanning for video coding
US7774205B2 (en) * 2007-06-15 2010-08-10 Microsoft Corporation Coding of sparse digital media spectral data
KR101401967B1 (ko) * 2007-12-04 2014-06-27 삼성전자주식회사 암호화된 데이터 스트림의 트릭 플레이 방법 및 장치
US8189933B2 (en) * 2008-03-31 2012-05-29 Microsoft Corporation Classifying and controlling encoding quality for textured, dark smooth and smooth video content
US8179974B2 (en) 2008-05-02 2012-05-15 Microsoft Corporation Multi-level representation of reordered transform coefficients
US8897359B2 (en) * 2008-06-03 2014-11-25 Microsoft Corporation Adaptive quantization for enhancement layer video coding
RU2471306C2 (ru) * 2008-06-27 2012-12-27 Сони Корпорейшн Устройство обработки изображений и способ обработки изображений
WO2009157580A1 (ja) * 2008-06-27 2009-12-30 ソニー株式会社 画像処理装置及び画像処理方法
JPWO2009157581A1 (ja) * 2008-06-27 2011-12-15 ソニー株式会社 画像処理装置及び画像処理方法
US8406307B2 (en) 2008-08-22 2013-03-26 Microsoft Corporation Entropy coding/decoding of hierarchically organized data
US8798152B2 (en) * 2008-09-11 2014-08-05 General Instrument Corporation Method and apparatus for fast motion estimation
KR101834825B1 (ko) 2009-01-27 2018-03-06 톰슨 라이센싱 비디오 인코딩 및 디코딩에서 변환 선택을 위한 방법 및 장치
EP2222086A1 (de) 2009-02-18 2010-08-25 EcoDisc Technology AG Verfahren und Vorrichtung zur Vermeidung von Rundungsfehlern nach Durchführung einer inversen diskreten orthogonalen Transformation
US8457425B2 (en) * 2009-06-09 2013-06-04 Sony Corporation Embedded graphics coding for images with sparse histograms
KR101456498B1 (ko) * 2009-08-14 2014-10-31 삼성전자주식회사 계층적 부호화 단위의 스캔 순서를 고려한 비디오 부호화 방법 및 장치, 비디오 복호화 방법 및 장치
JP5530198B2 (ja) 2009-11-20 2014-06-25 パナソニック株式会社 画像符号化方法、復号化方法、装置
KR101690253B1 (ko) * 2010-05-06 2016-12-27 삼성전자주식회사 영상 처리 장치 및 그 방법
RU2599959C2 (ru) * 2011-12-21 2016-10-20 Интел Корпорейшн Схема сжатия dram для снижения потребления энергии при компенсации движения и обновления отображения
US9008184B2 (en) 2012-01-20 2015-04-14 Blackberry Limited Multiple sign bit hiding within a transform unit
EP2675159B1 (en) * 2012-06-15 2018-08-08 BlackBerry Limited Multi-bit information hiding using overlapping subsets
JPWO2014002896A1 (ja) * 2012-06-29 2016-05-30 ソニー株式会社 符号化装置および符号化方法、復号装置および復号方法
US20140133574A1 (en) * 2012-11-13 2014-05-15 Mediatek Inc. Method and Apparatus for Sign Data Hiding of Video and Image Data
KR101757341B1 (ko) * 2013-01-29 2017-07-14 프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에.베. 저-복잡도 음조-적응 오디오 신호 양자화
US10306229B2 (en) 2015-01-26 2019-05-28 Qualcomm Incorporated Enhanced multiple transforms for prediction residual
WO2017142319A1 (ko) * 2016-02-16 2017-08-24 삼성전자 주식회사 영상 부호화 방법 및 장치와 영상 복호화 방법 및 장치
US10623774B2 (en) 2016-03-22 2020-04-14 Qualcomm Incorporated Constrained block-level optimization and signaling for video coding tools
US10225562B1 (en) * 2017-08-21 2019-03-05 Google Llc Embedding information about EOB positions
US11323748B2 (en) 2018-12-19 2022-05-03 Qualcomm Incorporated Tree-based transform unit (TU) partition for video coding
KR20210156985A (ko) 2020-06-19 2021-12-28 삼성전자주식회사 일 함수 층들을 갖는 반도체 소자들
KR20210158607A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 캡핑층을 포함하는 반도체 소자
KR20210158615A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 게이트 라인을 포함하는 집적회로 소자

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3138816A1 (de) * 1981-09-30 1983-04-14 Philips Patentverwaltung Gmbh, 2000 Hamburg Anordnung zum speichern oder uebertragen und zum rueckgewinnen von bildsignalen
WO1987002210A1 (en) * 1985-10-02 1987-04-09 Deutsche Thomson-Brandt Gmbh Process for correcting transmission errors
ES2031499T3 (es) * 1986-03-20 1992-12-16 American Telephone And Telegraph Company Metodo y codificador para codificar senales de datos.
US5218650A (en) * 1991-01-02 1993-06-08 Ricoh Corporation Quantization method for use in image compression
JP2909239B2 (ja) * 1991-03-27 1999-06-23 株式会社東芝 高能率符号化記録再生装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8194989B2 (en) 2007-04-06 2012-06-05 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding image using modification of residual block
JP2011223518A (ja) * 2010-04-14 2011-11-04 Canon Inc データ変換装置
JP2012074026A (ja) * 2010-09-03 2012-04-12 Arm Ltd 相対および絶対デルタ値を使用するデータ圧縮および復元
WO2020197222A1 (ko) * 2019-03-23 2020-10-01 엘지전자 주식회사 Isp를 이용한 잔차 신호 부호화/복호화 방법, 장치 및 비트스트림을 전송하는 방법
US11962757B2 (en) 2019-03-23 2024-04-16 Lg Electronics Inc. Residual signal encoding/decoding method and apparatus employing intra sub-partitions (ISP), and method for transmitting bitstream
US11671607B2 (en) 2019-08-23 2023-06-06 Mitsubishi Electric Corporation Image transmission device, image reception device and computer readable medium

Also Published As

Publication number Publication date
ATE252806T1 (de) 2003-11-15
MY110794A (en) 1999-04-30
ES2389766T3 (es) 2012-10-31
DK2276259T3 (da) 2012-09-17
EP0903944A3 (en) 2000-04-05
CA2134444A1 (en) 1994-09-15
EP0903944A2 (en) 1999-03-24
DK2276258T3 (da) 2012-09-17
DE69421135D1 (de) 1999-11-18
EP2276259B1 (en) 2012-08-22
JPH07506954A (ja) 1995-07-27
ES2389718T3 (es) 2012-10-30
HK1013575A1 (en) 1999-08-27
PT2276258E (pt) 2012-09-20
EP2276258A3 (en) 2012-03-07
HU217744B (hu) 2000-04-28
PL173287B1 (pl) 1998-02-27
JP3593988B2 (ja) 2004-11-24
CN1076935C (zh) 2001-12-26
PT903944E (pt) 2004-03-31
HK1025448A1 (en) 2000-11-10
US5590139A (en) 1996-12-31
DK0638218T3 (da) 2000-01-31
FI112579B (fi) 2003-12-15
PL306007A1 (en) 1995-02-20
CN1106988A (zh) 1995-08-16
DE69433272D1 (de) 2003-11-27
IL108787A (en) 1997-07-13
DE69433272T2 (de) 2004-08-12
EP2276258A2 (en) 2011-01-19
EP2276259A3 (en) 2012-03-07
JP3610578B2 (ja) 2005-01-12
CA2134444C (en) 2003-10-14
AU673244B2 (en) 1996-10-31
NO944138D0 (no) 1994-10-31
EP0638218B1 (en) 1999-10-13
HU9403127D0 (en) 1995-02-28
KR950701486A (ko) 1995-03-23
DK0903944T3 (da) 2004-03-01
GR3032133T3 (en) 2000-04-27
NO20010762L (no) 1994-12-23
ES2137358T3 (es) 1999-12-16
ES2209032T3 (es) 2004-06-16
ES2389797T3 (es) 2012-10-31
EG20330A (en) 1998-10-31
EP0903944B1 (en) 2003-10-22
BR9404321A (pt) 1999-07-27
TW224553B (en) 1994-06-01
WO1994021083A1 (en) 1994-09-15
NZ261907A (en) 1996-09-25
NO20010762D0 (no) 2001-02-15
HUT76452A (en) 1997-09-29
PT2276259E (pt) 2012-09-20
KR100287490B1 (ko) 2001-04-16
US5481553A (en) 1996-01-02
EP0954182A1 (en) 1999-11-03
FI945106A0 (fi) 1994-10-31
OA10108A (en) 1996-12-18
NO314710B1 (no) 2003-05-05
EP2276259A2 (en) 2011-01-19
NO944138L (no) 1994-12-23
EP2276258B1 (en) 2012-09-05
NO314709B1 (no) 2003-05-05
TR28436A (tr) 1996-06-24
FI945106A (fi) 1994-12-30
ATE185663T1 (de) 1999-10-15
DE69421135T2 (de) 2000-05-25
DK0954182T3 (da) 2012-09-24
PT954182E (pt) 2012-09-03
EP0954182B1 (en) 2012-07-11
EP0638218A1 (en) 1995-02-15
RO115926B1 (ro) 2000-07-28
AU6116194A (en) 1994-09-26
RU2119727C1 (ru) 1998-09-27

Similar Documents

Publication Publication Date Title
JP3593988B2 (ja) 動画像信号圧縮装置及び方法
US5768469A (en) Apparatus for coding and decoding a digital video signal having duplicate pictures and frames with fields originating from different film source frames
JPH0851626A (ja) 動画像信号の変換係数量子化方法及び装置、並びに動画像信号圧縮装置
US20070014478A1 (en) Apparatus, method, and medium for encoding/decoding of color image and video using inter-color-component prediction according to coding modes
US5739862A (en) Reverse playback of MPEG video
KR19990082456A (ko) 영상 데이터 압축 장치 및 그 방법
JPH08223577A (ja) 動画像符号化方法及び装置、並びに動画像復号方法及び装置
KR101005135B1 (ko) 디지털 비디오 부호화를 위한 가변 정확도 화상간 타이밍 지정 방법 및 장치
JPH0818979A (ja) 画像処理装置
JP2898413B2 (ja) 所要メモリ容量の低減化を伴う圧縮ビデオデータ流の復号化及び符号化のための方法
KR100364748B1 (ko) 영상 변환 부호화 장치
US20040013200A1 (en) Advanced method of coding and decoding motion vector and apparatus therefor
JPH07131793A (ja) 映像信号高能率符号化装置
JP3356413B2 (ja) 画像復号化方法及び装置
JP2007049520A (ja) 画像信号の高能率符号化装置
JP2001268571A (ja) 動画像再符号化装置
JP2699703C (ja)

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040823

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term