PT87830B - INTEGRATED POLYPHASIC ELECTRIC POWER SYSTEM - Google Patents

Description

”SISTEMA PARA A MEDIÇÃO DE ENERGIA ELÉCTRICA POLIFÁSICO INTEGRADO””SYSTEM FOR THE MEASUREMENT OF INTEGRATED POLYPHASIC ELECTRIC ENERGY”

FUNDAMENTO DA INVENÇÃOBACKGROUND OF THE INVENTION

Campo da InvençãoField of the Invention

A presente invenção refere-se a aparelhos para a medição da potência electrica consumida por uma aplicação ou fornecida por uma fonte. Mais particularmente, a presente invenção refere-se a um circuito integrado que proporciona informação sobre a potência eléctrica num sistema de distribuição quando acoplado a transdutores de corrente e de tensão nesse sistema de distribuição.The present invention relates to apparatus for measuring the electrical power consumed by an application or supplied by a source. More particularly, the present invention relates to an integrated circuit that provides information on electrical power in a distribution system when coupled with current and voltage transducers in that distribution system.

Descrição da técnica anteriorDescription of the Prior Art

São usados contadores de electricidade para a medição da quantidade de electricidade consumida ou fornecida para uma aplicação particular. Nos sistemas de fornecimento ou distribuição de corrente alternada têm sido usados tipicamente contadores de watt-horas electromecânicos. Tais contadores de watt-horas conhecidos são usados em todo o mundo para a medição do consumo e fornecimento de electrici2 dade e constituem um dispositivo comum em quase toda a estru tura residencial ou industrial à qual se fornece energia eléctrica. Embora tais contadores sejam altamente fiáveis, a sua construção mecânica limita fortemente a gama de funções adicionais que eles podem desempenhar. Por exemplo, a contagem com várias taxas a horas do dia diferentes ou em condições de carga das instalações diferentes é difícil, pois usa -se o próprio contador para controlar uma carga ou um gerador. Adicionalmente, tais contadores mecânicos seriam muito caros no seu fabrico desde que tivessem que executar muitas dessas funções.Electricity meters are used to measure the amount of electricity consumed or supplied for a particular application. Alternating current supply or distribution systems have typically used electromechanical watt-hour meters. Such well-known watt-hour meters are used worldwide for measuring electricity consumption and supply and are a common device in almost any residential or industrial structure to which electricity is supplied. Although such meters are highly reliable, their mechanical construction severely limits the range of additional functions they can perform. For example, counting at various rates at different times of day or under load conditions at different facilities is difficult, as the meter itself is used to control a load or generator. In addition, such mechanical meters would be very expensive to manufacture since they had to perform many of these functions.

Nas patentes de invenção norte-americanas 4 015 140, 4 066 960 e 4 217 546 descrevem-se contadores com pletamente electrónicos, mas não circuitos integrados, para a medição de potência. As técnicas descritas nessas patentes de invenção empregam a bem conhecida multiplicação raarca-amplitude espacial” ou duração do impulso-amplitude do impulso na qual a amplitude do impulso em forma de onda é pro porcional a uma variável e a duração do impulso ê proporcional a uma segunda variável. No caso da medição da potência, se uma variável for o potencial fornecido a ou de uma carga e a outra variável for a corrente que passa para ou de uma carga, então o valor médio da onda do sinal é proporcional à potência. Geralmente, a duração dos impulsos é determinada por um comparador que recebe quer uma onda triangular quer o potencial fornecido para ou pela carga.US patents 4,015,140, 4,066,960 and 4,217,546 describe meters with fully electronic, but not integrated circuits, for power measurement. The techniques described in these patents employ the well-known “sparge-amplitude multiplication” or impulse-amplitude pulse duration in which the waveform pulse amplitude is proportional to a variable and the pulse duration is proportional to a second variable. In the case of power measurement, if one variable is the potential supplied to or from a load and the other variable is the current passing to or from a load, then the average value of the signal wave is proportional to the power. Generally, the duration of the pulses is determined by a comparator that receives either a triangular wave or the potential supplied to or by the charge.

Infelizmente, estas técnicas têm um certo nú mero de inconvenientes que reduzem a precisão do contador .X para a medição de valores baixos. 0 multiplicador descrito nestas patentes de invenção injecta carga para os circuitos de jusante que estes circuitos interpretam incorrectamente como um sinal válido provocando assim erros significativos na medida da potência. A solução apresentada na patente de invenção norte-americana 4 066 960 baseia-se numa rede de resistências e condensadores para proporcionar uma fonte de frequência. Isso ê desvantajoso tendo em vista o custo de um condensador de qualidade suficientemente boa. Adicionalmente, em condições de carga reduzida, não é eliminada a influência da tensão de desiquilíbrio do amplificador operacional.Unfortunately, these techniques have a number of drawbacks that reduce the accuracy of the .X counter for measuring low values. The multiplier described in these patents injects load into the downstream circuits that these circuits misinterpret as a valid signal, thus causing significant errors in the measurement of power. The solution presented in U.S. Patent 4,066,960 is based on a network of resistors and capacitors to provide a frequency source. This is disadvantageous in view of the cost of a capacitor of sufficiently good quality. Additionally, under reduced load conditions, the influence of the operational amplifier's unbalance voltage is not eliminated.

Dado o baixo custo de fabrico, as dimensões reduzidas e a elevada fiabilidade dos circuitos de estado sólido, tem havido muitas tentativas de concepção de contadores de potência usando circuitos integrados. A integração de todas as funções de um contador de potência em uma ou mais micropastilhas de circuitos integrados faz baixar os custos de fabricação e permite utilizar a informação sobre 0 consumo ou o fornecimento de potência de maneiras que até aqui não eram possíveis. Dor exemplo, a medição em várias horas do dia nas quais é diferente a tarifa do consumo da electricidade, com valores maiores nas horas de ponta, ê de fácil realização se se utilizar a informação proveniente do medidor de potência para incrementar vários registadores, dependendo em cada caso o registador incrementado da hora do dia. Além disso, os sinais eléctricos provenientes de um tal medidor podem ser facilmente transmitidos para pontos distan tes para facturação ou outros fins.Given the low cost of manufacture, the small dimensions and the high reliability of solid state circuits, there have been many attempts to design power meters using integrated circuits. The integration of all the functions of a power meter in one or more microchips of integrated circuits lowers the manufacturing costs and allows to use information about consumption or power supply in ways that until now were not possible. For example, measuring at different times of the day when the electricity consumption tariff is different, with higher values at peak times, is easy to perform if information from the power meter is used to increment several registers, depending on each case the recorder incremented the time of day. In addition, electrical signals from such a meter can be easily transmitted to distant points for billing or other purposes.

/ Uma solução para a fabricação de um contador de potência usando componentes do estado sólido está descrita nas PCT International Publication N^s WO85/OO893 e W085/00894. 0 sistema aí descrito também se baseia na multiplicação da duração pela amplitude de impulsos, efectuada por um multiplicador que produz uma corrente de sinal propor cional ao produto da corrente e da tensão medidas. Um conver sor de corrente em frequência recebe essa corrente e proporciona um sinal de saída para activar um mostrador./ A solution for the manufacture of a power meter using solid state components is described in PCT International Publication Nos. WO85 / OO893 and W085 / 00894. The system described there is also based on the multiplication of the duration by the amplitude of pulses, performed by a multiplier that produces a signal current proportional to the product of the measured current and voltage. A current-to-frequency converter receives that current and provides an output signal to activate a display.

multiplicador representado na publicação PCT W085/00893 tem dois inconvenientes principais. 0 agregado do interruptor MOSPET associado com a resistência em série com o trajecto da corrente injecta uma corrente parasita proporcional à frequência de um sinal de onda triangular que foi adicionado à tensão fornecida. Para reduzir esta injecção de carga, a frequência do sinal de onda triangular ê diminuído, de modo que, infelizmente, se reduz assim a largura de banda do multiplicador. Além disso, mesmo para essas frequências baixas é necessário um acerto de minimização global da injecção de carga.multiplier represented in PCT publication W085 / 00893 has two main drawbacks. The aggregate of the MOSPET switch associated with the resistance in series with the current path injects a stray current proportional to the frequency of a triangular wave signal that has been added to the supplied voltage. To reduce this load injection, the frequency of the triangular wave signal is decreased, so that, unfortunately, the multiplier bandwidth is thus reduced. In addition, even for these low frequencies, an overall minimization of load injection adjustment is necessary.

Como se mostra na publicação W085/00894, a tensão de desequilíbrio de um amplificador operacional, no conversor de corrente em frequência, é anulada abrindo e fechando interruptores que carregam a tensão de desequilíbrio num condensador. Infelizmente, durante o tempo em que os interruptores se encontram nessa configuração, o conversor de corrente em frequência está desligado do circuito e não é medida qualquer energia. Se se verificar um pico de potência durante esse tempo, ele não ê medido. Além disso, embora esta técnica anule a tensão de desequilíbrio, ela provoca injecção de carga nos circuitos de medição, produzindo assim erros de medida.As shown in publication W085 / 00894, the unbalance voltage of an operational amplifier, in the current to frequency converter, is canceled by opening and closing switches that carry the unbalance voltage in a capacitor. Unfortunately, during the time that the switches are in this configuration, the current to frequency converter is disconnected from the circuit and no energy is measured. If a peak power occurs during that time, it is not measured. In addition, although this technique cancels the unbalance voltage, it causes load injection in the measurement circuits, thus producing measurement errors.

Um inconveniente mais significativo destes circuitos é que as frequências no sistema de distribuição de energia podem estar sincronizados com a frequência com que se anula a tensão de desequilíbrio. Para minimizar a injecção de carga no circuito de medição, ê desejável a mais baixa frequência possível para anular o desequilíbrio. Porém, à medida que se reduz a frequência da anulação, essa frequên cia de anulação toma-se integralmente divisível em mais fre quências que aparecem no sistema de distribuição de energia, dando origem a erros de vários por cento na medida da energia eléctrica consumida ou fornecida. Um outro inconveniente dos circuitos é a necessidade de uma fonte exterior de referência de tensão.A more significant drawback of these circuits is that the frequencies in the power distribution system can be synchronized with the frequency with which the imbalance voltage is canceled. In order to minimize the injection of load into the measuring circuit, the lowest frequency possible is desirable to cancel the imbalance. However, as the cancellation frequency is reduced, that cancellation frequency becomes fully divisible into more frequencies that appear in the energy distribution system, giving rise to errors of several percent in the measure of the electrical energy consumed or provided. Another drawback of the circuits is the need for an external voltage reference source.

Outra técnica conhecida é descrita num relatório de invenção anexo.Another known technique is described in an attached invention report.

SUMÁRIO DA INVENÇÃO sistema segundo a presente invenção é adaptável à medição de potência fornecida ou consumida por um sistema de distribuição onde estejam presentes uma ou mais fases. A corrente e a tensão em cada fase são detectadas por transdutores ou transformadores de corrente e de tensão e os sinais resultantes são fornecidos ao contador de potência que, numa forma de realização preferida, é fabricado num cir cuito integrado único. No contador, um comparador de tensão de amostragem recebe o sinal proveniente do transformador de tensão indicativo da tensão no sistema de distribuição, juntamente com um sinal de onda triangular altamente linear com uma frequência muito maior do que a frequência do sistema de distribuição de energia. 0 comparador fornece um sinal de saída sempre que a onda triangular exceder a tensão de entra da.SUMMARY OF THE INVENTION The system according to the present invention is adaptable to the measurement of power supplied or consumed by a distribution system where one or more phases are present. The current and voltage in each phase are detected by current and voltage transducers or transformers and the resulting signals are supplied to the power meter which, in a preferred embodiment, is manufactured in a single integrated circuit. At the meter, a sampling voltage comparator receives the signal from the voltage transformer indicative of the voltage in the distribution system, together with a highly linear triangular wave signal with a frequency much greater than the frequency of the power distribution system. The comparator provides an output signal whenever the triangular wave exceeds the input voltage.

Usa-se o sinal de saída proveniente do compa rador, juntamente com um sinal indicativo de se a energia está a ser consumida ou fornecida, para controlar um interruptor CMOS. Um dos lados do interruptor está ligado, através de uma resistência escolhida, à saída do transdutor de corrente, enquanto o outro lado do interruptor está ligado, através de uma resistência igual, a um conversor de corrente em frequência. Quando o interruptor está fechado, uma corren te induzida pela tensão de saída do transdutor de corrente passa através do interruptor. A amplitude dos impulsos produ zidos pelo fecho do interruptor ê proporcional à corrente detectada, enquanto a duração dos impulsos é proporcional à tensão detectada. 0 valor médio de cada impulso é portanto proporcional à potência, isto é, ao produto da tensão pela corrente detectadas. Esta corrente representativa da potência ê aplicada a um conversor de corrente em frequência que gera impulsos. 0 período da aparição destes impulsos é indicativo da potência média consumida ou fornecida. 0 número de impulsos que se acumulam num registador durante um intervalo de tempo dá uma informação sobre a energia consumida ou for- 7 necida.The output signal from the comparator, together with a signal indicating whether power is being consumed or supplied, is used to control a CMOS switch. One side of the switch is connected, through a chosen resistance, to the output of the current transducer, while the other side of the switch is connected, through an equal resistance, to a current to frequency converter. When the switch is closed, a current induced by the current transducer output voltage passes through the switch. The amplitude of the pulses produced by closing the switch is proportional to the detected current, while the duration of the pulses is proportional to the detected voltage. The average value of each pulse is therefore proportional to the power, that is, to the product of the detected voltage and current. This current representative of the power is applied to a current-to-frequency converter that generates pulses. The period of appearance of these pulses is indicative of the average power consumed or supplied. The number of pulses that accumulate in a recorder over a period of time gives information about the energy consumed or supplied.

sistema inclui muitas caracteristicas importantes únicas. 0 gerador do sinal de onda triangular combina um conversor de digital em analógico com um circuito de transferência de cargas, para proporcionar um sinal de onda triangular altamente linear com una amplitude de pico a pico consistente. 0 gerador do sinal de onda triangular inclui uma cadeia de resistências. Uma rede de comutação excitada por um contador descendente proporciona duas tensões - uma tensão mais significativa e uma tensão menos significativa mediante a ligação de nodos seleccionados na cadeia de resis tências a uma rede de transferência de cargas. A rede de transferência de cargas fornece uma tensão do sinal de saída que combina as tensões mais significativa e menos significativa. Este sinal de onda triangular ê fornecido ao comparador de tensões. De maneira importante, a frequência da onda triangular não está relacionada harmonicamente com a frequên cia no sistema de distribuição. Isso ê garantido pelo ruído espectral de um oscilador local que acciona o contador descendente usado para gerar o sinal de onda triangular.system includes many important unique features. The triangular wave signal generator combines a digital to analog converter with a charge transfer circuit to provide a highly linear triangular wave signal with a consistent peak-to-peak amplitude. The triangular wave signal generator includes a resistor chain. A switching network excited by a downward counter provides two voltages - a more significant voltage and a less significant voltage by connecting selected nodes in the resistance chain to a load transfer network. The load transfer network provides an output signal voltage that combines the most significant and least significant voltages. This triangular wave signal is supplied to the voltage comparator. Importantly, the frequency of the triangular wave is not harmoniously related to the frequency in the distribution system. This is guaranteed by the spectral noise of a local oscillator that drives the down counter used to generate the triangular wave signal.

Um comparador de tensão que funciona com uma tensão do modo comum muito baixa compara a tensão de entrada proveniente do sistema de distribuição com a onda triangular. A saída do comparador alimenta um interruptor CMOS que é dimensionado para reduzir as correntes parasitas. 0 interruptor CMOS está ligado através de resistências iguais de lados opostos do mesmo para anular a injecção de carga e para proporcionar uma corrente de saída estreitamente dependente do potencial de saída proveniente do transformador de corren te.A voltage comparator operating at a very low common mode voltage compares the input voltage from the distribution system with the triangular wave. The comparator output feeds a CMOS switch that is sized to reduce eddy currents. The CMOS switch is connected via equal resistances on opposite sides of it to cancel the load injection and to provide an output current that is closely dependent on the output potential from the current transformer.

A corrente de saída do interruptor CMOS para essa fase do sistema de distribuição, juntamente com as correntes de saída provenientes de interruptores semelhantes li gados a outras fases (se existirem) do sistema de distribuição, são acumuladas num nodo de adição. Este nodo de adição está acoplado a um terminal de entrada de um amplificador operacional para fins especiais. Como a tensão de saída do amplificador operacional diminui com a acumulação de carga proveniente de um potencial de referência num condensador de integração ligado em paralelo com o amplificador, utiliza-se uma carga de referência de polaridade oposta para equilibrar a carga armazenada no condensador. A duração do sinal que acciona o interruptor para ligar o potencial de referência ao nodo de adição ê proporcional à energia consumida ou fornecida pela aplicação. A duração do sinal de comando do interruptor ê medida usando um oscilador de cristal. Mas, se a potência e o potencial de referência tiverem a mesma polaridade, o potencial de saída do amplificador operacional aumen tara até um nível de limiar que faz com que uma rede lógica proporcione um sinal de retroacção para mudar o sinal da corrente fornecida ao nodo de adição.The output current of the CMOS switch for that phase of the distribution system, together with the output currents from similar switches connected to other phases (if any) of the distribution system, are accumulated in an addition node. This addition node is coupled to an input terminal of an operational amplifier for special purposes. As the output voltage of the operational amplifier decreases with the accumulation of charge from a reference potential in an integration capacitor connected in parallel with the amplifier, a reference charge of opposite polarity is used to balance the charge stored in the capacitor. The duration of the signal that activates the switch to connect the reference potential to the addition node is proportional to the energy consumed or supplied by the application. The duration of the switch command signal is measured using a crystal oscillator. But, if the power and the reference potential have the same polarity, the output potential of the operational amplifier increases to a threshold level that causes a logic network to provide a feedback signal to change the signal of the current supplied to the node addition.

amplificador operacional acoplado ao nodo de adição utiliza um amplificador dependente servocomandado e sinais de tempos especiais para anular qualquer tensão de desequilíbrio que reduziria a precisão da medida. Adicionalmente, um circuito especial gera a tensão de referência usa-Operational amplifier coupled to the addition node uses a servo-controlled dependent amplifier and special timing signals to cancel any imbalance voltage that would reduce the measurement accuracy. In addition, a special circuit generates the reference voltage used

da pelo sistema para permitir que a tensão de referência fique substancialmente livre de flutuações de temperatura.by the system to allow the reference voltage to be substantially free of temperature fluctuations.

BREVE DESCRIÇÃO DOS DESENHOSBRIEF DESCRIPTION OF THE DRAWINGS

Nos desenhos anexos as figuras representam:In the attached drawings the figures represent:

A fig. 1 um esquema de uma forma de realização preferida de um contador de energia polifásico que ilustra as ligações com uma base de um sistema de distribuição de energia;Fig. 1 is a schematic of a preferred embodiment of a multi-phase energy meter that illustrates connections to a base of an energy distribution system;

A fig. 2, um esquema de blocos que ilustra o conjunto do circuito multiplicador de duração pela amplitude do impulso no contador de energia;Fig. 2, a block diagram illustrating the duration multiplier circuit assembly by the amplitude of the pulse in the energy meter;

A fig. 3» um diagrama de tempos que ilustra o funcionamento do circuito representado na fig. 2;Fig. 3 »a timing diagram illustrating the operation of the circuit shown in fig. 2;

A fig. 4, um esquema do circuito do gerador do sinal de onda triangular (35) da fig. 2;Fig. 4, a circuit diagram of the triangular wave signal generator (35) of fig. 2;

A fig. 5, um diagrama de tempos que ilustra o funcionamento do gerador da fig. 4;Fig. 5, a diagram of times illustrating the operation of the generator of fig. 4;

A fig. 6, um esquema do circuito comparador de tensões (30) da fig. 2;Fig. 6, a diagram of the voltage comparator circuit (30) of fig. 2;

A fig. 7» um diagrama de tempos que ilustra o funcionamento do circuito da fig. 6;Fig. 7 »a time diagram showing the operation of the circuit of fig. 6;

A fig. 8, um esquema do circuito do interruptor (40) representado na fig. 2;Fig. 8, a circuit diagram of the switch (40) shown in fig. 2;

A fig. 9, um esquema de blocos de três multiplicadores de corrente por tensão ligados a um conversor de corrente em frequência;Fig. 9, a block diagram of three current-by-voltage multipliers connected to a current-to-frequency converter;

A fig. 10, um diagrama de tempos que ilustra o funcionamento do esquema da fig. 9;Fig. 10, a diagram of times illustrating the operation of the scheme of fig. 9;

A fig. 11, um esquema de blocos do anel de ajuste automático do zero usado no amplificador operacional (150) da fig. 9;Fig. 11, a block diagram of the automatic zero adjustment ring used in the operational amplifier (150) of fig. 9;

A fig. 12, um esquema de blocos que ilustra a técnica de polarização automática usada no esquema da fig. 9;Fig. 12, a block diagram illustrating the automatic polarization technique used in the scheme of fig. 9;

A fig. 13, um diagrama de tempos que ilustra o funcionamento do esquema da fig. 12;Fig. 13, a diagram of times illustrating the operation of the scheme of fig. 12;

A fig. 14, um circuito esquemático do amplificador operacional (150) da fig. 9; eFig. 14, a schematic circuit of the operational amplifier (150) of fig. 9; and

A fig. 15, o esquema do circuito da fonte de tensão de referência.Fig. 15, the circuit diagram of the reference voltage source.

DESCRIÇÃO PORMENORIZADA DAS FORMAS DE REALIZAÇÃO PREFERIDASDETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS

Teoria de funcionamentoTheory of operation

A fig. 1 é um esquema de blocos que ilustra a interligação de um contador de potência (10) a um sistema (5) de distribuição de energia eléctrica. 0 contador de potência (10) mede a quantidade de energia eléctrica consumida ou fornecida (ou ambas) por uma aplicação particular (15).Fig. 1 is a block diagram illustrating the interconnection of a power meter (10) to an electricity distribution system (5). The power meter (10) measures the amount of electrical energy consumed or supplied (or both) by a particular application (15).

A aplicação (15) será tipicamente um consumidor de uma companhia de serviço público, tal como uma residência ou um estabelecimento comercial, ou um fornecer de energia eléctrica a uma companhia de serviço público, tal como uma instalação geradora de electricidade. Os consumidores ou geradores, tais como a aplicação (15), são ligados ao sistema (5) de distribuição eléctrica por uma, duas ou três fases. Na fig.The application (15) will typically be a consumer of a utility company, such as a residence or commercial establishment, or a supply of electricity to a utility company, such as an electricity generating installation. Consumers or generators, such as the application (15), are connected to the electrical distribution system (5) by one, two or three phases. In fig.

está representada apenas uma fase, que consiste num par de condutores de corrente alternada com uma tensão U(t) estabelecida entre os mesmos. Nas formas de realização da presente invenção com mais de uma fase, todas as fases são ligadas de maneira análoga ao contador (10). Noutras formas de realização, cada fase é explorada individualmente e os sinais das amostras de exploração fornecidas ao contador (10) através de um multiplexador.only one phase is represented, consisting of a pair of alternating current conductors with a voltage U (t) established between them. In the embodiments of the present invention with more than one phase, all phases are connected in a similar manner to the counter (10). In other embodiments, each phase is scanned individually and the signals from the scan samples supplied to the counter (10) through a multiplexer.

Para determinar a potência consumida ou gerada pela aplicação (15), é necessário determinar o produto da corrente I(t) que é induzida pela tensão U(t). A potência P(t) consumida ou gerada por n fases êTo determine the power consumed or generated by the application (15), it is necessary to determine the product of the current I (t) which is induced by the voltage U (t). The power P (t) consumed or generated by n phases is

P(t) = Uj/t). I_j_(t) (1) nP (t) = Uj / t). I _j _ (t) (1) n

contador de potência (10) calcula a informação relacionada com a potência medindo a corrente I(t) e a tensão U(t). A tensão do sistema de distribuição no ponto medido é detectada pelo emprego ou de um transformador de tensão (20), ou um divisor de tensão, ou um transdutor de indução mútua. De maneira análoga, a corrente que passa de ou para a aplicação (15) é detectada utilizando um transformador de corrente (24), um transdutor de indutância mútua ou outro aparelho bem conhecido.power counter (10) calculates information related to power by measuring current I (t) and voltage U (t). The voltage of the distribution system at the measured point is detected using either a voltage transformer (20), or a voltage divider, or a mutual induction transducer. Similarly, the current passing to or from the application (15) is detected using a current transformer (24), a mutual inductance transducer or other well-known device.

transformador ou o divisor de tensão (20) fornece uma tensão V (t) para o contador de potência (10) que é caracterizado pela constante de tensão k_y do transdutor (20). Analogamente, o transformador de corrente (24) fornece uma tensão proporcional á corrente na fase detectada. A saída do transformador é caracterizada pela constante k_c do transformador e pela resistência do shunt R^. 0 contador de potência (10) é concebido na suposição de o transdutor de corrente (24) proporcionar uma informação da corrente com um valor médio igual a zero. (Isto não ê uma limitação crítica visto que quase todos os transformadores de corrente e os transdutores de indução mútua se comportam dessa maneira) . 0 transformador de tensão proporciona informação de ten são /V (t)_7 proporcional à diferença de potencial entre a fase detectada e a linha neutra ou entre a fase detectada e outra fase, como é dado pela equação 2 indicada mais adiante, enquanto o transformador de corrente (24) proporciona informação de tensão /V (t)_7 proporcional à corrente na fase, como indica a equação 3:transformer or voltage divider (20) supplies a voltage V (t) to the power meter (10) which is characterized by the voltage constant k _y of the transducer (20). Similarly, the current transformer (24) provides a voltage proportional to the current in the detected phase. The transformer output is characterized by the transformer constant k _c and the shunt resistance R ^. The power meter (10) is designed on the assumption that the current transducer (24) provides current information with an average value equal to zero. (This is not a critical limitation as almost all current transformers and mutual induction transducers behave this way). The voltage transformer provides voltage information / V (t) _7 proportional to the potential difference between the detected phase and the neutral line or between the detected phase and another phase, as given by equation 2 indicated below, while the transformer current (24) provides voltage / V (t) _7 information proportional to the current in the phase, as indicated in equation 3:

V_y(t) = k_y. U(t) (2) ^Vc^(t) = ^kc* ^Rsh· ^{I(t) (3)} contador de potência (10) multiplica depois efectivamente V_Q(t) por V_v(t) para obter um sinal elêctrico V (t) que é proporcional à potência. Esta relação está indicada na equação 4:V _y (t) = k _y . U (t) (2) ^V c ^(t) = ^k c * ^R sh · ^{I (t) (3)} power counter (10) then effectively multiplies V _Q (t) by V _v (t) to obtain a signal electric V (t) which is proportional to the power. This relationship is indicated in equation 4:

U(t) . I(t) (4)U (t). I (t) (4)

A informação da potência pode ser então convertida em informação de frequência P (t) por multiplicaJr ção por uma constante k :The power information can then be converted into frequency information P (t) by multiplying by a constant k:

V¹’ ^{= k}P^VP^(t) (5)V ¹ ' ^{= k} P ^V P ^(t) (5)

Por integração da informação ao longo de um tempo T, o valor médio P_m é de frequência então :By integrating the information over time T, the mean value P _m is frequency then:

mm

P_p(t) dt (6) enquanto o número de impulsos N ê:P _p (t) dt (6) while the number of pulses N is:

Ν = Ρ . T mΝ = Ρ. T m

Assim, o número de impulsos, contados durante um intervalo de tempo T na saída do contador de potência é proporcional à energia consumida ou fornecida.Thus, the number of pulses, counted during a time interval T at the output of the power meter is proportional to the energy consumed or supplied.

Vista geral do sistema (10) do contador de energiaSystem overview (10) of the energy meter

A fig. 2 ê um esquema de blocos do contador de energia (10). Como se mostra na fig. 2, o contador de energia recebe informação de tensão V (t) pela linha (27) e informação de corrente V (t) pela linha (29). 0 sistema inO clui um comparador de tensão (30) para comparar a informação de tensão na linha (27) com um sinal proveniente de um gerador de sinal de onda triangular (35) na linha (32). Embora teoricamente os transdutores de tensão possam ser invertidosFig. 2 is a block diagram of the energy meter (10). As shown in fig. 2, the energy meter receives voltage information V (t) over the line (27) and current information V (t) over the line (29). The inO system includes a voltage comparator (30) to compare the voltage information on the line (27) with a signal from a triangular wave signal generator (35) on the line (32). Although theoretically voltage transducers can be reversed

- 14 ( com o transf onnador de corrente acoplado ao comparador de tensões, prefere-se comandar a linha (27) com a informação de tensão tendo em vista a sua faixa dinâmica e o carácter da onda triangular. Além disso, comandar a linha (29) com o transformador de corrente ê vantajoso porque o sistema resis tência-interruptor-resistência (R₂,40,R^) θ altamente linear em pelo menos três dezenas na gama do sinal de comando. Isso possibilita uma medida precisa numa grande gama dinâmica da corrente. Mesmo para correntes pequenas a saída do transformador de corrente é suficiente para comandar o conversor de frequência (50). Adicionalmente, o sinal de saída- 14 (with the current transformer connected to the voltage comparator, it is preferable to control the line (27) with the voltage information in view of its dynamic range and the character of the triangular wave. In addition, control the line ( 29) with the current transformer it is advantageous because the resistance-switch-resistance system (R ₂ , 40, R ^) θ highly linear in at least three tens in the command signal range, which allows for a precise measurement in a wide range current dynamics Even for small currents, the current transformer output is sufficient to control the frequency converter (50).

V (t) tem um único terminal, em contraste com a saída de c dois terminais ou em ponte do transformador de corrente das patentes de invenção norte-americanas mencionadas anteriormente.V (t) has a single terminal, in contrast to the two terminal or bridged output of the current transformer of the aforementioned U.S. patents.

sinal de saída do comparador de tensões (30), em conjunção com um sinal NP do bit de sinal algébrico, controla um interruptor CMOS (40) através de uma porta OU exclusivo (45). 0 bit de sinal algébrico indica se a aplicação (15) está a consumir ou a gerar energia. 0 interruptor (40) está ligado entre as resistências (R₂) e (R-^). Quando o interruptor (40) está fechado, produz-se a passagem de uma corrente Ip(t) através do interruptor para um conversor de corrente em frequência (50) que utiliza este sinal para fornecer informação de potência. 0 conversor de corrente em frequência (50) acciona tipicamente um contador ou um mostrador no exterior do contador (10); porém, a informação pode também ser usada para outros fins, tais como o controlo do consumo ou da geração de energia da aplicação (15), para transmissão para um local remoto para informação da taxa de cálculo, etc.output signal of the voltage comparator (30), in conjunction with an NP signal of the algebraic signal bit, controls a CMOS switch (40) through an exclusive OR port (45). The bit of algebraic signal indicates whether the application (15) is consuming or generating energy. The switch (40) is connected between resistors (R ₂ ) and (R- ^). When the switch (40) is closed, a current Ip (t) passes through the switch to a current-to-frequency converter (50) which uses this signal to provide power information. The current-to-frequency converter (50) typically drives a counter or display outside the counter (10); however, the information can also be used for other purposes, such as controlling the consumption or power generation of the application (15), for transmission to a remote location for calculation rate information, etc.

funcionamento do sistema global representa do na fig. 2 pode compreender-se melhor como referência ao diagrama de tempos da fig. 3. Para a explicação, admite-se que os sinais V (t) e V (t) são constantes durante o intervalo de tempo ilustrado na fig. 3./Deverá entender-se, no entanto, que a corrente alternada no sistema de distribuição (5) significa que os sinais V (t) e V_c(t) serão constantes apenas durante intervalos de tempo muito curtos/.functioning of the global system represented in fig. 2 can be better understood with reference to the time diagram of fig. 3. For the explanation, it is assumed that the signals V (t) and V (t) are constant during the time interval illustrated in fig. 3. / It should be understood, however, that the alternating current in the distribution system (5) means that the signals V (t) and V _c (t) will be constant only for very short periods of time /.

gerador do sinal de onda triangular (35) gera uma onda triangular com um potencial rapidamente variável V^_w(t) que oscila entre ^-vref^e ^ref· ⁰ θΐ^η&1 da onda triangular tem uma frequência substancialmente maior do que a frequência do sinal no sistema de distribuição (5). Por exem pio, tipicamente a onda triangular terá uma frequência cerca de vinte vezes maior do que a frequência mais elevada esperada no sistema de distribuição. Além disso, como atrás se mencionou, devido ao ruído espectral do oscilador local, a frequência da onda triangular não pode ficar forçadamente em fase com a frequência do sinal a medir. Assim, para um sistema de distribuição de 60 Hz, podia usar-se uma frequência da onda triangular de 1 000 Hz. Além disso, a tensão máxima Vre£ da onda triangular ê ajustada para ser maior do que a maior tensão V (t) proveniente do transformador de tensão (20) que se espera medir. Embora aqui se descreva apenas uma onda triangular, podem usar-se outros sinais oscilantes / ' equivalentes, por exemplo uma onda em dente de serra.The triangular wave signal generator (35) generates a triangular wave with a rapidly variable potential V ^ _w (t) that oscillates between ^-v ref ^and ^ ref · ⁰ θΐ ^{η &} 1 of the triangular wave has a frequency substantially higher than the frequency of the signal in the distribution system (5). For example, typically the triangular wave will have a frequency about twenty times greater than the highest frequency expected in the distribution system. In addition, as mentioned above, due to the spectral noise of the local oscillator, the frequency of the triangular wave cannot be forced into phase with the frequency of the signal to be measured. Thus, for a 60 Hz distribution system, a 1,000 Hz triangular wave frequency could be used. In addition, the maximum voltage Vrere of the triangular wave is adjusted to be greater than the highest voltage V (t) from the voltage transformer (20) to be measured. Although only a triangular wave is described here, other equivalent oscillating signals can be used, for example a sawtooth wave.

Como se representa na fig. 2, a onda triangular ê fornecida pela linha (32) ao comparador (30). 0 comparador (30) compara esta tensão com o sinal V (t) provenien te do transformador de tensão ou divisor de tensão (20) e, em resposta, proporciona um sinal de saída indicativo dos potenciais relativos. Este sinal de saída, na linha (44), alimenta um terminal de entrada de uma porta OU exclusivo (45), enquanto o bit do sinal algébrico (NP), usado para indicar se a aplicação está a consumir ou a fornecer energia, comanda o outro terminal de entrada. 0 bit do sinal algébrico ê originado num circuito no interior do conversor de corrente em frequência (50). Se o bit do sinal algébrico for 0, então quando a tensão de entrada V (t) for maior do que o sinal de onda triangular (t), o interruptor (40) está fechado e a tensão V (t) induz uma corrente através das duas cAs shown in fig. 2, the triangular wave is supplied by the line (32) to the comparator (30). The comparator (30) compares this voltage with the signal V (t) from the voltage transformer or voltage divider (20) and, in response, provides an output signal indicative of the relative potentials. This output signal, on line (44), feeds an input terminal of an exclusive OR port (45), while the algebraic signal bit (NP), used to indicate whether the application is consuming or supplying power, commands the other input terminal. The bit of the algebraic signal originates in a circuit inside the current to frequency converter (50). If the bit of the algebraic signal is 0, then when the input voltage V (t) is greater than the triangular wave signal (t), the switch (40) is closed and the voltage V (t) induces a current through two c

resistências (R^) e (R2)· Quando o potencial V_v(t) for menor do que o sinal da onda triangular (t), então o interruptor (40) está aberto e não passa qualquer corrente I (t) .H para 0 conversor de corrente em frequência (50). A interacção do comparador (30) com 0 interruptor (40) tem como consequência uma série de impulsos, representados na parte inferior da fig. 3 como sinal (47), tendo uma amplitude propor cional a V (t) e uma duração proporcional a V, (t). A área tracejada da fig. 3 corresponde ao valor médio Ϊ da corrente I (t).resistors (R ^) and (R2) · When the potential V _v (t) is less than the triangular wave signal (t), then the switch (40) is open and no current I (t) is passed .H for 0 current to frequency converter (50). The interaction of the comparator (30) with the switch (40) results in a series of pulses, shown at the bottom of fig. 3 as signal (47), having an amplitude proportional to V (t) and a duration proportional to V, (t). The dashed area of fig. 3 corresponds to the average value Ϊ of current I (t).

Na fig. 3, o tempo t^ corresponde ao tempo em que V^_w(t) excede V_y(t). 0 tempo ±£ corresponde ao tempoIn fig. 3, the time t ^ corresponds to the time when V ^ _w (t) exceeds V _y (t). The time ± £ corresponds to the time

restante, durante o qual a onda triangular está abaixo do nível de V_v(t), enquanto o tempo ΐ_χ corresponde ao tempo a seguir a t^ até que a onda triangular se toma negativa. Por tanto, a relação básica do multiplicador da corrente pela tensão durante o tempo t-^ + t₂ θremainder, during which the triangular wave is below the level of V _v (t), while the time ΐ _χ corresponds to the time following until ^ until the triangular wave becomes negative. Therefore, the basic ratio of the current multiplier by voltage during time t- ^ + t ₂ θ

-17(8)-17 (8)

Admitindo que a tensão é constante e igual à amplitude de pico k_v.V_m, durante o intervalo de tempo ti + t₂, tem-se portanto ^kV^Vm = ^Vref t₂ t-jt₂ + t^ k .V v m (9) (10) ti ₊ t₂ ref k .V v m (11) ti ₊ t₂ refAssuming that the voltage is constant and equal to the peak amplitude k _v .V _m , during the time interval ti + t ₂ , we therefore have ^k V ^V m = ^V ref t ₂ t-jt ₂ + t ^ k. V vm (9) (10) ti ₊ t ₂ ref k .V vm (11) ti ₊ t ₂ ref

Se R for a resistência do interruptor (40), *3 em série com R^ e R₂, R = R_s + R^ + R₂ ^e θ interruptor está fechado durante t_o, então 0 valor médio da corrente I reIf R is the resistance of the switch (40), * 3 in series with R ^ and R ₂ , R = R _s + R ^ + R ₂ ^and θ switch is closed for t _o , then the average value of the current I re

2’ p 182 ’p 18

ferente à potência, supondo que está a passar para a terra virtual, é dada por:referring to power, assuming it is moving to virtual land, is given by:

t^ + t₂ t ^ + t ₂

ti-t₂ ti-t ₂

V_c(t)dt (12)V _c (t) dt (12)

Se o interruptor estiver fechado durante t^, o valor médio da corrente Ip(t) ê v_c(t)dt (13)If the switch is closed for t ^, the average value of the current Ip (t) is v _c (t) dt (13)

Considerando que a corrente é constante e igual à amplitude máxima I , durante o intervalo de tempo t ⁺ ^2* ^co^^inand° ^as equações (10) e (12), tem-se φ ^Rsh-^kc^eIm ^kv*^m*^Rsh*^kc*^Im R.I_p = - ₊ (14) refWhereas the current is constant and equal to the maximum amplitude I during the time t ^ ⁺ ^ 2 * ^co ° ^inan d equations (10) and (12), there is SH φ ^{k R k} c ^eI m v * ^ m * ^R sh * ^k c * ^I m RI _p = - ₊ (14) ref

Combinando as equações 11 e 13, tem-se:Combining equations 11 and 13, we have:

K._Ip = sh c m v m^ sn c m (15) refK. _Ip = sh cmvm ^ sn cm (15) ref

Para sinais sinusoidais durante o intervalo de tempo T, muito maior do que (t^ + t₂), a corrente média 1 θ ^: For sinusoidal signals during the time interval T, much greater than (t ^ + t ₂ ), the average current 1 θ ^:

(16)(16)

V .1 .cos 0 m m (17)V .1 .cos 0 m m (17)

J= ±R , .k ,k .J = ± R, .k, k.

sh v csh v c

2.V ref em que V .e I representam, respectivamente, valores das amplitudes máximas, enquanto 0 representa o desfasamento da corrente em relação à tensão. A influência do primeiro termo das equações 14 e 15 é zero pois a tensão média na resistência do shunt no secundário de um transformador de corrente é igual a zero.2.V ref where V. And I represent, respectively, values of the maximum amplitudes, while 0 represents the current lag in relation to the voltage. The influence of the first term of equations 14 and 15 is zero since the average voltage in the shunt resistance on the secondary of a current transformer is equal to zero.

Assim, para uma potência positiva, o valor médio da corrente Ip será positivo quando o bit do sinal algébrico for igual a 0 e negativo quando o bit do sinal algébrico for igual a 1. Para uma potência negativa, o valor médio da corrente Ip será negativo quando o bit do sinal algébrico for igual a 0 e positivo quando o bit do sinal algébrico for igual a 1.Thus, for a positive power, the average value of the current Ip will be positive when the bit of the algebraic signal is equal to 0 and negative when the bit of the algebraic signal is equal to 1. For a negative power, the average value of the current Ip will be negative when the bit of the algebraic sign is equal to 0 and positive when the bit of the algebraic sign is equal to 1.

Gerador do sinal de onda triangular (35) gerador do sinal de onda triangular (35), representado em forma de bloco na fig. 2, está representado com mais pormenor na fig. 4. A fig. 5 é um diagrama de tempos dos sinais usados na fig. 4. Na fig. 4, o gerador inclui um conversor de digital para analógico, representado na generalidade do lado esquerdo da figura, e um circuito de transferência de cargas, representado na generalidade do lado direito da figura. 0 conversor de digital para analógico, sob o controlo dos sinais Q₁, Q1B, Q₂,..., Qg, QóB do contador decrescente proporciona um par de tensões, arbitrariamente designadas por MSV e LSV, que fazem com que a carga seja armazenada em condensadores de capacidades diferentes (C^) e (C^), sendo essas cargas depois combinadas pelo circuito de transferência de cargas para produzir V^_w(t) - o sinal de onda triangular.Triangular wave signal generator (35) Triangular wave signal generator (35), shown as a block in fig. 2, is shown in more detail in fig. 4. Fig. 5 is a time diagram of the signals used in fig. 4. In fig. 4, the generator includes a digital to analog converter, represented generally on the left side of the figure, and a load transfer circuit, represented generally on the right side of the figure. The digital-to-analog converter, under the control of the signals Q ₁ , Q1B, Q ₂ , ..., Qg, QóB of the countdown timer provides a pair of voltages, arbitrarily called MSV and LSV, that cause the load to be stored in capacitors of different capacities (C ^) and (C ^), these charges being then combined by the charge transfer circuit to produce V ^ _w (t) - the triangular wave signal.

A porção de conversão inclui uma série de transístores MOS tipo N em cascata, (52) a (79), ligados ao longo de uma escada de resistências (80) a (86). Pelo facto de serem fabricadas na forma de circuito integrado, as resistências (80) a (86) podem ter valores quase idênticos e, se necessário, podem ser ajustadas usando um laser ou outras técnicas bem conhecidas. Um potencial de referência V_re^, de preferência -3,6 V, ê aplicado a um terminal da resistência superior (80), enquanto o terminal mais baixo da última resistência na cadeia, a resistência (86), está ligado à terra.The conversion portion includes a series of cascading N-type MOS transistors, (52) to (79), connected along a resistance ladder (80) to (86). Because they are manufactured in the form of an integrated circuit, resistors (80) to (86) can have almost identical values and, if necessary, can be adjusted using a laser or other well-known techniques. A reference potential V _re ^, preferably -3.6 V, is applied to a terminal of the upper resistor (80), while the lower terminal of the last resistor in the chain, resistor (86), is connected to earth.

Dois pares de transístores estão ligados em paralelo com cada resistência, um dos pares do lado direito, o lado de tensão mais significativa, e o outro par do lado esquerdo, o lado da tensão menos significativa. Por exemplo, os transístores (68) e (69) estão ligados em paralelo com a resistência (82), tal como os transístores (60) e (61). Analogamente, os transístores (61), (62), (69) e (70) estão ligados em paralelo com a resistência (83). Transístores alternados numa dada coluna têm as portas ligadas a uma fonte comum de sinais de entrada. Assim, os transístores (58), (60), (62) e (64) são ligados sob 0 controlo de um sinal de controlo Q-j_. Os restantes transístores nessa coluna, isto é, os transístores (59), (61), (63) e (65) são ligados de modo a serem controlados pelo complemento do sinal de controlo Q^, isto é, Q1B. Cada par das colunas interiores de transístores, por sua vez, está ligado de uma maneira análoga a outro transístor. Por exemplo, os transístores (60) e (61), ligados em paralelo, estão ligados em série ao transístor (55) controlado por Q2B. Os transístores (62) e (63), ligados em paralelo, estão ligados em série ao transistor (56) controlado por Q2. Esta disposição em cascata dos transístores continua até um par de linhas de saída para as tensões mais significativa e menos significativa.Two pairs of transistors are connected in parallel with each resistor, one pair on the right side, the most significant voltage side, and the other pair on the left side, the least significant voltage side. For example, transistors (68) and (69) are connected in parallel with resistor (82), as are transistors (60) and (61). Similarly, the transistors (61), (62), (69) and (70) are connected in parallel with the resistor (83). Alternating transistors in a given column have the ports connected to a common source of input signals. Thus, the transistors (58), (60), (62) and (64) are connected under the control of a control signal Q-j_. The rest of the transistors in that column, i.e., the transistors (59), (61), (63) and (65) are connected in order to be controlled by the complement of the control signal Q ^, i.e., Q1B. Each pair of the inner columns of transistors, in turn, is connected in a similar way to another transistor. For example, the transistors (60) and (61), connected in parallel, are connected in series to the transistor (55) controlled by Q2B. Transistors (62) and (63), connected in parallel, are connected in series to transistor (56) controlled by Q2. This cascading arrangement of the transistors continues up to a pair of output lines for the most significant and least significant voltages.

A tensão mais significativa é assim denominada porque o condensador (Cl) tem uma capacidade oito vezes maior do que a capacidade do condensador (C3) e, por conseguinte, a tensão na linha (MSV) tem um maior efeito no sinal de saída V^ (t) do que a tensão na linha (LSV). 0 condensador (C2) tem uma capacidade igual à soma das capacidades dos condensadores (01) e (C3). As linhas de saída (MSV) e (LSV), por sua vez, estão ligadas a um circuito de transferência de cargas (90), a partir do qual se origina o sinal de saída da onda triangular V.J. (t). Como já se indicou na fig. 2, o sinal de onda triangular está acoplado através da linha (32) ao comparador (30).The most significant voltage is so named because the capacitor (Cl) has a capacity eight times greater than that of the capacitor (C3) and therefore the line voltage (MSV) has a greater effect on the output signal V ^ (t) than the line voltage (LSV). The capacitor (C2) has a capacity equal to the sum of the capacitors of the capacitors (01) and (C3). The output lines (MSV) and (LSV), in turn, are connected to a charge transfer circuit (90), from which the output signal of the triangular wave V.J. (t). As already indicated in fig. 2, the triangular wave signal is coupled through the line (32) to the comparator (30).

A rede de transferência de cargas inclui três condensadores (Cl), (C2) e (C3) que estão ligados em tomo de um amplificador operacional (94). Esta rede tranfere as cargas elêctricas ponderadas colocadas no condensador (Cl) e no condensador (C3). Os sinais de relógio 01, 02, 03 e 04 controlam interruptores designados de tal modo que trans /22 ferem cargas das duas linhas de saída para os condensadores (Cl) e (C3) e depois para o condensador (C2). Os interruptores controlados por estes sinais de relógio são formados por uma estrutura CMOS na qual um dispositivo de canal P está ligado em paralelo com um dispositivo de canal N.The charge transfer network includes three capacitors (Cl), (C2) and (C3) that are connected around an operational amplifier (94). This network transfers the weighted electric loads placed on the capacitor (Cl) and the capacitor (C3). Clock signals 01, 02, 03 and 04 control switches designed in such a way that trans / 22 injects loads from the two output lines to the capacitors (Cl) and (C3) and then to the capacitor (C2). The switches controlled by these clock signals are formed by a CMOS structure in which a P channel device is connected in parallel with an N channel device.

circuito representado na fig. 4 proporciona uma onda triangular altamente linear com uma amplitude entre picos consistente. Por exemplo, utilizando um conversor de 6 bits mais o bit do sinal algébrico, o multiplicador da corrente pela tensão tem uma linearidade de tensão melhor do que 0,1%. Para facilitar o ensaio dos conversores prontos e permitir obter uma qualidade uniforme num grande número de circuitos integrados, utiliza-se um conversor de digital para analógico, em vez de um circuito analógico. 0 gerador dos sinais de relógio (93) que comanda o gerador de onda triangular é sintetizado na micropastilha. 0 ruído espectral desse relógio garante que a frequência da onda triangular não fica ligada à fase da frequência do sistema de distribuição de energia.circuit shown in fig. 4 provides a highly linear triangular wave with consistent peak amplitude. For example, using a 6-bit converter plus the bit of the algebraic signal, the current multiplier by voltage has a voltage linearity better than 0.1%. To facilitate the testing of ready-made converters and to achieve uniform quality in a large number of integrated circuits, a digital-to-analog converter is used instead of an analog circuit. The clock signal generator (93) that controls the triangular wave generator is synthesized in the microchip. The spectral noise of this watch ensures that the frequency of the triangular wave is not linked to the frequency phase of the power distribution system.

contador decrescente funciona para seleccionar uma derivação única na escada de resistências, e portanto um dos oito potenciais disponíveis, para ser fornecido como saída do potencial mais significativo do conversor, bem como uma única derivação e o correspondente potencial para ser fornecido como saída de tensão menos significativa do conversor. As tensões mais e menos significativas são ponderadas pelos valores relativos das capacidades dos condensadores (Cl) e (C3). 0 circuito está dimensionado de modo que / 'countdown timer works to select a single tap on the resistance ladder, and therefore one of the eight potentials available, to be supplied as output of the most significant potential of the converter, as well as a single tap and the corresponding potential to be supplied as a voltage output of the converter. The most and least significant voltages are weighted by the relative capacitor capacities (Cl) and (C3). The circuit is dimensioned so that / '

C1/C2 é igual a 8/9 e C3/C2 ê igual a 1/9. Estas relações podem ser obtidas com elevada precisão por técnicas fotólifco gráficas usadas na formação dos condensadores nas estruturas do circuito integrado. Uma vez que as tensões se apresentem nas linhas de saída, os sinais de relógio que controlam os interruptores transferem carga induzida por estes potenciais para os condensadores (Cl) e (C3) e depois, por sua vez, de cada um dos condensadores (Cl) e (C3) para o condensador (C2). Visto que o condensador (Cl) tem uma capacidade oito vezes maior do que o condensador (C3), o potencial na linha (MSV), à medida que é comutada de derivação em derivação, definirá oito grandes degraus do sinal de saída V^_w· Dentro de cada um destes grandes degraus, o efeito menor do potencial na linha (1SV), devido à menor capacidade do condensador (C3), definirá oito passos mais reduzidos dentro de cada passo grande.C1 / C2 is equal to 8/9 and C3 / C2 is equal to 1/9. These relationships can be obtained with high precision by photographic graphic techniques used in the formation of capacitors in the structures of the integrated circuit. Once the voltages are present in the output lines, the clock signals that control the switches transfer the load induced by these potentials to the capacitors (Cl) and (C3) and then, in turn, to each of the capacitors (Cl ) and (C3) for the capacitor (C2). Since the capacitor (Cl) has a capacity eight times greater than the capacitor (C3), the potential on the line (MSV), as it is switched from tap to tap, will define eight large steps of the output signal V ^ _w · Within each of these large steps, the smaller effect of the potential on the line (1SV), due to the lower capacitor capacity (C3), will define eight smaller steps within each large step.

condensador (C2) funciona como anel de retroacção do amplificador operacional (94). Depois da passagem dos transientes, a corrente de saída do amplificador (94) será nula. Assim, toda a carga será armazenada no condensador (C2) e a tensão na saída do amplificador será uma combinação linear das tensões mais e menos significativas.The capacitor (C2) acts as a feedback loop for the operational amplifier (94). After passing the transients, the output current of the amplifier (94) will be zero. Thus, the entire load will be stored in the capacitor (C2) and the voltage at the output of the amplifier will be a linear combination of the most and least significant voltages.

A fig. 5 representa a inter-relação dos sinais fornecidos para e do circuito da fig. 4. Os sinais Q1 a Qó estão representados, mas não os seus complementos. A utilização destes sinais para controlar os sinais do conversor pode ser mais facilmente compreendida por meio de um exemplo. De notar que no instante A, Q2 tem o nível elevado e todos os outros sinais Q1 e Q3 a Qó têm o nível baixo. Esta combinação de valores dos níveis torna condutores os transístores (53),(56)e(63) (bem cano outros) do lado menos significativo e os transístores (73), (77) e (79) (bem como outros) do lado mais significativo. Assim, MSV está ligada à terra e LSV à derivação entre as resistências (84) e (85). Portanto, a MSV ê a terra, e a LSV está dois degraus pequenos abaixo do potencial de terra (V _f é negativa). 0 nível de V^_w ê portanto a combinação ponderada de MSV e LSV em conjunção com o nível do degrau anterior de V^_w· Mudando as fases dos sinais de relógio 03 e 04 no instante t_c^_s como se mostra na fig. 5, a onda V_+isr ê tw invertida quando atinge 0 para proporcionar uma onda triangular oscilando entre V_Te£ positiva e V_re£ negativa.Fig. 5 represents the interrelation of the signals provided to and from the circuit of fig. 4. The signs Q1 to Qó are represented, but not their complements. The use of these signals to control the converter signals can be more easily understood by way of an example. Note that at time A, Q2 has a high level and all other signals Q1 and Q3 to Qó have a low level. This combination of level values makes transistors (53), (56) and (63) (as well as others) on the less significant side and transistors (73), (77) and (79) (as well as others) conductive. most significant side. Thus, MSV is connected to earth and LSV to the derivation between resistors (84) and (85). Therefore, the MSV is the earth, and the LSV is two small steps below the earth potential (V _f is negative). The level of V ^ _{w is} therefore the weighted combination of MSV and LSV in conjunction with the level of the previous step of V ^ _w · Changing the phases of the clock signals 03 and 04 at time t _c ^ _s as shown in fig. 5, the waveform V tw _{+ ISR} is inverted when it reaches 0 to provide a triangular waveform oscillating between positive V _Te and V _re £ £ negative.

Para uma transferência positiva com o relógio 03 equivalente ao relógio 01 e o relógio 04 equivalente ao relógio 02, ê negativa e a transferência de carga verifica-se da seguinte maneira:For a positive transfer with clock 03 equivalent to clock 01 and clock 04 equivalent to clock 02, it is negative and the charge transfer takes place as follows:

Q_cl(n) = Cl . /MSV - V_tw(n)JQ _cl (n) = Cl. / MSV - V _tw (n) J

Q_C3(n) = C3 . ÍLSV - V_tw(n)J (18)Q _C3 (n) = C3. ÍLSV - V _tw (n) J (18)

Q_C2(n) = C2 . Z~V_tw(n) - V₀J onde Qg(n) ê a carga num condensador durante o ciclo n, Cn é a capacidade do condensador (Cn) e Vq ê a tensão de desequilíbrio do amplificador operacional.Q _C2 (n) = C2. Z ~ V _tw (n) - V ₀ J where Qg (n) is the charge in a capacitor during cycle n, Cn is the capacitance of the capacitor (Cn) and Vq is the unbalance voltage of the operational amplifier.

Logo que o ciclo η + 1 se inicia, verifica-se uma transferência de carga para o condensador (C2), sen( ' do então as cargas nos condensadores (Cl), (C2) e (C3) dadas por:As soon as the cycle η + 1 begins, there is a transfer of charge to the capacitor (C2), sen ('then the charges on the capacitors (Cl), (C2) and (C3) given by:

Q_cl(n + 1) = -V_QC1Q _cl (n + 1) = -V _Q C1

Q_C3(n + 1) = -V_QC3 (19)Q _C3 (n + 1) = -V _Q C3 (19)

Q_c2(n +1) = Q_c2(n) + Δ QQ _c2 (n +1) = Q _c2 (n) + Δ Q

A Q = C3 A-SV - V_tw(n)7 + V₀C3 + Cl /ÁISV - V_tw(n)J + V_QC1 tvrAQ = C3 A-SV - V _tw (n) 7 + V ₀ C3 + Cl / ÁISV - V _tw (n) J + V _Q C1 tvr

Então, se for Cl + C3 = C2, ^Vtw⁽ⁿ⁺¹>So, if it is Cl + C3 = C2, ^V tw ^{(n + 1} >

Q_C2(n+l) c cQ _C2 (n + l) cc

V_tw(n₊1) = LSV jb ₊ MSV jA + V_Q (20)V _tw (n ₊ 1) = LSV jb ₊ MSV jA + V _Q (20)

A equação (20) mostra que o degrau n+1 não é influenciado pelo degrau n.Equation (20) shows that step n + 1 is not influenced by step n.

Para uma transferência negativa com o relógio 03 equivalente ao relógio 02 e o relógio 04 equivalente ao relógio 01, V^._w é positivo, e a transferência de carga ê calculada de maneira análoga, como se mostra nas equações seguintes.For a negative transfer with clock 03 equivalent to clock 02 and clock 04 equivalent to clock 01, V ^. _w is positive, and the charge transfer is calculated in a similar way, as shown in the following equations.

(21)(21)

Q_cl(n) = Cl. V_tw(n)Q _cl (n) = Cl. V _tw (n)

Q_c3(n) = C3. V_tw(n)Q _c3 (n) = C3. V _tw (n)

Q_c2(n) = C2/V_tw(n)-_Vo7Q _c2 (n) = C2 / V _tw (n) - _Vo 7

Q_cl(n+1) = C1(V_O-MSV)Q _cl (n + 1) = C1 (V _O -MSV)

Q_C3(n+l) = C3(V_q-LSV) (22)Q _C3 (n + l) = C3 (V _q -LSV) (22)

Q_c2(n+1) = C2/V_tw(n)-V₀7 + ÁQQ _c2 (n + 1) = C2 / V _tw (n) -V ₀ 7 + ÁQ

Δ q = C3(V₀-LSV) - C₃.V_tw(n) + C1(V_O-MSV) - Cl.V_tw(n) (23)Δ q = C3 (V ₀ -LSV) - C ₃ .V _tw (n) + C1 (V _O -MSV) - Cl.V _tw (n) (23)

(24)(24)

A utilização das fases 03 e 04 permite uma saída inversora ou não inversora mediante o controlo da trans ferência de carga para o condensador (C2). Como a tensão de desequilíbrio νθ desvia quer a face positiva quer a negativa da onda triangular, a tensão de desequilíbrio do amplificador não afecta a precisão do multiplicador. Também, a obtenção dos valores negativos a partir do conversor usando a mesma rede de resistências e os mesmos condensadores que para os valores positivos torna o sinal linear através do zero. Assim, embora cada passo na onda esteja relacionado com a tensão de referência e a capacidade dos condensadores (Cl), (C2), e (C3), os passos não estão relacionados com a qualidade do amplificador operacional (94). Por esta razão, e devido à estabilidade do relógio ao longo de qualquer número pequeno de ciclos, a onda triangular resultante é altamente linear. As relações particulares entre as capacidades dos condensadores (Cl) e (C3) e a do (C2) dependem do número n de bits usados no conversor de digital para analógico. Em particular:The use of phases 03 and 04 allows an inverter or non-inverter output by controlling the load transfer to the capacitor (C2). Since the unbalance voltage νθ deviates from both the positive and negative sides of the triangular wave, the amplifier's unbalance voltage does not affect the accuracy of the multiplier. Also, obtaining negative values from the converter using the same resistor network and the same capacitors as for positive values makes the signal linear through zero. Thus, although each step on the wave is related to the reference voltage and capacitor capacities (Cl), (C2), and (C3), the steps are not related to the quality of the operational amplifier (94). For this reason, and due to the clock's stability over any small number of cycles, the resulting triangular wave is highly linear. The particular relationships between capacitors capacities (Cl) and (C3) and that of (C2) depend on the number of bits used in the digital to analog converter. In particular:

nn

Ç3 ₌ 1 e Ç1 ₌ 2⁷ _ ₍ .Ç3 ₌ 1 and Ç1 ₌ 2 ⁷ _ ₍ .

C2 £ C2 ££ C2 £ C2

2² + 1 2² + 1 gerador do sinal de onda triangular (35) é sensível à estabilidade da fonte de referência de tensão.2 ² + 1 2 ² + 1 triangular wave signal generator (35) is sensitive to the stability of the voltage reference source.

Se esta fonte tiver derivas, serão introduzidos erros. Em par ticular, a consistência da amplitude entre picos da onda triangular depende da estabilidade da tensão de referência. Pará conseguir a estabilidade desejada, a tensão de referência é gerada da maneira descrita em conjunção com a fig. 15. 0 gerador da tensão de referência ê fabricado no mesmo circuito integrado que os outros circuitos aqui descritos.If this source has drift, errors will be introduced. In particular, the consistency of the amplitude between peaks of the triangular wave depends on the stability of the reference voltage. To achieve the desired stability, the reference voltage is generated in the manner described in conjunction with fig. 15. The reference voltage generator is manufactured on the same integrated circuit as the other circuits described herein.

A fig. 5 mostra o sinal da onda triangular resultante V^_w(t). Para um conversor de 7 bits (6 bits mais o bit do sinal algébrico) o sinal da onda tem 252degraus, 63 para cada quarto de período. A amplitude entre picos da onda triangular é igual a duas vezes a tensão de referência.Fig. 5 shows the signal of the resulting triangular wave V ^ _w (t). For a 7-bit converter (6 bits plus the bit of the algebraic signal) the wave signal has 252 degrees, 63 for each quarter period. The amplitude between peaks of the triangular wave is equal to twice the reference voltage.

Comparador de tensões (30)Stress Comparator (30)

A fig. 6 é um esquema mais pormenorizado do comparador de tensões (30), anteriormente representado em for ma de bloco na fig. 2, bem como o trajecto subsequente do sinal para gerar o sinal de comando do comutador. A fig. 7 é um diagrama de tempos dos sinais usados na fig. 6. 0 circuito da fig. 6 compara a tensão de saída V (t) proveniente do transformador de tensão (20) com a onda triangular (t) e, dependendo da comparação, emite um sinal de comando do interruptor para operar o interruptor (40).Fig. 6 is a more detailed diagram of the stress comparator (30), previously shown in block form in fig. 2, as well as the subsequent signal path to generate the switch command signal. Fig. 7 is a time diagram of the signals used in fig. 6. The circuit of fig. 6 compares the output voltage V (t) from the voltage transformer (20) with the triangular wave (t) and, depending on the comparison, emits a command signal from the switch to operate the switch (40).

Na fig. 6, o sinal V (t) proveniente do transformador de tensão (20) ê fornecido ao nodo (100) enquan to o sinal da onda triangular V^. (t) é fornecido ao nodo (102). Os nodos (100) e (102) podem ser ligados comutativamente a um condensador (04) por interruptores controlados com sinais de relógio 01 e 02, que são os mesmos sinais de relógio usados no gerador de onda triangular. Desta maneira, o comparador é sincronizado com o gerador de onda triangular. 0 outro eléctrodo do condensador (C4) está ligado ao comparador de tensões (30), enquanto o outro nodo do comparador (30) está ligado ao condensador (04) sob o controlo de um sinal de relógio 021.In fig. 6, the signal V (t) from the voltage transformer (20) is supplied to the node (100) while the signal of the triangular wave V ^. (t) is supplied to node (102). Nodes (100) and (102) can be commutably connected to a capacitor (04) by switches controlled with clock signals 01 and 02, which are the same clock signals used in the triangular wave generator. In this way, the comparator is synchronized with the triangular wave generator. The other electrode of the capacitor (C4) is connected to the voltage comparator (30), while the other node of the comparator (30) is connected to the capacitor (04) under the control of a clock signal 021.

comparador de tensões tem que funcionar em toda a extensão entre picos do sinal de onda triangular. Devido ao facto de os comparadores de tensões normalizados construídos com a tecnologia CMOS não terem uma larga tensão de entrada no nodo comum, o comparador (30) é controlado para ter a sua saída controlada quando a sua tensão de entrada for próxima do potencial de terra.Voltage comparator must work across the peaks of the triangular wave signal. Due to the fact that standard voltage comparators built with CMOS technology do not have a large input voltage at the common node, the comparator (30) is controlled to have its output controlled when its input voltage is close to the earth potential .

Os sinais de relógio adicionais representados nas fig. 6 e 7» isto é, 021 e 011, são assim designados /The additional clock signals shown in fig. 6 and 7 »that is, 021 and 011, are so designated /

devido à sua relação com os sinais de relógio 01 e 02. Em par ticular, 021 está ligado (nível elevado) durante um curto intervalo de tempo quando 02 está ligado, e 011 está ligado durante um curto intervalo de tempo em que 01 está ligado. Os interruptores controlados por estes sinais estão fechados quando o sinal que lhe ê fornecido está ligado.due to its relationship with the clock signals 01 and 02. In particular, 021 is on (high level) for a short time when 02 is on, and 011 is on for a short time when 01 is on . The switches controlled by these signals are closed when the signal supplied is connected.

terminal de saída do comparador (30) está ligado a um terminal de entrada da porta OU exclusivo (45), enquanto o bit do sinal algébrico NP é fornecido ao outro ter minai de entrada. A porta (45), por que vez, comanda um terminal de entrada de um flip-flop do tipo D (105), enquanto o outro terminal de entrada do flip-flop (105) está ligado para receber o sinal 011, alimentando assim o flip-flop com impulsos de relógio. A saída do flip-flop (105) proporciona o sinal de comando do interruptor M0, e o seu complemento, para accionar o interruptor CMOS (40). Devido ao facto de o sinal de relógio 011 que acciona o flip-flop tipo D (105) se seguir sempre a 01 a um determinado intervalo de tempo, intro duz-se no multiplicador um atraso médio t_g.Comparator output terminal (30) is connected to an exclusive OR port input terminal (45), while the algebraic signal bit NP is supplied to the other input terminal. The port (45), for one time, controls an input terminal of a D-type flip-flop (105), while the other input terminal of the flip-flop (105) is connected to receive the 011 signal, thus feeding the flip-flop with clock strokes. The flip-flop output (105) provides the command signal from the M0 switch, and its complement, to operate the CMOS switch (40). Due to the fact that the clock signal 011 that triggers the type D flip-flop (105) always follows 01 at a certain time interval, an average delay t _g is introduced in the multiplier.

Como se mostra na fig. 7, V_y(t) é encaminhado para o condensador (C4) fechando 02 e 021. Um ligeiro tempo depois, 01 permite que o sinal (t) seja aplicado ao con densador (C4). A tensão resultante VI no condensador(C4) ê dada por :As shown in fig. 7, V _y (t) is sent to the capacitor (C4) closing 02 and 021. A short time later, 01 allows the signal (t) to be applied to the condenser (C4). The resulting voltage VI in the capacitor (C4) is given by:

(26)(26)

Assim, a saída do comparador será determina- 30 da pelo maior de V^_w e V_y, Assim, se Vi for menor do que zero (a amplitude da onda triangular excede a tensão de entrada) e o bit de potência negativa NP for 0, então o comando do interruptor será 0. Pelo contrário, se V^ for maior do que zero, sendo NP igual a 0, então o comando do interruptor ê igual a 1.Thus, the output of the comparator will be determined by the greater of V ^ _w and V _y , Thus, if Vi is less than zero (the amplitude of the triangular wave exceeds the input voltage) and the negative power bit NP is 0, then the switch command will be 0. On the contrary, if V ^ is greater than zero, where NP is equal to 0, then the switch command is equal to 1.

Interruptor CMOS (40)CMOS Switch (40)

A fig. 8 é um esquema mais pormenorizado do interruptor CMOS (40) anteriormente representado em forma de bloco na fig. 2. 0 interruptor inclui dois dispositivos MOS complementares (110) e (120) ligados para receberem o sinal de comando do interruptor e o seu complemento das saídas do flip-flop de tipo D da fig. 6. Os dispositivos de canal N e P (110) e (120) estão ligados em paralelo para controlar o fornecimento de potencial do transformador de corrente (24) para o conversor de corrente em frequência (50) (representado na fig. 2). Os dispositivos CMOS são concebidos com geometrias tais que a condutância equivalente do interruptor é simétrica em relação ao zero. Os dispositivos complementares tomam o interruptor altamente linear, isto ê, tendo características uniformes independentemente da polaridade do potensial aplicado V (t). 0 interruptor CMOS (40) não proporV ciona qualquer sinal de saída quando aberto e proporciona uma corrente 1^(1) relacionada com o potencial aplicado V (t) quando o interruptor está fechado.Fig. 8 is a more detailed diagram of the CMOS switch (40) previously shown in the form of a block in fig. 2. The switch includes two complementary MOS devices (110) and (120) connected to receive the command signal from the switch and its complement to the type D flip-flop outputs of fig. 6. The N and P channel devices (110) and (120) are connected in parallel to control the potential supply from the current transformer (24) to the current to frequency converter (50) (shown in fig. 2) . CMOS devices are designed with geometries such that the equivalent conductance of the switch is symmetrical with respect to zero. The complementary devices take the switch highly linear, that is, having uniform characteristics regardless of the polarity of the applied potential V (t). The CMOS switch (40) does not provide any output signal when opened and provides a current 1 ^ (1) related to the applied potential V (t) when the switch is closed.

Na fig. 8 estão representadas as resistências Rl e R2, tal como as capacidades parasitas porta/fonte ( >In fig. 8 resistances R1 and R2 are represented, as well as the parasitic capacities door / source (>

e porta/dreno associadas com cada um dos dispositivos com canais N e P. No interruptor (40) ilustrado foram minimizadas três fontes principais de corrente parasita. São as correntes nos condensadores parasitas produzidas pelo sinal de comando do interruptor pelo relógio aplicado às portas dos transistores, a corrente devida à variação da capacidade porta-canal e a corrente proveniente dos díodos com polarização inversa dos transistores de canal P e N.and port / drain associated with each of the devices with channels N and P. On the switch (40) illustrated, three main sources of eddy current were minimized. These are the currents in the parasitic capacitors produced by the switch command signal by the clock applied to the transistor ports, the current due to the variation of the channel-port capacity and the current coming from the diodes with reverse polarization of the P and N channel transistors.

A resistência equivalente do interruptor em série com as resistências polissilicónicas (Rl) e (R2) ê concebida para ser constante na faixa dinâmica da tensão de entrada V (t). A injecção de carga ê minimizada e a linearidade da resistência equivalente em torno do zero optimizada quando o factor de geometria W/L dos transistores MOS de canal P e N satisfaz à equação seguinte, onde w é a largura,The equivalent resistance of the switch in series with the polysilicon resistances (R1) and (R2) is designed to be constant in the dynamic range of the input voltage V (t). The injection of load is minimized and the linearity of the equivalent resistance around zero is optimized when the geometry factor W / L of the channel MOS transistors P and N satisfies the following equation, where w is the width,

L é o comprimento,θ a mobilidade e C_Qx a capacidade por unidade de área do dieléctrico:L is the length, θ the mobility and C _Qx the capacity per unit area of the dielectric:

Φρ* ^C0x ⁼ Φη· Zn * ^C0x ⁽²⁷⁾ Φρ * ^C 0x ⁼ Φη · Zn * ^C 0x ⁽²⁷⁾

Na forma de realização preferida, (R^) e (Rg) são cada uma de cerca de 5 000 ohms, enquanto a resis?In the preferred embodiment, (R ^) and (Rg) are each about 5,000 ohms, while the?

tência em série (R ) do interruptor será de cerca de 100 s ohms. A injecção de carga provocada pelo acoplamento capacitivo entre o sinal de comando do interruptor (40) e a saída do interruptor é eliminada e a injecção de corrente minimizada, dividindo uniformemente a resistência entre as resistências (R^) e (R₂). Sem este cuidado na concepção do inter- 32 ruptor (40) os erros na medida da potência seriam consideravelmente maiores do que os admissíveis.The series voltage (R) of the switch will be about 100 s ohms. The load injection caused by the capacitive coupling between the switch command signal (40) and the switch output is eliminated and the current injection minimized, evenly dividing the resistance between the resistors (R ^) and (R ₂ ). Without this care in the design of the switch (40), the errors in the power measurement would be considerably greater than the allowable ones.

A corrente I^(t) proveniente do interruptor está relacionada com a potência consumida ou gerada no siste ma de distribuição. A maneira como esta corrente é convertida num sinal que varia na sua frequência com a potência medi da está descrita a seguir.The current I ^ (t) coming from the switch is related to the power consumed or generated in the distribution system. The way in which this current is converted into a signal that varies in frequency with the measured power is described below.

Conversor com equilíbrio de cargas (50)Load Balanced Converter (50)

Utiliza-se um circuito multiplicador da ten são pela corrente atrás descrito para cada fase do sistema de distribuição. A fig. 9 é um esquema do conversor com equi líbrio de cargas (50) para converter corrente de um ou mais multiplicadores num sinal de frequência. Para ilustração, o sistema representado na fig. 9 admite que se trata de um sis tema trifásico com três multiplicadores; porém, será evidente que podem medir-se muitas ou poucas fases. A fig. 10 é um diagrama de tempos dos sinais usados na fig. 9. Na fig. 9, o conversor (50) está representado como recebendo sinais de três fases. As tensões de saída V (t) dos transformadores de corrente de cada uma das três fases são aplicadas aos nodos (141), (142) e (143). Os sinais de comando dos interruptores M01, M02 e M03 são fornecidos aos terminais (144), (145) e (146). Como atrás se explicou, os sinais de comando dos interruptores são combinados em circuitos OU EXCLUSIVO com o sinal de potência negativa NP por portas (45) para controlar interruptores (40) associados com as fases correspondentes. Os sinais de saída dos interruptores são somados num nodoA voltage multiplier circuit described above is used for each phase of the distribution system. Fig. 9 is a schematic of the converter with load balance (50) for converting current from one or more multipliers into a frequency signal. For illustration, the system shown in fig. 9 admits that it is a three-phase system with three multipliers; however, it will be evident that many or few phases can be measured. Fig. 10 is a time diagram of the signals used in fig. 9. In fig. 9, the converter (50) is shown as receiving three phase signals. The output voltages V (t) of the current transformers of each of the three phases are applied to the nodes (141), (142) and (143). The control signals from switches M01, M02 and M03 are supplied to terminals (144), (145) and (146). As explained above, the control signals from the switches are combined in OR EXCLUSIVE circuits with the negative power signal NP by ports (45) to control switches (40) associated with the corresponding phases. The output signals from the switches are added to a node

- 33 (NIN). Um quarto interruptor (177) acoplado a um potencial de referência ^-^_ref através da resistência (R_r) está ligado em paralelo com os interruptores das três fases. Como se explicará mais adiante, a corrente proveniente do interruptor de referência (177) é usada para equilibrar as correntes dos interruptores das fases.- 33 (NIN). A fourth switch (177) coupled to a reference potential ^- ^ _re f through the resistor (R _r ) is connected in parallel with the switches of the three phases. As will be explained later, the current from the reference switch (177) is used to balance the currents of the phase switches.

Os três interruptores (40) para as correntes das fases, e um interruptor (177) para o potencial de referên cia, são todos adaptados fabricando-os usando geometrias à escala. Fabricando todos os interruptores CMOS e as resistências associadas em proximidade estreita na matriz do circuito integrado, serão compensados os efeitos da temperatura, visto que a temperatura terá o mesmo efeito na resistência (R_p) associada com o interruptor (177) que nas outras resistências. Além disso, a deriva devida à instabilidade a longo prazo da temperatura de todas as resistências varia da mesma maneira, anulando-se mais uma vez mutuamente.The three switches (40) for the phase currents, and a switch (177) for the reference potential, are all adapted by making them using scale geometries. By manufacturing all CMOS switches and associated resistors in close proximity in the integrated circuit matrix, the effects of temperature will be compensated, since the temperature will have the same effect on the resistance (R _p ) associated with the switch (177) as in other resistors . In addition, the drift due to the long-term temperature instability of all resistances varies in the same way, canceling each other out again.

Para as entradas das correntes das fases, as resistências são Rl + R2 + R , enquanto para a tensão de s referência as resistências são a resistência (R^) θ a resistência do interruptor(R_rs), sendo:For phase current inputs, the resistances are Rl + R2 + R, while for the reference voltage the resistances are the resistance (R ^) θ the switch resistance (R _rs ), being:

Rl + R2Rl + R2

Apenas uma resistência única (R_p) ê usada com o interruptor (177) em vez do par de resistências usado com os outros interruptores. Isso permite que todos os interruptores operem / em torno dos zero volts e minimizem o efeito de corpo doOnly a single resistor (R _p ) is used with the switch (177) instead of the resistor pair used with the other switches. This allows all switches to operate / around zero volts and minimize the body effect of the

CMOS. A influência de injecção de cargas do interruptor (177) e proporcional à carga. A plena carga, esta injecção de carga, cerca de 5 nA, é muito menor do que a corrente de reposição ^ref , cerca de 200CMOS. The load injection influence of the switch (177) is proportional to the load. At full load, this load injection, about 5 nA, is much less than the replacement current ^ ref, about 200

nodo de adição (NIN) ê ligado à entrada inversora de um amplificador operacional para fins especiais (150), enquanto a entrada não inversora do amplificador (150) é ligado à terra. Um condensador (C5) é ligado através do amplificador (150), tal como também um interruptor (152) que opera sob o controlo de um sinal RCAP do condensador de reposição. 0 teralinal de saída (INT) do amplificador (150) está ligado a um terminal de entrada do comparador de tensões (160) que, por sua vez, controla um flip-flop tipo D (162).addition node (NIN) is connected to the inverter input of a special purpose operational amplifier (150), while the non-inverting input of the amplifier (150) is connected to earth. A capacitor (C5) is connected via the amplifier (150), as well as a switch (152) which operates under the control of an RCAP signal from the replacement capacitor. The output terminal (INT) of the amplifier (150) is connected to an input terminal of the voltage comparator (160) which, in turn, controls a type D flip-flop (162).

outro terminal de entrada do flip-flop (162) está ligado para receber um sinal de relógio (Fl) muito estável e de grande precisão proveniente de um oscilador controlado por cristal. 0 terminal de saída (INT) do amplificador operacional (150) também está ligado através de detectores de nível (164) e (165) a um terminal de entrada da porta OU EXCLUSIVO (170). A saída da porta OU EXCLUSIVO, juntamente com o sinal (P2), também derivado do oscilador controlado por cristal, controlam um outro flip-flop tipo D (175) para fornecer o sinal de bit de sinal algébrico negativo NP.another flip-flop input terminal (162) is connected to receive a very stable and highly accurate clock signal (F1) from a crystal controlled oscillator. The output terminal (INT) of the operational amplifier (150) is also connected via level detectors (164) and (165) to an input terminal of the OR EXCLUSIVE port (170). The EXCLUSIVE OR port output, together with the (P2) signal, also derived from the crystal-controlled oscillator, controls another type D flip-flop (175) to provide the NP negative algebraic signal bit signal.

circuito na fig. 9 funciona da seguinte maneira. A corrente controlada pela tensão proveniente de cada uma das fases medidas ê fornecida ao nodo de adiçãocircuit in fig. 9 works as follows. The voltage-controlled current from each of the measured phases is supplied to the addition node

(NIN), onde é integrada pelo condensador (C5) /interruptor (152) aberto/. Â medida que a carga se acumula no condensador (C5), o sinal de saída do amplificador operacional (150) diminui. Mais ou menos a zero volts, o comparador (160) accio nará o flip-flop (162) que, no próximo sinal de relógio (EI), proporciona o fecho do interruptor (177) pelo sinal IMPRC.(NIN), where it is integrated by the capacitor (C5) / switch (152) open /. As the charge accumulates in the capacitor (C5), the output signal from the operational amplifier (150) decreases. At about zero volts, the comparator (160) will activate the flip-flop (162) which, at the next clock signal (EI), provides the closing of the switch (177) by the IMPRC signal.

interruptor (177) liga a tensão de referência ao nodo de adiçao (NIN), fornecendo assim uma corrente negativa calibrada que equilibra o efeito das correntes positivas das fases no condensador (C5). Portanto, retira-se carga do condensador (C5). À medida que o potencial no nodo (INT) aumenta, o comparador (160) ê desactivado e desliga-se o potencial de referência. A corrente dos interruptores das fases faz então com que se armazene de novo carga no condensador (C5) para repetir o processo. Os impulsos no sinal IMPRC na fig. 10 mostram como este processo é repetido sempre que o potencial no nodo de adição (NIN) atinge o nível apropriado.switch (177) links the reference voltage to the addition node (NIN), thus providing a calibrated negative current that balances the effect of the positive phase currents on the capacitor (C5). Therefore, charge is removed from the condenser (C5). As the potential at the node (INT) increases, the comparator (160) is deactivated and the reference potential is switched off. The current from the phase switches then causes the charge to be stored again in the capacitor (C5) to repeat the process. The impulses in the IMPRC signal in fig. 10 show how this process is repeated whenever the potential at the addition node (NIN) reaches the appropriate level.

processo anterior funciona satisfatoriamente, a menos que o sinal algébrico da corrente das fases que estão a ser medidas e o sinal algébrico da corrente proveniente de -V_ref sejam os mesmos. Neste caso, a carga fornecida ao nodo (NIN) não será equilibrada, acumulando-se cada vez mais carga no condensador (05). Eventualmente, a tensão de saída do amplificador operacional (150) atingirá (ver a fig. 10), que é cerca de 3 V. Esta tensão de limiar é detectada pelos detectores de nível (164) e (165) e faz com que a porta OU EXCLUSIVO (170), no impulso de relógio (P2) seguinte, accione o flip-flop (175) e mude o sinal al- 36 gébrico do bit NP de potência negativa. Ao mesmo tempo, outro circuito lógico, não representado, liga o sinal RCAP para repor o condensador (G5) θ fazer arrancar de novo o processo. Devido ao facto de o sinal do bit NP ser reenviado para trás para as portas (45) que controlam os interruptores (40) associados com as três fases, o funcionamento do comparador (l60) recomeçará com a polaridade da corrente de referência oposta à polaridade da corrente proveniente dos multiplicadores.previous process works satisfactorily, unless the algebraic signal of the current of the phases being measured and the algebraic signal of the current from -V _re f are the same. In this case, the charge supplied to the node (NIN) will not be balanced, and more and more charge will accumulate in the capacitor (05). Eventually, the output voltage of the operational amplifier (150) will reach (see fig. 10), which is about 3 V. This threshold voltage is detected by the level detectors (164) and (165) and causes the door OR EXCLUSIVE (170), in the next clock pulse (P2), activate the flip-flop (175) and change the alphabetic signal of the negative power NP bit. At the same time, another logic circuit, not shown, turns on the RCAP signal to reset the capacitor (G5) θ to start the process again. Due to the fact that the signal of the NP bit is sent back to the ports (45) that control the switches (40) associated with the three phases, the operation of the comparator (l60) will restart with the polarity of the reference current opposite the polarity current from the multipliers.

Ao longo de um intervalo de tempo dado, o tempo durante o qual o sinal IMPRC está activo ê uma medida da energia consumida ou fornecida. Este período de actividade ê medido com grande precisão por um relógio comandado por cristal, que fornece um sinal Pl. Se o intervalo de tempo for T e o número de impulsos for N, entãoOver a given time interval, the time that the IMPRC signal is active is a measure of the energy consumed or supplied. This period of activity is measured with great precision by a crystal-controlled clock, which provides a signal Pl. If the time interval is T and the number of pulses is N, then

T.T.

ref 'Pl (29)ref 'Pl (29)

Resolvendo em ordem a N, com R „ = R + ’ ref rSolving N in order, with R „= R +’ ref r

R.R.

rs k(R^+R₂+R_s) = k.Rrs k (R ^ + R ₂ + R _s ) = kR

τ. $ .Pl.R_ref (30) ou refτ. $ .Pl.R _ref (30) or ref

Substituindo os valores da equação 17:Replacing the values in equation 17:

T Pl ^R«v,«^k:-,r»7_m.k„.I_m.cos0 r _ ¹ sn v m c m ^Λ refT Pl ^R «v,« ^k: -, r »7 _m .k„ .I _m .cos0 r _ ¹ sn vmcm ^Λ ref

4. V ref ref4. V ref ref

R (31)R (31)

T.P1 R„-u .k„.V_ .k_ .I_.cos0 = π- . snvmcm .k refT.P1 R „-u .k„ .V_ .k_ .I_.cos0 = π-. snvmcm .k ref

4. V ref4. V ref

VV

VV

Usando K = produto das correntes e P^Using K = product of chains and P ^

K(V .1 .cos0) N = T . -2^2t V „2 ref refK (V .1 .cos0) N = T. -2 ^ 2t V „2 ref ref

Por conseguinte, a frequência éTherefore, the frequency is

K.V .1 ,cos0 Ν ₌ -2—37 4. V 2 ref’ rei 'ref (32) (33) sinal de saída IMPRC do circuito representado na fig. 9 ê um sinal que tem uma taxa de impulsos propor cional à soma dos produtos da tensão de entrada pela corrente de entrada para todas as fases. Assim, para n fases, sendo i a fase:KV .1, cos0 Ν ₌ -2—37 4. V 2 ref 'king' ref (32) (33) IMPRC output signal of the circuit shown in fig. 9 is a signal that has a pulse rate proportional to the sum of the products of the input voltage and the input current for all phases. Thus, for n phases, being ia phase:

Ar Ar ^{00 3 0 (34)} £ -_OV „2 ref refAir Air ^{00 3 0 (34)} £ - _O V „2 ref ref

Este sinal de saída pode excitar directamente um motor passo-a-passo de bobina única para um mostrador mecânico digital ou analógico da energia consumida pela aplicação. Para os contadores de energia residenciais de mostrador analógico convencionais, tais como os que são usados nos Estados Unidos, os impulsos de saída accionarão um mecanismo analógico para afixar o consumo de energia numa série de mostradores ou para accionar um resgistador digital medidor de ciclos. Se se usarem os impulsos de saída com um visualizador electrónico, não é usado o motor passo-a-passo e a indicação NP do si- 38 / nal algébrico da potência permite medir potência consumida e fornecida usando registadores separados, ou então a soma dos consumos e dos fornecimentos de potência. Adicionalmente, o sinal de saída pode ser usado numa certa variedade de aplicações, por exemplo, ser usado para proporcionar uma retroacção para o local de consumo ou de fornecimento para efectuar uma regulação de uma maneira desejada.This output signal can directly excite a single-coil stepper motor to a digital or analog mechanical display of the energy consumed by the application. For conventional analog display residential energy meters, such as those used in the United States, the output pulses will trigger an analog mechanism to display energy consumption on a series of displays or to trigger a digital cycle meter rescuer. If the output pulses are used with an electronic viewer, the stepper motor is not used and the NP indication of the 38-algebraic power signal allows measuring the power consumed and supplied using separate registers, or the sum of the consumption and power supplies. In addition, the output signal can be used in a variety of applications, for example, to be used to provide feedback to the place of consumption or supply to effect regulation in a desired manner.

A fig. 11 é um esquema de blocos que ilustra o funcionamento do amplificador operacional (150) representado na forma de bloco na fig. 9. No esquema de blocos da fig. 11, o amplificador operacional (150) inclui um rodo de entrada , uma tensão de desequilíbrio inerente ^voff_set ^e um nó de saída a partir do qual é fornecida a tensão de saída 0 anel de retroacção inclui a retroacção do amplificador operacional principal (183) com um ganho G3, um amplificador com auto-polarização (181) com um ganho G1 e um amplificador de acoplamento (182) com um ganho G2. Se os amplificadores com auto-polarização e de acoplamento tiverem níveis de polarização diferentes, diferindo de um valor Δν (desadaptação das tensões de polarização), então, quando a tensão de saída V , for zero, a tensão de entrada em V. é a tensão residual:Fig. 11 is a block diagram illustrating the operation of the operational amplifier (150) represented in the form of a block in fig. 9. In the block diagram of fig. 11, the operational amplifier (150) includes an input squeegee, an inherent unbalance voltage ^v off _se t ^and an output node from which the output voltage is supplied. The feedback loop includes feedback from the main operational amplifier ( 183) with a G3 gain, an auto-polarized amplifier (181) with a G1 gain and a coupling amplifier (182) with a G2 gain. If the self-polarizing and coupling amplifiers have different polarization levels, differing from a value Δν (mismatch of polarization voltages), then, when the output voltage V is zero, the input voltage in V. is the residual stress:

ÒV.G2 ₊ V._n.01. G2 ₊ (V._{n +} V_offset)._G3 = V_Qut (35) paraÒV.G2 ₊ V. _n .01. G2 ₊ (V. _{n +} V _offset ). _G3 = V _Qut (35) for

V =0 V = V out * in residual ^Voff_sef ^{G3 + Av}-^G2 residualV = 0 V = V out * in residual ^V off _if f ^{G3 + Av} - ^G2 residual

G1.G2 + G3 (36)G1.G2 + G3 (36)

- 39 / '- 39 / '

Se G1 e G2 >> G3, então y = v _ÇL2_ ₊ Δ v r^> Αν , ~γ\ residual ^voffset* G1.G2 ⁺ G1 ^— G1 ^kl} If G1 and G2 >> G3, then y = v _ÇL2_ ₊ Δ vr ^> Αν, ~ γ \ residual ^v offset * G1.G2 ⁺ G1 ^- G1 ^kl}

Com V 50 mV e G1 £% 50 000, a tensão residual será menor do que ljaV.With V 50 mV and G1 £% 50 000, the residual voltage will be less than ljaV.

Para reduzir o efeito da tensão de desequilíbrio ^voff_se-j- d^e G1 quando G1 está a amplificar a tensão residual em (NIN), utiliza-se uma técnica de auto-polarização, que está representada com mais pormenor na fig. 12. A fig. 13 ê um diagrama de tempos dos sinais usados na fig. 12. 0 circuito da fig. 12 inclui uma representação do ganho G3 do amplificador operacional (183), do ganho G2 do amplificador de acoplamento (182) e do ganho G1 do amplificador de auto-polarização (181). 0 ganho G4- representa o ganho do amplificador de acoplamento no amplificador secundário. 0 amplificador (181) está ligado ao interruptor BIAS (187), ao amplificador de zero (188) e ao nodo de adição (191). 0 amplificador (183) está ligado quer ao interruptor de zero (188) quer ao terminal (NIN), bem como a um segundo nodo de adição (193), por sua vez ligado ao terminal de saída (INT). 0 amplificador (182) está ligado entre o interruptor de compensação automática do zero (186), ao condensador (C7) e a um nodo de adição (193), enquanto o amplificador (184) está ligado ao interruptor ABIAS (185), ao condensador (C6) e ao nodo de adição (191).To reduce the effect of the unbalance voltage ^v off _se -j- d ^and G1 when G1 is amplifying the residual voltage in (NIN), an auto-polarization technique is used, which is shown in more detail in fig. 12. Fig. 13 is a timing diagram of the signals used in fig. 12. The circuit of fig. 12 includes a representation of the G3 gain of the operational amplifier (183), the G2 gain of the coupling amplifier (182) and the G1 gain of the self-polarizing amplifier (181). The gain G4- represents the gain of the coupling amplifier in the secondary amplifier. The amplifier (181) is connected to the BIAS switch (187), the zero amplifier (188) and the addition node (191). The amplifier (183) is connected to either the zero switch (188) or the terminal (NIN), as well as a second addition node (193), which in turn is connected to the output terminal (INT). The amplifier (182) is connected between the automatic zero compensation switch (186), the capacitor (C7) and an addition node (193), while the amplifier (184) is connected to the ABIAS switch (185), to the condenser (C6) and the addition node (191).

funcionamento do circuito representado na fig. 12 pode compreender-se com referência à fig. 13. Quandooperation of the circuit shown in fig. 12 can be understood with reference to fig. 13. When

- 40 o sinal (de nível elevado) BIAS fechar o interruptor (187), a entrada para o amplificador (181) será ligada à terra. Um tempo de espera t depois do fecho do interruptor (187) permite a descarga de todas as capacidades parasitas e impede a transferência de informação errada de polarização para o amplificador (184). Passado o tempo de espera t , o sinal (de nível elevado) ABIAS fecha o interruptor (185). Os ganhos dos anéis G1 e G4 estabilizam o potencial ⁿ° condensa dor (C6) de tal modo que o amplificador (181) se mantém na sua zona linear de funcionamento para compensar V_of£2· interruptor (187) é aberto quando BIAS passa para o nível baixo. Ao mesmo tempo, o interruptor ZERO (108) fecha-se para permitir que a tensão de entrada no nodo (NIN) seja fornecida ao amplificador (181). Um curto intervalo de tempo depois, o sinal AZ fecha o interruptor (186), completando o anel de retroacção. 0 tempo entre a passagem do sinal de polarização para o nível baixo e o fecho do interruptor (186) pelo sinal AZ assegura que a tensão mantida pelo condensador (07) está relacionada com o desvio residual no nodo (NIN) apenas, e não com o ruído de comutação. Durante esse tempo, o sinal ABIAS está no nível elevado, o condensador (C6) está carregado com a tensão V . A entrada- 40 the BIAS (high level) signal closes the switch (187), the input to the amplifier (181) will be earthed. A waiting time t after closing the switch (187) allows the discharge of all parasitic capacities and prevents the transfer of wrong polarization information to the amplifier (184). After the waiting time t, the ABIAS (high level) signal closes the switch (185). The gains of rings G1 and G4 stabilize the potential ^no condenser (C6) in such a way that the amplifier (181) remains in its linear operating zone to compensate for V _o f £ 2 · switch (187) is opened when BIAS goes to the low level. At the same time, the ZERO switch (108) closes to allow the input voltage at the node (NIN) to be supplied to the amplifier (181). A short time later, the AZ signal closes the switch (186), completing the feedback loop. The time between the passage of the bias signal to the low level and the closing of the switch (186) by the AZ signal ensures that the voltage maintained by the capacitor (07) is related to the residual deviation in the node (NIN) only, and not with switching noise. During this time, the ABIAS signal is at the high level, the capacitor (C6) is charged with voltage V. The entrance

ABIAS (NIN) é então amplificada por G1 para alimentar o condensador (C7) com uma tensão que ® amplificada pelo amplificador (G2) para proporcionar uma correcção no nodo (193) para corrigir a saída INT. θ a tensão necessária no condensador (C7) para reduzir a ^v _giduaq através do nodo de adição (193).ABIAS (NIN) is then amplified by G1 to supply the capacitor (C7) with a voltage that ® amplified by the amplifier (G2) to provide a correction at the node (193) to correct the INT output. θ the required voltage across the capacitor (C7) to reduce ^v q _gidua through the addition node (193).

Fabricando os amplificadores G2 e G4 da mesma maneira, com a mesma geometria e a mesma polarização, o efeito de Δν (ver a equação 34) é reduzido e proporciona-se um sistema livre de tensão de desvio para o amplificador G3.By manufacturing amplifiers G2 and G4 in the same way, with the same geometry and polarization, the effect of Δν (see equation 34) is reduced and a deviation voltage-free system is provided for the G3 amplifier.

A estrutura também compensa as derivas de temperatura de curto e longo prazo.The structure also compensates for short and long term temperature drifts.

A fig. 14 é um esquema pormenorizado do amplificador operacional (150) com ajuste automático de zero, representado na forma de bloco na fig. 9. 0 amplificador (150) inclui um amplificador operacional primário (200) e um amplificador operacional secundário ou servocomandado (210).Fig. 14 is a detailed diagram of the operational amplifier (150) with automatic zero adjustment, shown as a block in fig. 9. The amplifier (150) includes a primary operational amplifier (200) and a secondary or servo-controlled operational amplifier (210).

circuito está ligado para receber os sinais BIAS ZERO,circuit is connected to receive the BIAS ZERO signals,

ABIAS e AZ descritos em conjunção com a fig. 13. 0 transístor (185) é o interruptor ABIAS, o transístor (186) é o interruptor AZ, enquanto os transístores (187) proporcionam o interruptor BIAS e os transístores (188) o interruptor ZERO. Os transístores adicionais (216) e (217) são transístores fictícios para compensar a injecção de cargas para os conden sadores (C6) e (C7), evitando assim qualquer dependência, relativamente à frequência, do sinal BIAS, aproximadamente 256 hz.ABIAS and AZ described in conjunction with fig. 13. The transistor (185) is the ABIAS switch, the transistor (186) is the AZ switch, while the transistors (187) provide the BIAS switch and the transistors (188) the ZERO switch. The additional transistors (216) and (217) are fictitious transistors to compensate for the injection of loads for the condensers (C6) and (C7), thus avoiding any dependence, regarding the frequency, of the BIAS signal, approximately 256 hz.

No amplificador operacional primário (200), foram atribuídas aos transístores referências numéricas que teminam com a, enquanto os transístores correspondentes no amplificador secundário têm referências numéricas que terminam em ”b. No amplificador primário, os transístores (304a) e (306a) proporcionam um andar em cascata, os transis tores (300a) e (301a) formam a carga, enquanto o transistor (303a) controla a carga. Os transístores (305a) e (307a) sãoIn the primary operational amplifier (200), the transistors have been assigned numerical references that end with a, while the corresponding transistors in the secondary amplifier have numerical references that end in ”b. In the primary amplifier, the transistors (304a) and (306a) provide a cascade stage, the transistors (300a) and (301a) form the load, while the transistor (303a) controls the load. Transistors (305a) and (307a) are

- 42 um par diferencial. 0 transistor (302a) ê um andar de saída, funcionando o transistor (311) como fonte de corrente. 0 transístor (312) proporciona uma fonte de corrente para polarizar o transistor tampão (308)<s 0 condensador (08) proporciona a estabilização do anel aberto.- 42 a differential pair. The transistor (302a) is an output stage, the transistor (311) functioning as a current source. The transistor (312) provides a current source to polarize the buffer transistor (308) <s The capacitor (08) provides stabilization of the open ring.

amplificador primário (200) utiliza a tensão nos terminais do condensador (C7) para controlar o nível de polarização do transistor (303a), um dispositivo MOS de canal p. Utiliza-se um dispositivo de canal p e não um dispositivo de canal n devido à sua característica de deriva reduzida. Pelo contrário, devido ao seu ganho mais elevado, os dispositivos de canal n são usados no par diferencial (305a) e (307a). Mudando o nível de polarização do transistor (303a) altera-se o comportamento do par diferencial (305a) e (307a) alterando assim a tensão de desvio de entrada do amplificador primário.primary amplifier (200) uses the voltage at the capacitor terminals (C7) to control the polarization level of the transistor (303a), a p-channel MOS device. A p-channel device is used and not an n-channel device due to its reduced drift characteristic. On the contrary, due to their higher gain, channel n devices are used in the differential pair (305a) and (307a). Changing the polarization level of the transistor (303a) changes the behavior of the differential pair (305a) and (307a), thus changing the input bypass voltage of the primary amplifier.

Para compensar a deriva a longo prazo, bem como as variações de temperatura, ê desejável variar a tensão nos terminais do condensador (C7) de maneira apropriada.To compensate for long-term drift, as well as temperature variations, it is desirable to vary the voltage at the capacitor terminals (C7) appropriately.

Ê essa a função do amplificador servocomandado (210). 0 funcionamento do amplificador servocomandado ou secundário (210) ê semelhante ao do amplificador primário (200) na medida em que o transistor (303b) controla a carga (300b, 301b) em resposta à tensão nos terminais do condensador (C6). As variações resultantes no funcionamento do par diferencial (305b, 307b) accionam o andar de saída (302b) que, como será explicado, através do interruptor (186) permite a variação do potencial no condensador (C7) da maneira apropriada.This is the function of the servo-controlled amplifier (210). The operation of the servo-controlled or secondary amplifier (210) is similar to that of the primary amplifier (200) in that the transistor (303b) controls the load (300b, 301b) in response to the voltage at the capacitor terminals (C6). The resulting variations in the operation of the differential pair (305b, 307b) activate the output stage (302b) which, as will be explained, through the switch (186) allows the potential variation in the capacitor (C7) to be properly adjusted.

- 43 Quando se fecha o interruptor de polarização (187), as portas dos transistores (305b) e (307b) são curtocircuitadas entre si através do interruptor e, portanto, ficam ambas ligadas para receber o potencial do nodo (RIR). A manutenção do interruptor BIAS (187) fechado, mantêm fechado o interruptor de auto-polarização (ABIAS) (185) (ver a fig.- 43 When the polarization switch (187) is closed, the doors of the transistors (305b) and (307b) are short-circuited by means of the switch and, therefore, both are connected to receive the potential of the node (RIR). Keeping the BIAS switch (187) closed keeps the auto-polarization switch (ABIAS) closed (185) (see fig.

para o diagrama de tempos). Quando isso se verifica, o condensador (C6) é ligado ao nodo (B) e, portanto, polarizado com Vg-j-Ag· θ^οιη efeito, a tensão no condensador (C6) ê periodicamente refrescada.for the time diagram). When this happens, the capacitor (C6) is connected to the node (B) and, therefore, polarized with Vg-j-Ag · θ ^οιη effect, the voltage in the capacitor (C6) is periodically cooled.

Então, o interruptor (185) abre-se, o interruptor ZERO (188) fecha-se e o interruptor BIAS (187) abre-se. Isso liga a porta do transístor (305b) às portas de ambos os transistores (306a) e (307a) para detectar qualquer diferença de potencial relativamente ao transistor (305b).Then, the switch (185) opens, the ZERO switch (188) closes and the BIAS switch (187) opens. This links the transistor port (305b) to the ports of both transistors (306a) and (307a) to detect any potential differences from the transistor (305b).

Com efeito, o transistor (307a) acciona o transístor (305b). Quando o interruptor de auto-polarização ABIAS (186) está fechado, o nodo (B) está ligado ao condensador (C7) para refre_s car a tensão existente no mesmo. Assim, a tensão de desequilíbrio do amplificador primário ê reduzida à tensão residual ^Vresidual*In effect, the transistor (307a) drives the transistor (305b). When the ABIAS auto-polarization switch (186) is closed, the node (B) is connected to the capacitor (C7) to cool the voltage therein. Thus, the unbalance voltage of the primary amplifier is reduced to the residual voltage ^V residual *

A fig. 15 ê um esquema do circuito para gerar a tensão de referência. Como atrás se descreveu, a precisão do contador de energia depende grandemente da precisão da fonte de referência de tensão (ver por exemplo a equação 32). 0 circuito ilustrado é uma fonte de tensão baseada no intervalo entre as bandas permitidas de energia nos semicondutores, mais concretamente neste caso baseada na sensibili44 dade diferente à temperatura da tensão base-emissor V-g e na variação da tensão base-emissor dos transístores bipolares. Em particular, os transístores (245) e (246) são fabricados com uma geometria diferente da dos transístores (240), (241), (242) e (244). Os transístores (240) a (242) e (244) têm uma dimensão igual a metade da do transístor (245) e um quarto da dimensão do transístor (246). 0 transístor (244) funciona com um oitavo da corrente, o transístor (245) com um quarto da corrente e o transístor (246) com metade da corrente dos transístores (240) a (242). Um divisor de tensão constituído pelas resistências (R3) e (R4), mas que pode também incluir resistências de ajuste (não representadas), está ligado entre o emissor do transístor (246) e V atravês do transístor (250). Um amplificador operacional (260) tem um terminal de entrada ligado entre as resistências (R3) e (R4), e o outro terminal de entrada ligado ao emissor do transístor (240). A saída do amplificador operacional (260) está ligada aos transístores de comando (250), (251), (252), (253), (254) e (255).Fig. 15 is a circuit diagram for generating the reference voltage. As described above, the accuracy of the energy meter depends largely on the accuracy of the voltage reference source (see for example equation 32). The illustrated circuit is a voltage source based on the interval between the allowed energy bands in the semiconductors, more specifically in this case based on the different sensitivity to the temperature of the base-emitter voltage V-g and the variation of the base-emitter voltage of the bipolar transistors. In particular, the transistors (245) and (246) are manufactured with a different geometry than that of the transistors (240), (241), (242) and (244). Transistors (240) to (242) and (244) have a size equal to half that of the transistor (245) and a quarter of the size of the transistor (246). The transistor (244) operates with one eighth of the current, the transistor (245) with a quarter of the current and the transistor (246) with half the current of the transistors (240) to (242). A voltage divider consisting of resistors (R3) and (R4), but which can also include adjustment resistors (not shown), is connected between the emitter of the transistor (246) and V through the transistor (250). An operational amplifier (260) has an input terminal connected between resistors (R3) and (R4), and the other input terminal connected to the emitter of the transistor (240). The output of the operational amplifier (260) is connected to the control transistors (250), (251), (252), (253), (254) and (255).

gerador de tensão de referência baseado no intervalo entre as bandas de energia representado na fig. 15 inclui pilhas de transistores (244), (245) e (246) para gerar um intervalo entre as bandas de energia triplo do de um dispositivo único. 0 intervalo maior minimiza o efeito de qualquer erro da tensão de desequilíbrio introduzido pelo amplificador diferencial (260). Uma série de andares em cascata (255) e (256), (254) e (257), etc. proporciona fontes de corrente calibradas para os transistores (240), (241), etc.reference voltage generator based on the interval between the energy bands shown in fig. 15 includes stacks of transistors (244), (245) and (246) to generate a gap between energy bands triple that of a single device. The larger interval minimizes the effect of any unbalanced voltage error introduced by the differential amplifier (260). A series of cascading floors (255) and (256), (254) and (257), etc. provides calibrated current sources for transistors (240), (241), etc.

É bem conhecido que a tensão base-emissor (Vgg) d-θ uni transístor varia substancialmente com a temperatura. Por exemplo, um dispositivo bipolar típico terá uma tensão Vg_E que diminui com a temperatura de cerca de -2 mV por grau Celsius. Obviamente, em toda a gama de temperaturas de funcionamento do medidor de energia, que abrange temperaturas ambientes quer muito baixas, quer muito altas (-40°C a +85°C), esta variação produziria variações tão grandes da tensão de referência que destruiriam a precisão do contador de energia. Ê também bem conhecido que a variação da tensão base-emissor Δν_ΕΕ de dois transístores funcionando com den sidades de corrente diferentes pode ter um coeficiente de temperatura positivo. 0 circuito representado combina os dois efeitos para proporcionar uma tensão de referência que é substancialmente independente da temperatura. A tensão de saída no terminal ν^θ^, pode então ser separada ou isolada e utilizada para proporcionar V_re^ nas fig. 4 e 9.It is well known that the base-emitter voltage (Vgg) d-θ in a transistor varies substantially with temperature. For example, a typical bipolar device will have a voltage Vg _E that decreases with a temperature of about -2 mV per degree Celsius. Obviously, over the entire operating temperature range of the energy meter, which covers both very low and very high ambient temperatures (-40 ° C to + 85 ° C), this variation would produce such large variations in the reference voltage that it would destroy the accuracy of the energy meter. It is also well known that the variation in the base-emitter voltage Δν _ΕΕ of two transistors operating at different current _densities can have a positive temperature coefficient. The circuit shown combines the two effects to provide a reference voltage that is substantially independent of temperature. The output voltage at the terminal ν ^ θ ^, can then be separated or isolated and used to provide V _re ^ in figs. 4 and 9.

A tensão V^_E dos transístores (240), (241) e (242) é:The voltage V ^ _E of the transistors (240), (241) and (242) is:

^VBE240-2 ³ onde I é a corrente de s e A^ as áreas de (240), sistores (244), (245) e ^VBE244-6 ⁼ k T _Tti ^X1 q ^Ln I .A-, S JL saturação, 1^ (241) e (242), (246) é: ^V BE240-2 ³ where I is the current of s and A ^ the areas of (240), sistors (244), (245) and ^V BE244-6 ⁼ k T _Tti ^X 1 q ^Ln I .A-, S JL saturation , 1 ^ (241) and (242), (246) is:

(38) a corrente de emissor A tensão V^_E dos tranLn ^rs‘ (39)(38) the emitter current The voltage V ^ _E of the tranLn ^r s' (39)

- 46 Portanto a diferença é:- 46 So the difference is:

Δν.Δν.

BEBE

V.V.

BE esquerdaBE left

direita q = 3kt Ln 8 (40) refright q = 3kt Ln 8 (40) ref

-V.-V.

BE direita ^R3·-* ^R4 < ^AvBE-^VQ^{i Uli} BE right ^R3 · - * ^R4 < ^Av BE- ^V Q ^{i Uli}

A influência da temperatura em cerca de 85^V/°C e sobre V^g ê de cerca de -2 mV/°C, sendo (R3-R4)/R3 igual a cerca de 11,3.The temperature influence at about 85 ° V / ° C and over V ° g is about -2 mV / ° C, with (R3-R4) / R3 equal to about 11.3.

Como foi descrito, o contador de energia segundo a presente invenção proporciona uma medição muito exacta da energia consumida ou fornecida por um sistema de distribuiçãoo Embora tenha sido descrita uma forma de realização preferida da presente invenção com referência a circuitos específicos, o escopo da invenção encontra-se nas reivindicações anexas.As described, the energy meter according to the present invention provides a very accurate measurement of the energy consumed or supplied by a distribution system. Although a preferred embodiment of the present invention has been described with reference to specific circuits, the scope of the invention lies based on the attached claims.

Claims (81)

ReivindicaçõesClaims 1. - Sistema para a medição da energia eléctrica em um circuito compreendendo:1. - System for measuring electrical energy in a circuit comprising: meios de detecção de tensão acoplados ao circuito para fornecer um primeiro sinal relacionado com a tensão no circuito;voltage sensing means coupled to the circuit to provide a first voltage-related signal in the circuit; meios de detecção de corrente acoplados ao circuito para fornecer um segundo sinal relacionado com a corrente no circuito;current detection means coupled to the circuit to provide a second signal related to the current in the circuit; meios de multiplicação ligados para receber o primeiro sinal e o segundo sinal para proporcionar um terceiro sinal que tem uma intensidade de corrente representativa do produto do primeiro pelo segundo sinais;multiplication means connected to receive the first signal and the second signal to provide a third signal having a current intensity representative of the product of the first by the second signals; meios de conversão ligados para receber o terceiro sinal e proporcionar um quarto sinal com uma frequência relacionada com o produto do primeiro para o segundo sinais; caracterizado por os meios de conversão incluírem meios de bit de sinal algébrico para fornecer um sinal digital do bit do sinal algébrico aos meios de multiplicação, tendo o referido sinal digital um primeiro estado quando se consome energia no circuito e um segundo estado quando a energia é fornecida pelo circuito.connected conversion means for receiving the third signal and providing a fourth signal with a product related frequency from the first to the second signal; characterized in that the conversion means include bit algebraic signal means to supply a digital signal of the bit of the algebraic signal to the multiplication means, said digital signal having a first state when energy is consumed in the circuit and a second state when energy is provided by the circuit. 2. - Sistema de acordo com a reivindicação 1, caracterizado por os meios de multiplicação compreenderem:2. - System according to claim 1, characterized in that the multiplication means comprise: meios de geração de sinais para gerar um sinal variá48 vel periodicamente;signal generating means for generating a periodically variable signal; meios de comparação ligados para receber quer o sinal variável periodicamente ou um dos primeiro e segundo sinais seleccionado e, em resposta a isso, proporcionar um sinal de saída dos meios de comparação quando o sinal variável periodicamente tiver uma relação pré-determinada com o primeiro ou o segundo sinais seleccionado; e meios de fonte de corrente controlados por meio de interruptores, ligados de modo a funcionarem sob o controlo do sinal de saída dos meios de comparação e ligados por forma a receberem o outro dos primeiro e segundo sinais e fornecer o terceiro sinal.comparison means connected to receive either the variable signal periodically or one of the selected first and second signals and, in response, provide an output signal from the comparison means when the variable signal periodically has a predetermined relationship with the first or the second selected signal; and current source means controlled by means of switches, connected so as to operate under the control of the output signal of the comparison means and connected so as to receive the other of the first and second signals and provide the third signal. 3, - Sistema de acordo com a reivindicação 2, caracterizado por o sinal de saída dos meios de comparação ser determinado pelas amplitudes relativas do sinal variável periodicamente comparado com o primeiro ou segundo sinais seleccionado.System according to claim 2, characterized in that the output signal of the comparison means is determined by the relative amplitudes of the variable signal periodically compared to the selected first or second signal. 4, - Sistema de acordo com a reivindicação 3, caracterizado por ser o primeiro sinal o sinal seleccionado dos referidos primeiro e segundo sinais.System according to claim 3, characterized in that the first signal is the signal selected from said first and second signals. 5, - Sistema de acordo com a reivindicação 2, caracterizado por compreender ainda meios lógicos ligados de modo a receberem o sinal de saída dos meios de comparação e ligados por forma a receberem o sinal digital proveniente dos meios do bit do sinal algébrico, controlando os referidos meios lógicos os meios de fonte de corrente controlados por interruptores em resposta quer ao sinal de saída dos / ->System according to claim 2, characterized in that it further comprises logic means connected so as to receive the output signal from the comparison means and connected so as to receive the digital signal from the bit means of the algebraic signal, controlling the said logic means the current source means controlled by switches in response to either the output signal of the / -> meios de comparação, quer ao sinal digital do bit do sinal algébrico.means of comparison, or to the digital signal of the bit of the algebraic signal. 6. - Sistema de acordo com a reivindicação 5, caracterizado por os meios lógicos serem constituídos por uma porta OU EXCLUSIVO.6. - System according to claim 5, characterized in that the logical means are constituted by an OR EXCLUSIVE door. 7. - Sistema de acordo com a reivindicação 2, caracterizado por os meios de comparação compreenderem:7. System according to claim 2, characterized in that the means of comparison comprise: um primeiro interruptor para ligar o sinal seleccionado dos referidos primeiro e segundo sinais a um primeiro terminal de um primeiro meio de armazenamento de cargas;a first switch for connecting the signal selected from said first and second signals to a first terminal of a first load storage medium; um segundo interruptor para ligar o sinal variável periodicamente ao primeiro terminal;a second switch to periodically connect the variable signal to the first terminal; meios de comparação de tensões tendo um primeiro eléctrodo ligado a um segundo terminal dos primeiros meios de armazenamento de cargas, um segundo eléctrodo ligado a um potencial de referência e um eléctrodo de saída ligado de modo a fornecer o sinal de saída dos meios de comparação; e um terceiro interruptor ligado entre os primeiro e segundo eléctrodos.voltage comparison means having a first electrode connected to a second terminal of the first charge storage means, a second electrode connected to a reference potential and an output electrode connected in order to provide the output signal of the comparison means; and a third switch connected between the first and second electrodes. 8. - Sistema de acordo com a reivindicação 7, caracterizado por tanto o primeiro como o segundo interruptores serem controlados por sinais de relógio que controlam igualmente os meios geradores de sinais para desse modo sincronizar os primeiro e segundo sinais com os meios geradores de sinais.System according to claim 7, characterized in that both the first and the second switches are controlled by clock signals that also control the signal generating means to thereby synchronize the first and second signals with the signal generating means. 9. - Sistema de acordo com a reivindicação 2, caracterizado por os meios de fonte de corrente controlados por interruptores compreenderem:System according to claim 2, characterized in that the current source means controlled by switches comprise: um interruptor de semicondutores ligado de modo a funcionar sob o controlo do sinal de saída dos meios de comparação ;a semiconductor switch connected so as to operate under the control of the output signal of the comparison means; primeiros meios de resistência tendo um terminal ligado ao interruptor de semicondutores e outro terminal ligado para receber o outro dos referidos primeiro e segundo sinais; e segundos meios de referência ligados entre o interruptor de semicondutores e os meios de conversão.first resistance means having a terminal connected to the semiconductor switch and another terminal connected to receive the other of said first and second signals; and second reference means connected between the semiconductor switch and the conversion means. 10. - Sistema de acordo com a reivindicação 9, caracterizado por o interruptor de semicondutores compreender dois transistores de efeito de campo complementares ligados em paralelo um com o outro e ligados em série entre os primeiro e segundo meios de resistência.System according to claim 9, characterized in that the semiconductor switch comprises two complementary field effect transistors connected in parallel with each other and connected in series between the first and second resistance means. 11. - Sistema de acordo com a reivindicação 10, caracterizado por cada um dos transistores de efeito de campo incluirem um elêctrodo de porta ligado para receber ou o sinal de saída dos meios de comparação ou o seu complemento.11. A system according to claim 10, characterized in that each of the field effect transistors includes a gate electrode connected to receive either the output signal from the comparison means or its complement. 12. - Sistema de acordo com a reivindicação 10, caracterizado por os primeiros meios de resistência compreenderem uma primeira resistência e os segundos meios de resistência compreenderem uma segunda resistência com um valor óhmico igual ao da primeira resistência.12. A system according to claim 10, characterized in that the first resistance means comprise a first resistance and the second resistance means comprise a second resistance with an ohmic value equal to that of the first resistance. 13. - Sistema de acordo com a reivindicação 1,13. - System according to claim 1, - 51 caracterizado por o conversor compreender:- 51 characterized in that the converter comprises: meios de acumulação de cargas ligados para receber o terceiro sinal e acumular cargas a partir do mesmo;charge accumulation means connected to receive the third signal and accumulate charges therefrom; meios de compensação de cargas para fornecer carga numa quantidade controlada para os meios de acumulação de cargas; e meios de controlo ligados aos meios de acumulação de cargas e aos meios de compensação de cargas para regular os meios de compensação de cargas para fazer com que eles forneçam ao longo do tempo a mesma quantidade de carga que o terceiro sinal.charge compensation means for supplying charge in a controlled amount to the charge accumulation means; and control means connected to the charge accumulation means and the charge compensation means to regulate the charge compensation means to ensure that they provide the same amount of charge over time as the third signal. 14. - Sistema de acordo com a reivindicação 13, caracterizado por os meios de controlo proporcionarem um sinal de controlo para controlar os meios de compensação de cargas.14. A system according to claim 13, characterized in that the control means provide a control signal for controlling the load compensation means. 15. - Sistema de acordo com a reivindicação 14, caracterizado por o sinal de controlo para controlar os meios de compensação de cargas ser o quarto sinal.15. The system of claim 14, wherein the control signal for controlling the load compensation means is the fourth signal. 16. - Sistema de acordo com a reivindicação 13, caracterizado por os meios de compensação de cargas compreenderem:16. System according to claim 13, characterized in that the load compensation means comprise: uma fonte de corrente;a current source; um interruptor da fonte de corrente para ligar a fonte de corrente aos meios de acumulação de carga; e controlando os meios de controlo o interruptor da fonte de corrente.a current source switch for connecting the current source to the charge accumulation means; and controlling the control means the switch of the current source. 17. - Sistema de acordo com a reivindicação 16, caracterizado por o interruptor da fonte de corrente ser constituído por um par de transístores de campo complementares.17. The system according to claim 16, characterized in that the current source switch consists of a pair of complementary field transistors. 18. - Sistema de acordo com a reivindicação 16, caracterizado por os meios de acumulação de carga serem cons tituídos por um condensador.18. The system according to claim 16, characterized in that the charge accumulation means consist of a capacitor. 19. - Sistema de acordo com a reivindicação 16, caracterizado por os meios de controlo compreenderem:19. The system of claim 16, characterized in that the control means comprise: meios amplificadores ligados aos meios de acumulação de cargas para detectar a carga acumulada e, em resposta a essa detecção, proporcionar um sinal de saída do amplificador;amplifier means connected to the charge accumulation means to detect the accumulated charge and, in response to that detection, provide an output signal from the amplifier; meios de comparação ligados para receber o sinal de saída do amplificador e, em resposta ao mesmo, controlar o interruptor da fonte de corrente; e meios detectores de limiar ligados para receber o sinal de saída do amplificador e, em resposta ao facto de o sinal de saída do amplificador atingir um valor de limiar presente, fornecer o· sinal digital do bit de sinal algébrico.comparison means connected to receive the output signal from the amplifier and, in response to it, control the switch of the current source; and connected threshold detector means for receiving the output signal from the amplifier and, in response to the fact that the output signal from the amplifier reaches a present threshold value, providing the digital signal of the algebraic signal bit. 20. - Sistema de acordo com a reivindicação 1, caracterizado por os meios de detecção da corrente compreenderem um primeiro transformador.20. System according to claim 1, characterized in that the current sensing means comprise a first transformer. 21. - Sistema de acordo com a reivindicação 20, caracterizado por os meios de detecção da tensão compreende53 rem ou um segundo transformador ou um divisor de tensão.21. The system of claim 20, wherein the voltage sensing means comprises 53 either a second transformer or a voltage divider. 22,- Sistema de acordo com a reivindicação 1, caracterizado por;22. The system of claim 1, characterized by; o circuito incluir um certo número de fases;the circuit includes a number of phases; os meios detectores de tensão compreenderem um dispositivo detector de tensão separado acoplado a cada uma das fases;the voltage sensing means comprise a separate voltage sensing device coupled to each of the phases; os meios detectores de corrente compreenderem um dispositivo detector de corrente acoplado a cada uma das fases;the current sensing means comprise a current sensing device coupled to each of the phases; e os meios de multiplicação compreenderem um multiplicador ligado ao dispositivo de detecção de tensão e ao dispositivo de detecção de corrente de cada uma das fases.and the multiplication means comprise a multiplier connected to the voltage detection device and the current detection device of each of the phases. 23·- Sistema de acordo com a reivindicação 22, caracterizado por os meios conversores compreenderem um só conversor ligado a todos os multiplicadores separados.23. The system of claim 22, wherein the converter means comprises a single converter connected to all separate multipliers. 24.- Num sistema para a medição de energia elêc trica em um circuito que inclui meios detectores de tensão acoplados ao circuito para fornecer um primeiro sinal relativo à tensão no circuito, e meios detectores de corrente acoplados ao circuito para fornecer um segundo sinal referido à corrente no circuito, aparelho que compreende;24.- In a system for measuring electrical energy in a circuit that includes voltage detecting means coupled to the circuit to provide a first signal related to the voltage in the circuit, and current detecting means coupled to the circuit to provide a second signal referring to the current in the circuit, device that comprises; meios de multiplicação ligados para receber o primeiro sinal e o segundo sinal e proporcionar um terceiro sinal representativo do produto do primeiro pelo segundo sinais;multiplication means connected to receive the first signal and the second signal and to provide a third signal representative of the product of the first by the second signals; meios de conversão ligados para receber o terceiro sinal e proporcionar um quarto sinal com uma frequência relacionada com o produto do primeiro pelo segundo sinais; caracterizado por os meios de multiplicação incluirem:conversion means connected to receive the third signal and provide a fourth signal with a frequency related to the product of the first by the second signals; characterized by the means of multiplication including: meios geradores de sinais para gerar digitalmente um sinal que varia periodicamente; e meios comparadores ligados para receber o primeiro sinal e o sinal que varia periodicamente e fornecer um sinal binário de controlo de um primeiro estado quando o primeiro sinal exceder o sinal que varia periodicamente e de um estado oposto quando o sinal que varia periodicamente exceder o primeiro sinal.signal generating means for digitally generating a signal that varies periodically; and comparator means connected to receive the first signal and the periodically varying signal and provide a binary control signal of a first state when the first signal exceeds the periodically varying signal and an opposite state when the periodically varying signal exceeds the first signal. 25. - Sistema de acordo com a reivindicação 24, caracterizado por os meios de geração de sinais compreenderem;25. The system of claim 24, wherein the means for generating signals comprises; meios conversores digital-analógico para gerar uma tensão mais significativa e uma tensão menos significativa;digital-to-analog converters to generate more significant and less significant voltage; e meios de transferência de cargas para combinar as tensões mais significativa e menos significativa para propor cionar um sinal de saída.and charge transfer means for combining the most significant and least significant voltages to provide an output signal. 26. - Sistema de acordo com a reivindicação 25, caracterizado por os meios de conversão digital-analógico compreenderem:26. - System according to claim 25, characterized in that the digital-to-analog conversion means comprise: um certo número de meios resistivos ligados em série tendo nodos intermédios, estando os referidos meios ligados entre uma primeira e uma segunda fonte de potencial; e meios de rede ligados aos referidos meios resistivos ligados em série para ligar nodos intermédios seleccionados aos meios de transferência de cargas.a number of resistive means connected in series having intermediate nodes, said means being connected between a first and a second potential source; and network means connected to said resistive means connected in series to connect selected intermediate nodes to the load transfer means. 27.- Sistema de acordo com a reivindicação 26, caracterizado por os meios de reàe compreenderem um certo número de interruptores.27. The system of claim 26, characterized in that the control means comprise a number of switches. 28.- Sistema de acordo com a reivindicação 27, caracterizado por os meios de transferência de cargas compre enderem:28. The system of claim 27, characterized in that the load transfer means comprise: primeiros meios de armazenamento de cargas ligados para receber a tensão mais significativa; e segundos meios de armazenamento de cargas susceptíveis de serem ligados aos primeiros meios de armazenamento de cargas; e terceiros meios de armazenamento de cargas ligados para receber a tensão menos significativa e susceptíveis de serem ligados aos segundos meios de armazenamento de cargas.first cargo storage means connected to receive the most significant voltage; and second cargo storage means capable of being connected to the first cargo storage means; and third load storage means connected to receive the least significant voltage and likely to be connected to the second load storage means. 29. - Sistema de acordo com a reivindicação 28, caracterizado por os meios de conversão digital-analógico estarem ligados para receber n sinais de relógio.29. The system of claim 28, wherein the digital-to-analog conversion means are connected to receive n clock signals. 30. - Sistema de acordo com a reivindicação 29, caracterizado por os primeiro, segundo e terceiro meios de armazenamento de cargas compreenderem um primeiro (Cl), um segundo (C2) e um terceiro (C3) condensadores; e a capacidade Cl + C3 ser igual a C2.30. The system of claim 29, wherein the first, second and third charge storage means comprise a first (Cl), a second (C2) and a third (C3) capacitor; and the Cl + C3 capacity is equal to C2. 31. - Sistema de acordo com a reivindicação 30, caracterizado por as capacidades Cl31. System according to claim 30, characterized in that the capacities Cl C2 e C3 serem tais que:C2 and C3 are such that: nn Cl = 2² „ C3 = 1Cl = 2 ² „C3 = 1 Õ2 n ^e C2 nÕ2 n ^and C2 n 2²+ 1 2²+ 12 ² + 1 2 ² + 1 32,- Conversor de corrente para frequência, caracterizado por compreender:32, - Current to frequency converter, characterized by comprising: um primeiro nodo ligado para receber uma corrente de sinal a converter num sinal com uma frequência relacionada com a corrente do sinal;a first node connected to receive a signal current to be converted into a signal with a frequency related to the signal current; meios de acumulação de cargas ligados entre o primeiro nodo e um segundo nodo para acumular cargas provenientes da corrente do sinal;charge accumulation means connected between the first node and a second node to accumulate charges from the signal current; uma fonte de corrente de referência ligada ao primeiro nodo através de primeiros meios de interruptor para proporcionar uma corrente de referência de polaridade oposta â da corrente de sinal;a reference current source connected to the first node via first switch means to provide a reference current of opposite polarity to the signal current; meios de controlo ligados entre os primeiro e segundo nodos para detectar a carga acumulada e em resposta a essa detecçâo proporcionar um sinal de controlo para controlar os primeiros meios de interruptor para ligar-a fonte de corrente de referência ao primeiro nodo;control means connected between the first and second nodes to detect the accumulated load and in response to that detection provide a control signal to control the first switch means for connecting the reference current source to the first node; meios detectores ligados ao segundo nodo para detectar quando é que a polaridade da fonte de corrente de referência e a corrente do sinal são iguais e, em resposta a isso, fornecer um sinal NP.detector means connected to the second node to detect when the polarity of the reference current source and the signal current are the same and, in response, provide an NP signal. 33. - Conversor de acordo com a reivindicação 32, caracterizado por compreender ainda primeiros meios lógicos ligados para receber o sinal NP e mudar a polaridade da corrente do sinal.33. The converter according to claim 32, characterized in that it also comprises first connected logic means for receiving the NP signal and changing the polarity of the signal current. 34. - Conversor de acordo com a reivindicação 32, caracterizado por compreender ainda;34. The converter of claim 32, further comprising; uma fonte de primeiros sinais de relógio;a source of early clock signals; segundos meios lógicos ligados para receber o sinal de controlo e os primeiros sinais de relógio e, em resposta, fornecer o sinal de controlo para os primeiros meios de interruptor para um número inteiro de períodos de relógio.second connected logic means for receiving the control signal and the first clock signals and, in response, providing the control signal for the first switch means for a whole number of clock periods. 35. - Conversor de acordo com a reivindicação 32, caracterizado por os meios de controlo compreenderem;35. The converter according to claim 32, characterized in that the control means comprise; meios amplificadores ligados ao primeiro nodo que fornecem um sinal de saída do amplificador indicativo do potencial do primeiro nodo; e meios comparadores ligados para receber o sinal de saída do amplificador e ligados para receber um primeiro potencial e, em resposta a uma relação pré-determinada entre o sinal de saída do amplificador e o primeiro potencial, fornecer o sinal de controlo.amplifier means connected to the first node that provide an output signal from the amplifier indicative of the potential of the first node; and comparator means connected to receive the output signal from the amplifier and connected to receive a first potential and, in response to a predetermined relationship between the output signal of the amplifier and the first potential, supply the control signal. 36. - Conversor de acordo com a reivindicação 35, caracterizado por os meios detectores compreenderem:36. The converter according to claim 35, characterized in that the detecting means comprise: meios de detecção de nível ligados ao segundo nodo para receber o sinal de saída do amplificador e fornecer o sinal NP quando o sinal de saída do amplificador atingir o limiar seleccionado.level detection means connected to the second node to receive the output signal from the amplifier and provide the NP signal when the output signal from the amplifier reaches the selected threshold. 37. - Sistema para proporcionar uma corrente de saída relacionada com o produto da corrente e da tensão num circuito, caracterizado por compreender:37. - System for providing an output current related to the product of current and voltage in a circuit, characterized by comprising: meios de detecção da tensão acoplados ao circuito para fornecer um primeiro sinal relacionado com o potencial no circuito;voltage sensing means coupled to the circuit to provide a first signal related to the potential in the circuit; meios detectores de corrente acoplados ao circuito para fornecer um segundo sinal relacionado com a corrente no circuito;current detecting means coupled to the circuit to provide a second signal related to the current in the circuit; meios geradores de sinais incluindo meios conversores digital-analógico para gerar um sinal que varia periodicamente;signal generating means including digital-to-analog converting means to generate a signal that varies periodically; meios comparadores ligados para receber quer o sinal que varia periodicamente quer um segundo sinal dos referidos primeiro e segundo sinais e, em resposta, proporcionar um sinal de saída dos meios de comparação quando o sinal que varia periodicamente estiver numa relação pré-determinada com o primeiro dos valores seleccionado dos referidos primeiro e segundo sinais; e meios de fonte de corrente controlados por interruptores ligados para receber o outro sinal dos referidos primeiro e segundo sinais e fornecer um terceiro sinal sob o controlo do sinal de saída dos meios de comparação.connected comparator means for receiving either the periodically varying signal or a second signal from said first and second signals and, in response, providing an output signal from the comparison means when the periodically varying signal is in a predetermined relationship with the first selected values of said first and second signs; and current source means controlled by switches connected to receive the other signal from said first and second signals and provide a third signal under the control of the output signal from the comparison means. 38, - Sistema para a medição da energia elêctrica num circuito no qual se dispõe de um primeiro sinal rela/ - 5938, - System for measuring electrical energy in a circuit with a first rel / / 59 signal 7% cionado com a tensão no circuito e um segundo sinal, que é desequilibrado, relacionado com a corrente no circuito, caracterizado por compreender:7% related to the voltage in the circuit and a second signal, which is unbalanced, related to the current in the circuit, characterized by comprising: meios comparadores ligados para receber o primeiro sinal e ligados para receber um sinal variável, fornecendo os meios comparadores um sinal de interruptor em resposta a uma relação pré-determinada entre o primeiro sinal e o sinal variável; e meios de fonte de corrente controlados por interrupt£ res ligados para receber o segundo sinal e fornecer uma corrente em resposta ao mesmo sob o controlo do sinal de interruptor.comparator means connected to receive the first signal and connected to receive a variable signal, the comparator means providing a switch signal in response to a predetermined relationship between the first signal and the variable signal; and current source means controlled by switches connected to receive the second signal and supply a current in response thereto under the control of the switch signal. 39.- Sistema de acordo com a reivindicação 38, caracterizado por os meios comparadores compreenderem:39. The system of claim 38, wherein the comparator means comprise: um primeiro nodo ligado para receber o primeiro sinal ;a first node connected to receive the first signal; um segundo nodo ligado para receber o sinal variável;a second node connected to receive the variable signal; meios de armazenamento de cargas para armazenar cargas;cargo storage means for storing cargo; um comparador de tensões que tem um primeiro terminal ligado a uma primeira fonte de tensão e tendo um segundo terminal ligado aos meios de armazenamento de cargas;a voltage comparator that has a first terminal connected to a first voltage source and having a second terminal connected to the load storage means; um primeiro interruptor ligado entre o primeiro nodo e os meios de armazenamento de cargas;a first switch connected between the first node and the load storage means; um segundo interruptor ligado entre o segundo nodo e os meios de armazenamento de cargas; e um terceiro interruptor ligado entre o primeiro terminal e o segundo terminal.a second switch connected between the second node and the load storage means; and a third switch connected between the first terminal and the second terminal. 40. - Processo para a medição de energia eléctri ca num circuito, caracterizado por compreender:40. - Process for measuring electrical energy in a circuit, characterized by comprising: a detecção da tensão e da corrente no circuito e o fornecimento de um primeiro sinal representativo do produto da tensão e da corrente, tendo a corrente um sentido que ê determinado pelo facto de o circuito estar a fornecer ou a receber corrente;detecting voltage and current in the circuit and providing a first signal representative of the product of voltage and current, the current having a direction which is determined by the fact that the circuit is supplying or receiving current; a acumulação de cargas a partir do primeiro sinal no primeiro nodo;the accumulation of charges from the first signal at the first node; a detecção do sentido da corrente;the detection of the current direction; em resposta à acumulação de cargas, a ligação por interruptores de um sinal de sentido contrário no primeiro nodo para manter o primeiro nodo com uma carga média igual a zero; e a medição do tempo durante o qual se fornece a polaridade contrária ao primeiro nodo para assim obter uma medida da energia eléctrica no circuito.in response to the accumulation of loads, the switching of a signal in the opposite direction at the first node to maintain the first node with an average load equal to zero; and measuring the time during which the polarity against the first node is provided to obtain a measure of the electrical energy in the circuit. 41. - Processo de acordo com a reivindicação 40, caracterizado por se detectarem a tensão e a corrente num certo número de fases no circuito e ser fornecido um primeiro sinal por cada fase ao primeiro nodo.41. The method of claim 40, characterized in that voltage and current are detected in a number of phases in the circuit and a first signal is provided for each phase to the first node. 42. - Gerador de ondas, caracterizado por compreender:42. - Wave generator, characterized by comprising: meios geradores de tensão para proporcionar um certo número de tensões diferentes;voltage generating means for providing a number of different voltages; meios interruptores ligados para receber sinais de comando de entrada e, em resposta aos mesmos, acoplar uma primeira tensão dos meios geradores de tensão a um primeiro nodo e uma segunda tensão dos meios geradores de tensão a um segundo nodo; e meios de adição ligados respectivamente ao primeiro e ao segundo nodos para proporcionar um sinal de saída num ter minai de saída indicativo de uma combinação ponderada das primeira e segunda tensões.switch means connected to receive input command signals and, in response to them, coupling a first voltage of the voltage generating means to a first node and a second voltage of the voltage generating means to a second node; and addition means connected to the first and second nodes respectively to provide an output signal at an output terminal indicative of a weighted combination of the first and second voltages. 43. - Gerador de acordo com a reivindicação 42, caracterizado por os meios geradores de tensão compreenderem uma série de elementos resistivos com terminais ligados em série entre um potencial superior e um potencial inferior.43. The generator according to claim 42, characterized in that the voltage generating means comprise a series of resistive elements with terminals connected in series between a higher potential and a lower potential. 44. - Gerador de acordo com a reivindicação 43, caracterizado por os elementos resistivos compreenderem resistências ligadas entre a terra e um outro potencial.44. Generator according to claim 43, characterized in that the resistive elements comprise resistances connected between the earth and another potential. 45. - Gerador de acordo com a reivindicação 43, caracterizado por os meios de interruptores compreenderem uma rede de transistores tendo elêctrodos de comando ligados para receber os sinais de controlo de entrada e tendo outros elêctrodos ligados para fornecer o primeiro potencial proveniente de um primeiro nodo seleccionado da série de elementos resistivos e o segundo potencial de um segundo nodo seleccionado da série de elementos resistivos.45. The generator of claim 43, wherein the switch means comprise a network of transistors having control electrodes connected to receive the input control signals and having other electrodes connected to provide the first potential from a first node. selected from the series of resistive elements and the second potential of a second node selected from the series of resistive elements. 46.- Gerador de acordo com a reivindicação 45, (__ caracterizado por a rede compreender:46.- Generator according to claim 45, (__ characterized in that the network comprises: uma primeira rede de transístores dispostos para ligar selectivamente qualquer terminal desejado na série dos elementos resistivos ao primeiro nodo; e uma segunda rede de transístores dispostos para ligar selectivamente qualquer terminal desejado na série de elementos resistivos ao segundo nodo.a first network of transistors arranged to selectively connect any desired terminal in the series of resistive elements to the first node; and a second network of transistors arranged to selectively connect any desired terminal in the series of resistive elements to the second node. 47. - Gerador de acordo com a reivindicação 42, caracterizado por os meios de adição compreenderem:47. The generator according to claim 42, characterized in that the addition means comprise: primeiros meios para transferir o primeiro potencial no primeiro nodo a primeiros meios de armazenamento de cargas;first means for transferring the first potential in the first node to the first cargo storage means; segundos meios para a transferência do segundo potencial no segundo nodo para segundos meios de armazenamento de cargas; e terceiros meios para a transferência de cargas quer dos primeiros quer dos segundos meios de armazenamento de cargas para um terceiro meio de armazenamento de cargas para proporcionar o sinal de saída.second means for transferring the second potential at the second node to second charge storage means; and third means for transferring loads from either the first or second load storage means to a third load storage means to provide the output signal. 48. - Gerador de acordo com a reivindicação 47, caracterizado por:48. - Generator according to claim 47, characterized by: os primeiros meios compreenderem um primeiro par de interruptores em série ligados entre o potencial de terra e o primeiro nodo;the first means comprise a first pair of switches in series connected between the earth potential and the first node; os segundos meios compreenderem um segundo par de interruptores em série ligados entre o potencial de terra e o segundo nodo;the second means comprise a second pair of switches in series connected between the earth potential and the second node; os primeiros meios de armazenamento de cargas compreenderem um primeiro condensador tendo um eléctrodo ligado entre o primeiro par de interruptores; e os segundos meios de armazenamento de carga compreenderem um segundo condensador tendo um eléctrodo ligado entre o segundo par de interruptores.the first charge storage means comprise a first capacitor having an electrode connected between the first pair of switches; and the second charge storage means comprise a second capacitor having an electrode connected between the second pair of switches. 49·- Gerador de acordo com a reivindicação 48, caracterizado por os terceiros meios compreenderem:49 - Generator according to claim 48, characterized in that the third means comprise: um terceiro par de interruptores ligados em série entre um nodo comum e o terminal de saída;a third pair of switches connected in series between a common node and the output terminal; um quarto par de interruptores ligados em série entre o nodo comum e o terminal de saída;a fourth pair of switches connected in series between the common node and the output terminal; um terceiro condensador e um amplificador operacional ligados em paralelo entre o nodo comum e o terminal de saída; e estando um segundo eléctrodo do primeiro condensador ligado entre o terceiro par de interruptores e um segundo eléctrodo do segundo condensador entre o quarto par de interruptores.a third capacitor and an operational amplifier connected in parallel between the common node and the output terminal; and a second electrode of the first capacitor being connected between the third pair of switches and a second electrode of the second capacitor between the fourth pair of switches. 50.- Gerador de acordo com a reivindicação 49, caracterizado por, mediante abertura e fecho de pares de interruptores, a carga ser transferida de cada um dos primeiro e segundo nodos para os primeiro e segundo condensadores e depois para o terceiro condensador.50. The generator according to claim 49, characterized in that, by opening and closing pairs of switches, the load is transferred from each of the first and second nodes to the first and second capacitors and then to the third capacitor. 51. - Gerador de acordo com a reivindicação 50, caracterizado por os primeiro e segundo condensadores terem capacidades diferentes de modo a ponderar o primeiro potencial e o segundo potencial antes da transferência para o ter ceiro condensador.51. The generator according to claim 50, characterized in that the first and second capacitors have different capacities in order to weigh the first potential and the second potential before transfer to the third condenser. 52. - Gerador de acordo com a reivindicação 51, caracterizado por o primeiro condensador e o segundo condensador conjuntamente proporcionarem a mesma capacidade que o terceiro condensador.52. The generator according to claim 51, characterized in that the first capacitor and the second capacitor together provide the same capacity as the third capacitor. 53. - Gerador de acordo com a reivindicação 52, caracterizado por os meios geradores de tensão proporcionarem n tensões diferentes e o primeiro condensador ter y q n/ 2 (2^n/v2^n/ + 1) vezes a capacidade do terceiro condensador.53. Generator according to claim 52, characterized in that the voltage generating means provide n different voltages and the first capacitor has yqn / 2 (2 ^{n /} v2 ^{n /} + 1) times the capacity of the third capacitor. 54. - Gerador de ondas, caracterizado por compreender:54. - Wave generator, characterized by comprising: meios geradores de tensão para proporcionar um certo número de tensões diferentes simultaneamente;voltage generating means for providing a number of different voltages simultaneously; meios de contagem ligados aos meios geradores de tensão para ligar progressivamente tensões diferentes quer ao primeiro quer ao segundo nodos;counting means connected to the voltage generating means to progressively connect different voltages to either the first or the second node; meios de ponderação ligados a cada um dos primeiro e segundo nodos para ponderar os potenciais no primeiro e no segundo nodos para assim proporcionar potenciais ponderados;weighting means connected to each of the first and second nodes to weight the potentials in the first and second nodes to thereby provide weighted potentials; e meios de adição ligados aos meios de ponderação para combinar os potenciais ponderados e fornecer um sinal de / .and addition means connected to the weighting means to combine the weighted potentials and provide a / sign. saída em resposta aos mesmos.output in response to them. 55. - Gerador de ondas, caracterizado por compreender:55. - Wave generator, characterized by comprising: meios conversores digital-analógico para gerar uma tensão mais significativa e pelo menos uma tensão menos significativa; e meios de transferencias de carga para combinar as tensões mais e menos significativas para proporcionar um sinal de saída.digital-to-analog converters to generate more significant voltage and at least less significant voltage; and load transfer means for combining more and less significant voltages to provide an output signal. 56. - Gerador de acordo com a reivindicação 55, caracterizado por os meios conversores digital-analógico compreenderem:56. - Generator according to claim 55, characterized in that the digital-to-analog converter means comprise: um certo número de meios resistivos ligados em série tendo nodos intermédios, ligados entre uma primeira e uma segunda fonte de tensão; e meios de rede ligados aos meios resistivos ligados em série para ligar selectivamente um nó intermédio dos mesmos aos meios de transferência de cargas.a number of resistive means connected in series having intermediate nodes, connected between a first and a second voltage source; and network means connected to the resistive means connected in series to selectively connect an intermediate node thereof to the load transfer means. 57. - Gerador de acordo com a reivindicação 56, caracterizado por os meios de rede compreenderem um certo número de interruptores.57. The generator according to claim 56, characterized in that the network means comprise a number of switches. 58. - Gerador de acordo com a reivindicação 55, caracterizado por os meios de transferência de cargas compre enderem:58. The generator according to claim 55, characterized in that the load transfer means comprise: primeiros meios de armazenamento de cargas ligados para receber a tensão mais significativa;first cargo storage means connected to receive the most significant voltage; segundos meios de armazenamento de cargas susceptíveis de serem ligados aos primeiros meios de armazenamento de cargas; e terceiros meios de armazenamento de cargas ligados para receber a tensão menos significativa e susceptível de serem ligados aos segundos meios de armazenamento de cargas.second cargo storage means capable of being connected to the first cargo storage means; and third load storage means connected to receive the least significant voltage and likely to be connected to the second load storage means. 59.- Gerador de acordo com a reivindicação 58, caracterizado por os meios conversores de digital para analógico estarem ligados para receber n sinais de relógio.59. The generator according to claim 58, characterized in that the digital to analog converting means are connected to receive n clock signals. 60o- Gerador de acordo com a reivindicação 59, caracterizado por os primeiro, segundo e terceiros meios de armazenamento de cargas compreenderem um primeiro condensador (C^), um segundo condensador (C2) e um terceiro condensador (C3) θ por a capacidade de Cl + C3 ser igual à de C2.60 - Generator according to claim 59, characterized in that the first, second and third charge storage means comprise a first capacitor (C ^), a second capacitor (C2) and a third capacitor (C3) θ by the ability to Cl + C3 is equal to that of C2. 61,- Gerador de acordo com a reivindicação 60, caracterizado por as capacidades de (C1),(C2) e (C3) serem tais que;61. The generator of claim 60, wherein the capacities of (C1), (C2) and (C3) are such that; £l ₌ 2^_ ^e 5 ₌ 1£ l ₌ 2 ^ _ ^and 5 ₌ 1 C₉ n C2 nC ₉ n C2 n 2 2 2 + 1 2^+ 12 2 2 + 1 2 ^ + 1 62.- Processo para gerar uma onda triangular, caracterizado por compreender:62.- Process to generate a triangular wave, characterized by comprising: a geração de um certo número de potenciais discretos;the generation of a number of discrete potentials; a selecção de um par de potenciais discretos, incluin do esse par o potencial mais significativo e o potencial me67 /the selection of a pair of discrete potentials, including that pair the most significant potential and the me67 / / nos significativo;/ us significant; a ponderação do potencial mais significativo de manei ra diferente da do potencial menos significativo para propor cionar assim um par de sinais ponderados;the weighting of the most significant potential in a different way from that of the least significant potential to provide a pair of weighted signals; a combinação dos sinais ponderados num nodo de saída para proporcionar um sinal de saída discreto; e a repetição das fases anteriores para proporcionar uma sequência de sinais de saída discretos para proporcionar uma onda triangular.combining the signals weighted at an output node to provide a discrete output signal; and repeating the previous phases to provide a sequence of discrete output signals to provide a triangular wave. 63.- Processo de acordo com a reivindicação 62, caracterizado por a fase de geração dos potenciais compreender:63.- Process according to claim 62, characterized in that the potential generation phase comprises: a aplicação de um potencial através de uma cadeia de resistências ligadas em série tendo entre si nodos para proporcionar um certo número de potenciais discretos, um em cada um dos nodos da cadeia.the application of a potential across a chain of resistors connected in series having nodes among themselves to provide a number of discrete potentials, one in each of the nodes in the chain. 64. - Processo de acordo com a reivindicação.63, caracterizado por a fase de selecção compreender:64. Process according to claim 63, characterized in that the selection phase comprises: a aplicação de sinais de relógio a uma rede de dispositivos interruptores acoplados com a cadeia para proporcionar o potencial mais significativo num primeiro nodo e o potensial menos significativo num segundo nodo»applying clock signals to a network of switch devices coupled with the chain to provide the most significant potential in a first node and the least significant potential in a second node » 65. - Processo de acordo com a reivindicação 62, caracterizado por a fase de ponderação compreender:65. The method of claim 62, wherein the weighting phase comprises: a aplicação do potencial mais significativo através de um primeiro condensador para estabelecer uma primeira car68 ga/; θ a aplicação do potencial menos significativo através de um segundo condensador que tem uma capacidade diferente da capacidade do primeiro condensador para estabelecer assim uma segunda carga.applying the most significant potential through a first capacitor to establish a first charge68 ga /; θ the application of the least significant potential through a second capacitor that has a different capacity than the capacity of the first capacitor to establish a second charge. 66. - Processo de acordo com a reivindicação 65, caracterizado por a fase de combinação compreender:66. The method of claim 65, wherein the combination phase comprises: a ligação de cada um dos primeiro e segundo condensadores a um terceiro condensador; e o estabelecimento de uma carga no terceiro condensador igual à soma das primeira e segunda cargas.connecting each of the first and second capacitors to a third capacitor; and establishing a charge on the third capacitor equal to the sum of the first and second charges. 67. - Amplificador, caracterizado por compreender:67. - Amplifier, characterized by comprising: um amplificador primário que possui um primeiro terminal ligado a um nodo de entrada, um segundo terminal ligado a primeiros meios de armazenamento de cargas e um primeiro terminal de saída; e um amplificador secundário ou servocomandado que possui um primeiro terminal ligado ao nodo de entrada, um segundo terminal ligado a segundos meios de armazenamento de cargas e um segundo terminal de saída susceptível de ser ligado por meio de interruptores a um dos primeiros e segundos meios de armazenamento de cargas.a primary amplifier having a first terminal connected to an input node, a second terminal connected to first charge storage means and a first output terminal; and a secondary or servo-controlled amplifier that has a first terminal connected to the input node, a second terminal connected to second charge storage means and a second output terminal capable of being connected by means of switches to one of the first and second means of cargo storage. 68. - Amplificador de acordo com a reivindicação 67, caracterizado por o amplificador primário compreender ainda:68. An amplifier according to claim 67, characterized in that the primary amplifier further comprises: uma carga ligada ao terminal de saída;a load connected to the output terminal; um par diferencial de transístores ligados à carga, ao nodo de entrada e ao terminal de saída; e meios de controlo para controlar a carga em resposta a um potencial através dos primeiros meios de armazenamento das cargas, estando os meios de controlo ligados à carga e aos primeiros meios de armazenamento de cargas.a differential pair of transistors connected to the load, the input node and the output terminal; and control means for controlling the load in response to a potential through the first load storage means, the control means being connected to the load and the first load storage means. 69. - Amplificador de acordo com a reivindicação69. - Amplifier according to claim 68, caracterizado por os meios de controlo compreenderem um transístor de controlo que tem um primeiro eléctrodo ligado à carga e um segundo e um terceiro eléctrodos ligados aos primeiros meios de armazenamento de cargas.68, characterized in that the control means comprise a control transistor having a first electrode connected to the charge and a second and third electrodes connected to the first charge storage means. 70. - Amplificador de acordo com a reivindicação70. - Amplifier according to claim 69, caracterizado por a carga compreender um primeiro transístor de carga ligado entre um primeiro transistor escolhido do par diferencial e dos meios de controlo e um segundo transístor de carga ligado a um potencial de referência.69, characterized in that the load comprises a first load transistor connected between a first transistor chosen from the differential pair and the control means and a second load transistor connected to a reference potential. 71. - Amplificador de acordo com a reivindicação71. - Amplifier according to claim 70, caracterizado por o terceiro eléctrodo do transístor de controlo estar também ligado ao potencial de referência.70, characterized in that the third electrode of the control transistor is also connected to the reference potential. 72, - Amplificador de acordo com a reivindicação 71, caracterizado por compreender ainda um andar cascode ligado entre a carga e o par diferencial.72, - Amplifier according to claim 71, characterized in that it also comprises a cascode stage connected between the load and the differential pair. 73. - Amplificador de acordo com a reivindicação 67, caracterizado por o amplificador secundário compreender:73. An amplifier according to claim 67, characterized in that the secondary amplifier comprises: uma segunda carga ligada ao segundo terminal de saída;a second load connected to the second output terminal; um segundo par diferencial de transistores ligado à segunda carga, ao nodo de entrada e ao segundo terminal de saída; e segundos meios de controlo para controlar a segunda carga em resposta a um potencial nos segundos meios de armazenamento de cargas, estando os segundos meios de controlo ligados à segunda carga e aos segundos meios de armazenamento de cargas.a second differential pair of transistors connected to the second load, the input node and the second output terminal; and second control means for controlling the second charge in response to a potential in the second charge storage means, the second control means being connected to the second charge and the second charge storage means. 74. - Amplificador de acordo com a reivindicação74. - Amplifier according to claim 73, caracterizado por os segundos meios de controlo compreen derem um segundo transístor de controlo tendo um primeiro eléctrodo ligado à segunda carga e um segundo e terceiro eléctrodos ligados aos segundos meios de armazenamento de cargas.73, characterized in that the second control means comprise a second control transistor having a first electrode connected to the second charge and a second and third electrodes connected to the second charge storage means. 75. - Amplificador de acordo com a reivindicação75. - Amplifier according to claim 74, caracterizado por a carga compreender um terceiro transistor de carga ligado entre um primeiro transi stor escolhido do segundo par diferencial e dos segundos meios de contro lo e um segundo transístor de carga ligado ao potencial de referência.74, characterized in that the load comprises a third load transistor connected between a first transistor chosen from the second differential pair and the second control means and a second load transistor connected to the reference potential. 76. - Amplificador de acordo com a reivindicação76. - Amplifier according to claim 75, caracterizado por o terceiro eléctrodo do segundo transístor de controlo estar também ligado ao potencial de referência.75, characterized in that the third electrode of the second control transistor is also connected to the reference potential. 77. - Amplificador de acordo com a reivindicação 67, caracterizado por:77. An amplifier according to claim 67, characterized by: o amplificador primário incluir um par diferencialthe primary amplifier includes a differential pair - / primário de transistores, estando um primeiro dos mesmos ligado ao nodo de entrada;- / primary of transistors, one of which is connected to the input node; um amplificador secundário incluir um par diferencial secundário de transistores, um primeiro dos quais está também ligado ao nodo de entrada; e sendo um segundo do par primário susceptível de ser ligado por meio de interruptores a um segundo do par secundário.a secondary amplifier includes a secondary differential pair of transistors, a first of which is also connected to the input node; and one second of the primary pair being capable of being connected by means of switches to one second of the secondary pair. 78. - Amplificador de acordo com a reivindicação78. - Amplifier according to claim 77, caracterizado por compreender ainda:77, characterized by also comprising: meios de interruptor de polarização para ligar selectivaraente cada um dos transistores do par secundário ao outro ;polarization switch means for selectively connecting each of the transistors of the secondary pair to the other; meios de interruptor de polarização automática para ligar selectivamente os transistores do par secundário a um nodo intermédio e aos segundos meios de armazenamento de cargas; e meios de interruptor de ajuste automático de zero para ligar selectivamente o nodo intermédio aos primeiros meios de armazenamento de cargas.automatic polarization switch means for selectively connecting the secondary pair transistors to an intermediate node and the second charge storage means; and automatic zero adjustment switch means for selectively connecting the intermediate node to the first load storage means. 79. - Amplificador de acordo com a reivindicação79. - Amplifier according to claim 78, caracterizado por:78, characterized by: os meios de interruptor de polarização automática compreenderem um transistor de polarização automática acopla do entre o nodo intermédio e os segundos meios de armazenamento de cargas, tendo o transistor de polarização automáti72 i ca um eléctrodo de controlo ligado para receber um sinal de controlo do interruptor de polarização automática; e os meios de interruptor de ajuste automático de zero compreenderem um transistor de ajuste automático de zero ligado entre o nodo intermédio e os primeiros meios de armazenamento de cargas, tendo o transistor de ajuste automático de zero um eléctrodo de controlo ligado para receber um sinal de controlo de ajuste automático de zero.the auto bias switch means comprise an auto bias transistor coupled between the intermediate node and the second charge storage means, the auto bias transistor having a control electrode connected to receive a control signal from the power switch. automatic polarization; and the automatic zero adjustment switch means comprise an automatic zero adjustment transistor connected between the intermediate node and the first charge storage means, the automatic zero adjustment transistor having a control electrode connected to receive a control signal. automatic zero adjustment control. 80.- Amplificador, caracterizado por compreender;80.- Amplifier, characterized by understanding; uma fonte de potencial de referência;a source of reference potential; um transistor de controlo que possui um primeiro elêc trodo ligado à fonte de potencial de referência;a control transistor having a first electrode connected to the reference potential source; meios de armazenamento de cargas ligados entre o potencial de referência e um eléctrodo de controlo do transistor de controlo;charge storage means connected between the reference potential and a control electrode of the control transistor; um primeiro transistor de carga ligado a um segundo eléctrodo do transistor de controlo e tendo um eléctrodo de controlo ligado a um segundo eléctrodo do transistor de carga;a first charge transistor connected to a second electrode of the control transistor and having a control electrode connected to a second electrode of the charge transistor; um segundo transistor de carga com um primeiro eléctrodo ligado ao potencial de referência e tendo um eléctrodo de controlo ligado ao eléctrodo de controlo do primeiro tran sistor;a second charge transistor with a first electrode connected to the reference potential and having a control electrode connected to the control electrode of the first transistor; um par diferencial de transístores incluindo um quarto transistor tendo um primeiro eléctrodo acoplado ao primei ro transístor de carga e tendo um eléctrodo de controlo acoplado a um terminal de entrada, e um quinto transístor tendo um primeiro eléctrodo ligado a um segundo eléctrodo do terceiro transistor e tendo um eléctrodo de controlo acoplado a um segundo potencial de referência;a differential pair of transistors including a fourth transistor having a first electrode coupled to the first charge transistor and having a control electrode coupled to an input terminal, and a fifth transistor having a first electrode connected to a second electrode of the third transistor and having a control electrode coupled to a second reference potential; uma fonte de corrente ligada a um segundo eléctrodo do quarto transístor e um segundo eléctrodo do quinto transístor para proporcionar corrente para o mesmo; e um terminal de saída ligado ao segundo eléctrodo do terceiro transístor.a current source connected to a second electrode of the fourth transistor and a second electrode of the fifth transistor to provide current for the same; and an output terminal connected to the second electrode of the third transistor. 81o- Amplificador de acordo com a reivindicação 80, caracterizado por incluir ainda um andar cascode acoplado entre o segundo eléctrodo do segundo transístor e o primeiro eléctrodo do quarto transístor e entre o segundo eléctrodo do terceiro transistor e o primeiro eléctrodo do quinto transístor.81 - Amplifier according to claim 80, characterized in that it also includes a cascode stage coupled between the second electrode of the second transistor and the first electrode of the fourth transistor and between the second electrode of the third transistor and the first electrode of the fifth transistor. n \rr-nte Oficial da Propriedade in ;n \ rr-nte Property Officer in; ΊΑΊΑ Re sumoResume SISTEMA PARA A MEDIÇÃO DE ENERGIA ELÉCTRICA POLIPÁSICO INTEGRADOSYSTEM FOR THE MEASUREMENT OF INTEGRATED POLYPASIC ELECTRIC ENERGY A invenção refere-se a um sistema de elevada precisão para medir a energia eléctrica fornecida ou consumida em fases múltiplas de um sistema de distribuição, que ê fabricado na forma de um circuito integrado. Transdutores sensores de tensão e de corrente acoplados ao sistema medidor de energia proporcionam sinais de entrada com um potencial proporcional à tensão e à corrente no sistema de distribuição. Proporciona-se, para cada fase, um multiplicador da duração pela amplitude de impulsos cóm injecção reduzida de carga, que utiliza uma onda triangular sintetizada digitalmente. Cada um dos multiplicadores recebe os sinais de entrada e proporciona um sinal de saída tendo uma corrente proporcional ao produto da tensão pela corrente nessa fase do sistema- de distribuição.The invention relates to a high precision system for measuring the electrical energy supplied or consumed in multiple phases of a distribution system, which is manufactured in the form of an integrated circuit. Voltage and current sensor transducers coupled to the energy meter system provide input signals with a potential proportional to the voltage and current in the distribution system. A duration multiplier is provided for each phase by the amplitude of impulses with reduced charge injection, which uses a digitally synthesized triangular wave. Each of the multipliers receives the input signals and provides an output signal having a current proportional to the product of the voltage by the current in that phase of the distribution system. A carga proveniente das correntes de saída dos multiplicadores para todas as fases é acumulada num condensador ligado através de um amplificador com ajuste automático de zero, que faz a sua própria correcção da tensão de desequilíbrio. A saída do amplificador controla um interruptor ligado entre um potencial de referência e o condensador. Quando o interruptor está fechado, fomece-se uma corrente de referência ao condensador acumulador para equili- brar a carga proveniente do multiplicador de cada fase. A frequência do sinal de comando do interruptor proporciona uma medida muito precisa da potência consumida ou fornecida pelo sistema de distribuição.The load from the output currents of the multipliers for all phases is accumulated in a capacitor connected via an amplifier with automatic zero adjustment, which makes its own correction of the unbalance voltage. The amplifier output controls a switch connected between a reference potential and the capacitor. When the switch is closed, a reference current is supplied to the accumulator capacitor to balance the load from the multiplier for each phase. The frequency of the switch command signal provides a very accurate measure of the power consumed or supplied by the distribution system. X» X » Π*¹ t* M’·¹ Π * ¹ t * M '· ¹ < «Jll <«Jll 1 1 1 1 iin iin j j 1 1 flC._L flC._L