Przedmiotem wynalazku jest miernik predkosci obrotowej kól z urzadzeniem do jego nadzorowania, dla pojazdu, zwlaszcza pojazdu szynowego. Znane urzadzenie tego rodzaju, opisane w IBM Technical Disclosure Bulletin, Vol. 18 nr 9, luty 1976 str. 2790, 2791 zawiera tachometr dwufazowy. Toznane urzadzenie ma wade polegajaca na tym, ze nie przewiduje ono samoczynnego nadzorowania samego tachometru oraz, ze nadzorowi podlega wybiorczo tylko jedna z faz.Inne, znane urzadzenie nadzorujace tego rodzaju przedstawione w opisie wylozeniowym RFN nr 2 546 481 ma co najmniej dwa czujniki pomiarowe polaczone z róznymi kolami pojazdu, mierzac predkosc obrotowa i wytwarzajace odpowiedni sygnal elektryczny oraz co najmniej jeden uklad porównujacy sygnaly obu czujników pomiarowych. To znane urzadzenie ma te wade, ze nadzorowaniu nie podlega zdolnosc dzialania oddzielnych mierników predkosci obrotowej kól, lecz bada sie ich sprawnosc poprzez porównanie ich wskazan miedzy soba, przy czym mierniki te sa rozmieszczone na róznych osiach kól pojazdu. Wymienione znane urzadzenia nadzoru¬ jace maja przy tym te wade, ze przy rozpoznaniu bledu nie mozna wyeliminowac przerwy w ich pracy.Celem wynalazku jest opracowanie urzadzenia, w którym czesciowe jego uszkodzenie nie powoduje koniecz¬ nosci przerwy w eksploatacji. Miernik predkosci obrotowej kól z urzadzeniem do jego nadzorowania, dlapojazdu, zwlaszcza pojazdu szynowego, zwierajacy generator impulsów z dwoma sondami, z których kazda wytwarza proporcjonalnie do liczby obrotów szereg impulsów, przy czym drugi szereg impulsów jest przesuniety w fazie wzgledem pierwszego, wedlug wynalazku charakteryzuje sie tym, ze zawiera dwie pierwsze taktowane pamieci Flip-Flop i dwie drugie taktowane pamieci Flip-Flop. Pierwsza sonda dolaczona jest do wejsc taktujacych dwu pierwszych taktowanych pamieci Flip-Flop oraz do wejsc danych dwu drugich taktowanych pamieci Flip-Flop, a druga sonda dolaczona jest do wejsc taktujacych dwu drugich taktowanych pamieci Flip-Flop oraz do wejsc danych dwu pierwszych taktowanych pamieci Flip-Flop. Ponadto, przed jednym z dwóch wejsc taktujacych pierwszych i drugich taktowanych pamieci Flip-Flop wlaczony jest inwerter, przy czym wyjscie jednego z dwóch pierwszych i dwóch drugich taktowanych pamieci Flip-Flop oraz zanegowane wyjscie drugiego z dwóch pierw¬ szych i dwóch drugich taktowanych pamieci Flip-Flop sa przylaczone do jednego z dwóch ukladów porównuja¬ cych.Wyjscia sond dolaczone sa do pierwszych dwóch wejsc logicznego ukladu przelaczajacego, do którego drugich dwóch wejsc dolaczone wyjscia dwóch ukladów porównujacych. Ponadto logiczny uklad przelaczajacy zawiera na swym wejsciu element ALBO oraz dwa elementy logiczne I, przy czym jedno wejscie pierwszego2 136 605 elementu. I przylaczone jest do wyjscia sondy, a drugie jego wejscie poprzez inwerter polaczone jest z wyjsciem jednego ukladu porównujacego. Ponadto, do pierwszego wejscia drugiego elementu logicznego I dolaczone jest wyjscie elementu logicznego ALBO, a do jego drugiego wejscia dolaczone jest wyjscie jednego ukladu porównuja¬ cego. Wyjscia obydwu elementów logicznych I dolaczone sa do dwóch wejsc pierwszego elementu logicznego LUB, a wyjscia dwóch ukladów porównujacych dolaczone sa do wejsc drugiego elementu logicznego LUB.Miernik wedlug wynalazku ma te zalete, ze przy awarii jednej z sond mozna mierzyc jeszcze predkosc obrotowa jednego z kól za pomoca drugiej sondy, przy czym obie sondy moga sie nadzorowac wzajemnie.Miernik wedlug wynalazku objasniono blizej w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat polaczen elementów miernika, a fig. 2 przedstawia schemat polaczen logicznego ukladu przelaczaja¬ cego. Miernik wedlug wynalazku zawiera impulsator Z z zebami, napedzany w nieuwidoczniony sposób kolem pojazdu lub sztywno na nim zamocowany tak, ze jego predkosc obrotowa jest proporcjonalna, badz równa predkosci obrotowej kola pojazdu. W obszarze zebów impulsatora Z znajduja sie dwie sondy SI i S2, stanowiac razem,generator impulsów I. Sondy SI i S2 moga wspólpracowac z zebami impulsatora Z na zasadzie indukcyj¬ nej, pojemnosciowej lub fotoelektrycznej. W przedstawionym przykladzie wykonania sondy SI i S2 sa zaopatrzo¬ ne w fotokomórki, na które padaja strumienie swiatla, gdy w obrebie sond SI i S2 znajduje sie przerwa miedzy dwoma zebami impulsatora Z. Jesli tylko zab impulsatora Z znajdzie sie w obszarze sond SI, S2, to strumien swietlny zostanie zasloniety i nie pada na sondy. W polozeniu uwidocznionym na fig. 1 rysunku na sonde SI nie pada strumien swiatla, a sonda S2 znajduje sie w poblizu krawedzi zeba, to znaczy nastepuje wtedy przelacze¬ nie, przy czym zaleznie od kierunku obrotów impulsatora Z na sonde S2 nie bedzie padal strumien swiatla, badz zostanie ona oswietlona strumieniem swiatla. Odstep pomiedzy dwoma odpowiednimi krawedziami dwóch sasiadujacych zebów oznaczono litera t. Ten odstep t odpowiada fazie 360°, a odstep miedzy dwoma sondami SI i S2 odpowiada róznicy faz 270° lub ogólnie biorac 90° + n • 180°.Do wyjscia sondy SI sa przylaczone nastepujace podzespoly miernika — poprzez wzmacniacz VI i punkt rozgalezny A wejscie taktujace 2 pierwszej taktowanej pamieci Flip-Flop Spl; poprzez wzmacniacz VI i punkt rozgalezny A oraz inwerter II wejscie taktujace 2 drugiej taktowanej pamieci Flip-Flop Sp2; poprzez wzmac¬ niacz VI, oba punkty rozgalezne A i A' do wejscia danych 1 trzeciej taktowanej pamieci Flip-Flop Sp3 i wejscia danych 1 czwartej taktowanej pamieci Flip-Flop Sp4; poprzez wzmacniacz VI i oba punkty rozgalezne A i A' do logicznego ukladu przelaczajacego UL. Do wyjscia sondy S2 sa przylaczone nastepujace podzespoly miernika poprzez wzmacniacz V2, dwa punkty rozgalezne B i B' — wejscie taktujace 2 trzeciej taktowanej pamieci Flip-Flop Sp3; poprzez wzmacniacz V2, oba punkty rozgalezne B i B' i inwerter 12 — wejscie taktujace 2 czwartej taktowanej pamieci Flip-Flop Sp4; poprzez wzmacniacz V2 i punkt rozgalezny B — wejscie danych 1 drugiej taktowanej pamieci Flip-Flop Sp2: poprzez wzmacniacz V2 i oba punkty rozgalezne B i B' logiczny uklad przelaczajacy UL. Pierwsza taktowana pamiec Flip-Flop Spl poprzez zanegowane wyjscie 4 a druga taktowana pamiec Flip-Flop Sp2 poprzez wyjscie 3 sa polaczone z ukladem porównujacym Gl, stanowiacym element logiczny ALBO. Równiez trzecia taktowana pamiec Flip-Flop Sp3 swoim zanegowanym wyjsciem 4 i czwarta taktowana pamiec Flip-Flop Sp4 swoim wyjsciem 3 sa polaczone z drugim ukladem porównujacym G2, stanowiacym element logiczny ALBO. Obydwa uklady porównujace Gl i G2 sa polaczone z logicznym ukladem przelaczajacym UL. Sygnaly na wyjsciach obu ukladów porównujacych Gl i G2 zawieraja informacje o prawidlowosci dzialania sond SI i S2. Ponadto, do wyjsc logicznego ukladu przelaczajacego UL jest przylaczony uklad sterujacy St, np. uklad przeciwposlizgowy, oraz sygnalizator awarii FM, który informuje kierowce pojazdu, np. sygnalem optycznym lub akustycznym, gdy jedna z sond SI lub S2 ulegnie uszkodzeniu.Opisane uszkodzenie dziala w sposób nastepujacy. Gdy pojazd jedzie do przodu, impulsator Z obraca sie zgodnie z fig. 1 w kierunku strzalki D, tzn. zeby impulsatora Z poruszaja sie w dól. Gdy promien swietlny pada przez szczeline miedzy zebami impulsatora Z na sonde S2, sonda S2 zaczyna watwarzac sygnal (tzn. sygnal zmienia poziom logiczny 0 na poziom logiczny 1). Jednoczesnie zab impulsatora Z uniemozliwia padanie promie¬ nia swietlnego na sonde SI i sonda SI nie wytwarza sygnalu (tzn. sygnal pozostaje na poziomie logicznym 0).Nastepnie kolejny zab uniemozliwia dosiegniecie przez promien swietlny sondy S2 i sonda S2 przestaje wysylac sygnal (tzn. sygnal zmienia poziom logiczny 1 na poziom logiczny 0). Jednoczesnie poprzez szczeline impulsato¬ ra Z pada promien swietlny na sonde SI (tzn. sygnal pozostaje na poziomie logicznym 1).Gdy promien swietlny pada przez szczeline pomiedzy zebami impulsatora Z na sonde SI, sonda SI zaczyna wytwarzac sygnal (tzn. zmienia poziom logiczny 0 na poziom logiczny 1). Jednoczesnie zab impulsatora Z uniemozliwia padanie promienia swietlnego na sonde S2 i sonda S2 nie wytwarza sygnalu (tzn. sygnal pozostaje na poziomie logicznym 0). Nastepnie kolejny zab niedopuszcza promienia swietlnego do sondy SI i sonda SI nie wytwarza juz sygnalu (tzn. sygnal zmienia poziom logiczny 0). Jednoczesnie przez szczeline impulsatora Z pada promien swietlny na sonde S2 (tzn. sygnal pozostaje na poziomie logicznym 1).Gdy pojazd jedzie do tylu, impulsator Z obraca sie w kierunku przeciwnym do wskazywanego przez strzalke D na fig. 1, tzn. zeby impulsatora Z poruszaja sie do góry. Gdy promien swietlny zostanie przesloniety przez zab impulsatora Z, sonda S2 przestaje wysylac sygnaly (tzn. sygnal zmienia poziom logiczny 1 na poziom logiczny 0). Jednoczesnie kolejny zab impulsatora Z uniemozliwia padanie promienia swietlnego na sonde SI i sonda SI136605 3 nie wytwarza zadnego sygnalu (tzn. sygnal pozostaje na poziomie logicznym 0). Nastepnie promien swietlny pada poprzez szczeline na sonde S2 i sonda S2 wysyla sygnal (tzn. sygnal zmienia poziom logiczny 0 na poziom logiczny 1). Jednoczesnie poprzez szczeline impulsatora Z pada na sonde SI promien swietlny (tzn. sygnal pozostaje na poziomie logicznym 1).Gdy promien swietlny zostanie przesloniety przez zab impulsatora Z i nie pada juz na sonde SI, sonda SI nie wytwarza juz zadnego sygnalu (tzn. sygnal zmienia poziom logiczny 1 na poziom logiczny 0). Jednoczesnie na sonde S2 pada promien swietlny poprzez szczeline impulsatora Z (tzn. sygnal pozostaje na poziomie logicz¬ nym 1). Nastepnie promien swietlny pada na sonde SI i sonda SI zaczyna wytwarzac sygnal (tzn. sygnal zmienia poziom logiczny 0 na poziom logiczny 1). Jednoczesnie zab impulsatora Z uniemozliwia padanie promie¬ nia swietlnego na sonde S2, sonda S2 nie wysyla zadnego sygnalu (tzn. sygnal pozostaje na poziomie logicznym 0). Powyzsze wyjasnienia ujeto w postaci tablicy.Tablica | Kierunek jazdy A naprzód zmiana poziomu 1. 2. 3. 4.S2 SI "0-1" "1-0" "0-1" "1-0" poziom bez zmiany la. 2a. 3a. 4a.SI S2 "0" »»i » 591 »» "0" B do tylu zmiana poziomu 1. 2. 3. 4.S2 SI "1-0" "0-1" "1-0" "/-i" poziom bez zmiany la. 2a. 3a. 4a.SI S2 "0" 1 "1" "1 " "0" | Wymienione wyzej sygnaly doprowadza sie z sond SI i S2 do taktowanych pamieci Flip-Flop Spl, Sp2, Sp3 i Sp4 jak nastepuje. Przy jezdzie do przodu impulsator Z obraca sie w kierunku strzalki D i sonda S2 jest nadzorowana w nastepujacy sposób. Sonda SI przesyla poprzez punkt rozgalezny A i zmiane poziomu sygnalu z logicznego poziomu 0 na logiczny poziom 1 do wejscia taktujacego 2 pierwszej taktowanej pamieci Flip-Flop Spl i poprzez inwerter II zmiane poziomu sygnalu z logicznego poziomu 1 na logiczny poziom 0 do wejscia taktujacego 2 drugiej taktujacej pamieci Flip-Flop Sp2. Równoczesnie sonda S2 przesyla poprzez punkt rozga¬ lezny B sygnal o poziomie logicznym 1 do wejscia danych 1 pierwszej taktowanej pamieci Flip-Flop Spl i do wejscia danych 1 drugiej taktowanej pamieci Flip-Flop Sp2. Tak wiec na zanegowanym wyjsciu 4 pierwszej taktowanej pamieci Flip-Flop Spl pojawia sie sygnal o poziomie logicznym 0, a na wyjsciu 3 pamieci Sp2 pozostaje sygnal o poziomie logicznym 0. Sonda SI przesyla poprzez punkt rozgalezny A zmiane sygnalu o poziomie logicznym 1 do sygnalu o poziomie logicznym 0 do wejscia taktujacego 2 pierwszej taktujacej pamieci Flip-Flop Spl i poprzez inwerter II zmiane poziomu sygnalu od poziomu logicznego 0 do poziomu logicznego 1 do wejscia taktujacego 2 drugiej taktowanej pamieci Flip-Flop Sp2. Równoczesnie sonda S2 przesy¬ la poprzez punkt rozgalezny B sygnal o poziomie logicznym 0 do wejscia danych 1 pierwszej taktowanej pamieci Flip-Flop Spl i do wejscia danych 1 drugiej taktowanej pamieci Flip-Flop Sp2. Tym samym na zanego¬ wanym wyjsciu 4 pierwszej taktowanej pamieci Flip-Flop Spl pozostaje nadal jeszcze sygnal o poziomie logicz¬ nym 0, a na wyjsciu 3 drugiej pamieci Sp2 pojawia sie ponownie sygnal o poziomie logicznym 0. Te oba sygnaly porównuje sie ze soba w ukladzie porównujacym Gl i jesli te obydwa sygnaly sa jednakowe, a tym samym nadzorowana sonda S2 pracuje prawidlowo, sygnal o poziomie logicznym 0 przechodzi do logicznego ukladu przelaczajacego UL.W czasie jazdy do przodu sonda SI jest nadzorowana w sposób nastepujacy. Sonda S2 przesyla poprzez punkty rozgalezne B i B' zmiane sygnalu do poziomu logicznego 1 do poziomu logicznego 0 do wejscia taktuja¬ cego 2 trzeciej taktowanej pamieci Flip-Flop Sp3 i poprzez inwerter 12 zmiana sygnalu od poziomu logicznego 0 do poziomu logicznego 1 dochodzi do wejscia taktujacego czwartej taktowanej pamieci Flip-Flop Sp4. Równo¬ czesnie sonda SI przesyla poprzez punkty rozgalezne A i A' sygnal ologicznym poziomie 1 do wejscia danych 1 trzeciej taktowanej pamieci Flip-Flop Sp3 i do wejscia danych 1 czwartej taktowanej pamieci Flip-Flop Sp4. Tak wiec, na zanegowanym wyjsciu 4 trzeciej taktowanej pamieci Flip-Flop Sp3 pozostaje sygnal o poziomie logicz¬ nym 1 i na wyjsciu 3 czwartej taktowanej pamieci Flip-Flop Sp4 pojawia sie sygnal o poziomie logicznym 1.Sonda S2 przesyla poprzez punkty rozgalezne B i B' zmiane sygnalu od poziomu logicznego 0 do poziomu logicznego 1 do wejscia taktujacego 2 trzeciej taktowanej pamieci Flip-Flop Sp3 i poprzez inwerter 12 zmiane sygnalu od poziomu logicznego 1 do poziomu logicznego 0 do wejscia taktujacego 2 czwartej taktowanej pamieci Flip-Flop Sp4. Równoczesnie sonda Spl przesyla poprzez punkty rozgalezne A i A' sygnal o poziomie logicz¬ nym 0 do wejscia danych 1 trzeciej taktowanej pamieci Flip-Flop Sp3 i wejscia danych 1 czwartej taktowanej pamieci Flip-Flop Sp4. Tak wiec, na zanegowanym wyjsciu 4 trzeciej taktowanej pamieci Flip-Flop Sp 3 pojawia sie ponownie sygnal o poziomie logicznym 1, a na wyjsciu 3 czwartej taktowanej pamieci Flip-Flop Sp4 pozosta¬ je sygnal o poziomie logicznym 1. Te oba sygnaly sa ze soba porównywane w ukladzie porównujacym G2, i jesli4 136605 sa one identyczne, to nadzorowana sonda S2 pracuje prawidlowo i sygnal o poziomie logicznym 0 zostaje przeslany do logicznego ukladu przelaczajacego UL.Przy cofaniu pojazdu przebiegi odbywaja sie w odwróconej kolejnosci.Z przytoczonych wyzej wyjasnien wynika, ze dwie pierwsze pamieci Spl i Sp2 sluza do kontroli sondy S2, poniewaz w chwili okreslonej przez sonde SI sprawdza sie sygnal wytworzony przez sonde S2, a dwie drugie pamieci Sp3 i Sp4 sluza do kontroli sondy SI, poniewaz w chwili okreslonej przez sonde S2 sprawdza sie sygnal wytworzony przez sonde SI.Jesli ulega uszkodzeniu jedna z dwóch sond SI lub S2, to logiczny uklad przelaczajacy Ul jest w stanie dalej przekazywac sygnal do ukladu sterujacego St.Struktura logicznego ukladu przelaczajacego UL jest przedstawiona na fig. 2. Sonda SI jest polaczona z ukladem sterujacym St poprzez element logiczny G3 oraz element logiczny LUB G6 a jednoczesnie poprzez element ALBO G7 element G4 i element LUB G6. Sonda S2 jest polaczona z ukladem sterujacym St wylacznie poprzez element logiczny ALBO G7, element G4 i element LUB G6. Uklad porównujacy G2 jest polaczony bezposrednio z elementem logicznym G4 i poprzez inwerter G5 z elementem G3, jednoczesnie poprzez element logiczny LUB G8 ze wskaznikiem awarii FM. Uklad porównujacy Gl jest polaczony poprzez element logiczny LUB G8 ze wskaznikiem awarii FM. Dzialanie logicznego ukladu przelaczajacego jest nastepujace.Zaklada sie trzy przypadki - pierwszy kiedy sondy SI i S2 dzialaja, drugi kiedy uszkodzonajest tylko sonda S2 oraz trzeci, kiedy uszkodzona jest tylko sonda SI. W przypadku pierwszym sonda SI wytwarza regularnie i przemiennie sygnaly o poziomie logicznym 0 i 1, które sa doprowadzane do elementów G3 i G4. Sonda S2 wytwarza regularnie i przemiennie sygnaly o poziomie logicznym 0 i 1, które sa doprowadzane do elementu G4.Poniewaz nie wystepuje zaden blad, z ukladu porównujacego G2 jest przekazywany sygnal o poziomie logicz¬ nym 0 do elementu G4 i poprzez inwerter GS sygnal o poziomie logicznym 1 do elementu G3, tym samym sygnaly o poziomach logicznych 0 i 1 dochodza wylacznie z elementu G3 poprzez element LUB G6 do ukladu sterujacego St.W drugim przypadku sonda S2 wytwarza jedynie sygnal o poziomie logicznym 0, który jest doprowadzany do elementu G4. Sonda SI wytwarza regularnie i przemiennie sygnaly o poziomach logiczynch 0 i 1, które sa doprowadzane do elementu. G3. Poniewaz sonda SI nie zglasza uszkodzenia, to z ukladu porównujacego G2 zostaje wyslany sygnal o poziomie logicznym 0 do elementu G4 i poprzez imwerter G5 sygnal o poziomie logicznym 1 do elementu G3. Tak wiec, sygnaly o poziomach logicznydi 0 i 1 dochodza do ukladu sterujacego St wylacznie z elementu G3 poprzez element LUB G6. Ponadto sygnal o poziomie logicznym 1 z ukladu porów¬ nujacego Gl poprzez element LUB G8 przechodzi do wskaznika awarii FM wskazujac, ze sonda S2 ulegla uszkodzeniu.W przypadku trzecim sonda SI wytwarza jedynie sygnal o poziomie logicznym 0, który doprowadzany jest do elementu G3. Ponadto, sonda S2 wytwarza regularnie i przemiennie sygnaly o poziomach logicznych 0 i 1, które doprowadzane sa do elementu G4. Poniewaz sonda SI zglasza uszkodzenie, uklad porównujacy G2 wysyla sygnal o poziomie logicznym 1 do elementu G4 i poprzez inwerter G5 sygnal o poziomie logicznym 0 do elementu G3. Tak wiec sygnaly o poziomach logicznych 0 i 1 wysylane sa do ukladu sterujacego St wylacznie z elementu G4 i LUB G6. Oprócz tego sygnal o poziomie logicznym 1 zostanie przeslany do wskaznika awarii FM z ukladu porównujacego Gl i poprzez element LUB G8, sygnalizujac, ze sonda SI ulegla uszkodzeniu.Zastrzezenia patentowe 1. Miernik predkosci obrotowej kól z urzadzeniem do jego nadzorowania, dla pojazdu, zwlaszcza pojazdu szynowego, zawierajacy generator impulsów z dwoma sondami, z których kazda wytwarza proporcjonalnie do liczby obrotów kól szereg impulsów, przy czym drugi szereg impulsów jest przesuniety w fazie wzgledem pierwszego, znamienny t y m, ze zawiera dwie pierwsze taktowane pamieci Flip-Flop (Spl, Sp2) i dwie drugie taktowane pamieci Flip-Flop (Sp3, Sp4), przy czym pierwsza sonda (SI) dolaczona jest do wejsc taktuja¬ cych (2) dwu pierwszych taktowanych pamieci Flip-Flop (Spl, Sp2) oraz do wejsc danych (1) dwu drugich taktowanych pamieci Flip-Flop (Sp3, Sp4), a druga sonda (S2) dolaczona jest do wejsc taktujacych (2) dwu drugich taktowanych pamieci Flip-Flop (Sp3, Sp4) oraz do wejsc danych (1) dwu pierwszych taktowanych pamieci Flip-Flop (Spl, J3p2), a ponadto przed jednym z dwóch wejsc taktujacych (2) pierwszych i drugich taktowanych pamieci Flip-Flop (Spl, Sp2, Sp3, Sp4) wlaczone sa inwertery (II, 12), przy czym wyjscie (3) jednego z dwóch pierwszych i dwóch drugich taktowanych pamieci Flip-Flop (Sp2 i Sp4), oraz zanegowane wyjscie (4) drugiego z dwóch pierwszych i dwóch drugich taktowanych pamieci Flip-Flop (Spl i Sp3) sa przylaczone do jednego z dwóch ukladów porównujacych (Gl, G2). 2. Miernik wedlug zastrz. 1,znamienny tym, ze wyjscia sond (SI, S2) dolaczone sa do pierwszych dwóch wejsc logicznego ukladu przelaczajacego (UL), do którego drugich dwóch wejsc dolaczone sa wyjscia dwóch ukladów porównujacych (Gl, G2), ponadto logiczny uklad przelaczajacy (UL)zawiera na swym wejsciu element ALBO (G7) oraz dwa elementy logiczna (G3, G4), przy czym jedno wejscie pierwszego elementu (G3)136 605 5 przylaczone jest do wyjscia sondy (SI), a drugie jego wejs'cie poprzez inwerter (G5) polaczone jest z wyjsciem jednego ukladu porównujacego (G2), a pondto do pierwszego wejscia drugiego elementu logicznego (G4) dola¬ czone jest wyjscie elementu logicznego ALBO (G7), a do jego drugiego wejscia dolaczone jest wyjscie jednego ukladu porównujacego (G2). przy czym wyjscia obydwu elementów logicznych (G3, G4) dolaczone sa do dwóch wejsc pierwszego elementu logicznego LUB (G6), a wyjscia dwóch ukladów porównujacych (Gl, G2) dolaczone sa do wejsc drugiego elementu logicznego LUB (GS). dELJJ] CVJ CD LL136 605 FIG. 2 Pracownia Poligraficzna UP PRL. Naklad 100 egz Cena 130 zl PL PL PL