NO952481L - Fremgangsmåte og innretning ved minimering av synkroniseringsavvik - Google Patents
Fremgangsmåte og innretning ved minimering av synkroniseringsavvikInfo
- Publication number
- NO952481L NO952481L NO952481A NO952481A NO952481L NO 952481 L NO952481 L NO 952481L NO 952481 A NO952481 A NO 952481A NO 952481 A NO952481 A NO 952481A NO 952481 L NO952481 L NO 952481L
- Authority
- NO
- Norway
- Prior art keywords
- buffer units
- driver circuits
- once
- delayed
- remaining
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Logic Circuits (AREA)
- Communication Control (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Automobile Manufacture Line, Endless Track Vehicle, Trailer (AREA)
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
Abstract
Fremgangsmåte og innretning for minimering av syn-kroniseringsavvik ("skew") i digitale synkrone sy-stemer. Innretningen innbefatter N antall av driverkretser, idet hver av disse omfatter P antall av bufferenheter, idet hver av disse omfatter en inngang og en utgang. Hver driverkrets har en forsinkelse på 5, 6, S,..., 6N. Av disse bufferenheter blir N-1 bufferenheter reservert, mens inngangene til de gjenværende bufferenheter P-(N-1) blir forbundet innbyrdes i parallell. De reserverte bufferenheter blir brukt som følger: et signal som er avledet fra en signalkilde, blir påtrykket en inngang til en første bufferenhet i hver av antallet av N driverkretser, der signalet blir underkastet en forsinkelse. Det én gang forsinkede signal fra en driverkrets blir da forsinket én gang, og bare én gang, i den reserverte bufferenhet for hver av de gjenværende driverkretser. Denne prosedyre blir gjentatt for hver av de én gang forsinkede signaler på utgangene av de første bufferenheter i hver av de gjenværende N-1 driverkretser. Utsignaler som er innbyrdes forsinket med en tidsforsinkelse på 6+ 666... + 6N opptrer på utgangene fra bufferen-hetene i hver av driverkretsene, idet inngangene til disse buffere er koblet i parallell.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9203882A SE9203882L (sv) | 1992-12-22 | 1992-12-22 | Sätt och anordning för minimering av scew |
| PCT/SE1993/001088 WO1994015398A1 (en) | 1992-12-22 | 1993-12-17 | Method and device for minimizing skew |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| NO952481D0 NO952481D0 (no) | 1995-06-21 |
| NO952481L true NO952481L (no) | 1995-08-11 |
Family
ID=20388227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NO952481A NO952481L (no) | 1992-12-22 | 1995-06-21 | Fremgangsmåte og innretning ved minimering av synkroniseringsavvik |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US5469477A (no) |
| EP (1) | EP0676101A1 (no) |
| JP (1) | JPH08504986A (no) |
| CN (1) | CN1040585C (no) |
| AU (1) | AU693774B2 (no) |
| BR (1) | BR9307709A (no) |
| FI (1) | FI953102A (no) |
| MX (1) | MX9307973A (no) |
| NO (1) | NO952481L (no) |
| SE (1) | SE9203882L (no) |
| WO (1) | WO1994015398A1 (no) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5727021A (en) * | 1996-04-03 | 1998-03-10 | Teradyne, Inc. | Apparatus and method for providing a programmable delay with low fixed delay |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0036291A3 (en) * | 1980-03-17 | 1981-12-09 | Ainsworth Nominees Proprietary Limited | Improvements in or relating to gaming or amusement machines |
| US4782253A (en) * | 1984-02-15 | 1988-11-01 | American Telephone & Telegraph Company, At&T Bell Laboratories | High speed MOS circuits |
| US4833695A (en) * | 1987-09-08 | 1989-05-23 | Tektronix, Inc. | Apparatus for skew compensating signals |
| US4860322A (en) * | 1988-10-05 | 1989-08-22 | Intel Corporation | Anti-clock skew distribution apparatus |
| US5163068A (en) * | 1991-02-22 | 1992-11-10 | El Amawy Ahmed | Arbitrarily large clock networks with constant skew bound |
| GB2478126A (en) * | 2010-02-25 | 2011-08-31 | Vodafone Intellectual Property Licensing Ltd | Analysing missed call events based on called mobile terminal status |
-
1992
- 1992-12-22 SE SE9203882A patent/SE9203882L/ not_active Application Discontinuation
-
1993
- 1993-12-15 MX MX9307973A patent/MX9307973A/es not_active IP Right Cessation
- 1993-12-17 WO PCT/SE1993/001088 patent/WO1994015398A1/en not_active Application Discontinuation
- 1993-12-17 AU AU57239/94A patent/AU693774B2/en not_active Ceased
- 1993-12-17 EP EP94903213A patent/EP0676101A1/en not_active Ceased
- 1993-12-17 JP JP6515082A patent/JPH08504986A/ja not_active Ceased
- 1993-12-17 BR BR9307709-2A patent/BR9307709A/pt not_active IP Right Cessation
- 1993-12-21 US US08/170,879 patent/US5469477A/en not_active Expired - Lifetime
- 1993-12-22 CN CN93119962A patent/CN1040585C/zh not_active Expired - Lifetime
-
1995
- 1995-06-21 FI FI953102A patent/FI953102A/fi unknown
- 1995-06-21 NO NO952481A patent/NO952481L/no not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| FI953102A0 (fi) | 1995-06-21 |
| JPH08504986A (ja) | 1996-05-28 |
| WO1994015398A1 (en) | 1994-07-07 |
| SE9203882D0 (sv) | 1992-12-22 |
| CN1040585C (zh) | 1998-11-04 |
| BR9307709A (pt) | 1999-08-31 |
| EP0676101A1 (en) | 1995-10-11 |
| CN1093180A (zh) | 1994-10-05 |
| SE9203882L (sv) | 1994-06-23 |
| US5469477A (en) | 1995-11-21 |
| AU5723994A (en) | 1994-07-19 |
| AU693774B2 (en) | 1998-07-09 |
| NO952481D0 (no) | 1995-06-21 |
| MX9307973A (es) | 1994-08-31 |
| FI953102A (fi) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0142172B2 (no) | ||
| SE7903969L (sv) | Anordning for tidmultiplex dataoverforing vid en samlingsanordning | |
| JPH07202839A (ja) | デジタル情報パケットのアライメントのための回路と方法 | |
| NO952481L (no) | Fremgangsmåte og innretning ved minimering av synkroniseringsavvik | |
| US4041392A (en) | System for simultaneous transmission of several pulse trains | |
| JPS58121847A (ja) | 同期信号再生方式 | |
| JPS628636A (ja) | フレ−ム同期装置 | |
| SU752314A1 (ru) | Устройство дл синхронизации вычислительной системы | |
| RU1830527C (ru) | Устройство дл синхронизации вычислительной системы | |
| JP3005997B2 (ja) | 同期多重方式 | |
| SU622210A1 (ru) | Устройство дл мажоритарного выбора сигналов | |
| JPS58166424A (ja) | インタフエ−ス部タイミング制御方式 | |
| JPS5853219A (ja) | 周期修正回路 | |
| JPH01286552A (ja) | 信号処理方式 | |
| JPH01199228A (ja) | 先入先出し方式の速度変換回路制御方式 | |
| JPH0748714B2 (ja) | 回線切替装置 | |
| JPS6313437A (ja) | 多重化回路 | |
| JPS63304735A (ja) | 分岐挿入中継装置 | |
| JPH04291598A (ja) | 回線交換装置のパスチェック方式 | |
| JPS63287129A (ja) | 多重化装置のビット・バイ・ビット比較回路における遅延時間差補償方式 | |
| JPH01298830A (ja) | データ処理伝送装置 | |
| JPH04373338A (ja) | チャンネル間同期化方法及び装置 | |
| KR970078338A (ko) | 전전자 교환기의 망동기 장치 | |
| JPS63187934A (ja) | 同期多重化伝送システムの信号抽出／***装置 | |
| JPS6285524A (ja) | シリアル通信のデ−タ多重伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FC2A | Withdrawal, rejection or dismissal of laid open patent application |