NO317845B1 - Mellomlagsforbindelser for lagdelte elektroniske innretninger - Google Patents
Mellomlagsforbindelser for lagdelte elektroniske innretninger Download PDFInfo
- Publication number
- NO317845B1 NO317845B1 NO20025772A NO20025772A NO317845B1 NO 317845 B1 NO317845 B1 NO 317845B1 NO 20025772 A NO20025772 A NO 20025772A NO 20025772 A NO20025772 A NO 20025772A NO 317845 B1 NO317845 B1 NO 317845B1
- Authority
- NO
- Norway
- Prior art keywords
- plugs
- wires
- plug
- wire
- conductive material
- Prior art date
Links
- 239000011229 interlayer Substances 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims description 61
- 239000004020 conductor Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 11
- 239000012777 electrically insulating material Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Inorganic Insulating Materials (AREA)
- Thermistors And Varistors (AREA)
Description
Oppfinnelsen angår en fremgangsmåte til å danne mellomlagsforbindelser i en lagdelt elektronisk innretning, spesielt en tynnfi lm innretning for å lagre eller prosessere data, hvor innretningen omfatter elektriske forbindelser mellom kretser plassert i to eller flere kretslag skilt av lag av elektrisk isolerende materiale, hvor ledende materiale benyttes som lederbaner på hvert kretslag for å forbinde kretser plassert deri og forbundet med mellomlagsforbindelser bestående av plugger eller ledninger av elektrisk ledende materiale som går igjennom mellomlagene av elektrisk isolerende materiale, hvor pluggene eller ledningene i planet til mellomlagene har et tverrsnitt med dimensjoner som er større i én retning, med langsdimensjonen av representativ størrelse Y og tverrdimensjonen av representativ størrelse X, slik at Y>X3 og hvor fremgangsmåten er kjennetegnet å danne en plugg eller ledning i ett og samme trinn som benyttet for å påføre det ledende materialet for en lederbane på et overliggende kretslag.
Den foreliggende oppfinnelse angår også mellomlagsforbindelser dannet med denne fremgangsmåte.
I flerlags elektroniske innretninger hvor hvert lag omfatter et stort antall lederbaner eller elektroder som skal forbindes med periferikretser, f.eks. i et underliggende substrat, dannes mellomlagsforbindelser av metalliske viaer. Dette vil være tilfelle for et matriseadresserbart tynnfilmminne, hvor f.eks. en ferroelektrisk polymer utgjør minnematerialet. Det er ønskelig at viaene skal ha en minimal trekkstørrelse, men samtidig kreves det også at den metalliske via skal gi en felt- og trinndekning av høy kvalitet. Bruk av viaer med stort lengde/breddeforhold basert på wolframplugger har vært forsøkt, men dette krever en høy temperaturprosess som ikke er kompatibel med smeltetemperaturene til f.eks. polymermaterialer og følgelig vil være uegnet i tilfeller hvor laget som omgir eller tilstøter viaene, omfatter slike materialer. Et alternativ har vært å anordne lederbanene på vifteform utenfor den egentlige innretning slik at arealet for hver via økes og lengde/breddeforholdet holdes lavt. Det er da mulig å danne lavohmske viaer uten å benytte noen form for metallplugger, og det vil bare foreligge kontakt mellom metaller. Denne kjente teknikk vist i fig. 1 hvor en kretsskive S (hovedsakelig vist som et kvadrat med sidelengde s er blitt forsynt med viaer i vifteform plassert i tilstøtende viaområder A i, A2, A3, A4 og en kantlengde a- s hvor a er økningen av kantlengden og s den nominelle kantlengde til en elektrodematrise. Problemet med denne løsning er at bruken av vifteformende lederbaner for å etablere viaer gir en meget høy arealkostnad da det totale areal som belegges av de vifteformede lederbaner, er a2- s2- s2=s2( a2- l). Med andre ord skalerer viaarealet, dvs. summen A = A1+A2+A3+A4 som a<2>. Fig. 1 viser et eksempel hvor viakantlengden a s fordobles, dvs. a=2. Arealet opptatt av de vifteformede viaer blir da 4s2- s2=3s2, dvs. tre ganger større enn den opprinnelige kretsskive eller matrise.
Fra US patent nr. 6 127 070 (Yang & al.) er det kjent en fremgangsmåte for å danne viaer gjennom et dielektrisk lag ved hjelp av etsing. Typisk kan viaer med geometrisk forskjellige tverrsnitt dannes, innbefattet rektangulære viaer med et lengde/breddeforhold større enn 4:1. Tverrdimensjonen av slike viaer er begrenset av en anvendbar konstruksjonsregel i størrelsesorden 0,2 \ im, noe som innebærer rektangulære viaer med en lengde på ca. 1 um. Forskjellige ledende materialer kan benyttes til å fylle viahullet. Typisk benyttes wolfram som viamateriale og viaen blir da betegnet som en wolframplugg. I praksis kan imidlertid en viaplugg dannes av ethvert egnet ledende materiale som pådampes kjemisk med tilstrekkelig tilførselsrate til å fylle viahullene.
US patent nr. 5 322 816 (Pinter) viser en fremgangsmåte til å fremstille viahull i f.eks. et halvlederlag med en tykkelse på omtrent 1 nm og hvor de tverrgående sidekanter til viaene kan dannes med en skråning eller helning i vertikalretningen. Viametall avsettes som et dekke, f.eks. som en påsprutet Film, for i alt vesentlig å dekke de skrånende sidekanter til viaen og en metallisk kontakt i bunnen.
De ovennevnte fremgangsmåter i henhold til kjent teknikk for å danne metalliske viaer hemmes av å fremby en rekke ulemper, spesielt med hensyn til tynnfilminnretninger hvor noen av lagene omfatter tynnfilmmaterialer av f.eks. polymer. Lagene kan være ekstremt tynne, f.eks. ned til noen få ti-nanometere, og det er derfor vanskelig å avstemme prosessparameterne, spesielt i det termiske regime, når metall for viapluggene avsettes. Også antallet prosesstrinn medfører økte produksjonskostnader.
Følgelig er det en hovedhensikt med den foreliggende oppfinnelse å danne metalliske viaer i meget tynne lag i så få prosesstrinn som mulig og uten noen skadelige virkninger på mellomlaget, uansett om det er organisk eller uorganisk, å holde forbruket av viamateriale så lavt som mulig, og å sikre en meget god kontakt mellom strømløpene forbundet med viaene så vel som forbedret trinndekning over minst to sidevegger perpendikulære til lederen som kommer inn i viaen.
Endelig er det også en hensikt med den foreliggende oppfinnelse å unngå kompleksiteten til forbindelsesopplegget og redusere forbindeIsesarealet på skiven sammenlignet med de vifteformede løsninger i henhold til kjent teknikk som ovenfor nevnt.
Disse hensikter så vel som ytterligere trekk og fordeler oppnås i henhold til oppfinnelsen med en fremgangsmåte som er kjennetegnet ved å danne en plugg eller ledning i ett og samme trinn som benyttet for å påføre det ledende materiale for en lederbane på et overliggende kretslag.
I fremgangsmåten i henhold til oppfinnelsen er det ansett fordelaktig å anordne pluggen eller ledningen for å forbinde lederbaner i form av minst en smal stripeelektrode i ett eller flere kretslag, og i tilfelle av mer enn en, å anordne alle stripeelektroder orientert i parallell, og å orientere pluggen eller ledningen slik at dens lengdedimensjon blir parallell til lengderetningen av den minst ene stripeelektrode, og da fortrinnsvis å danne pluggen eller ledningen fullstendig rommet innenfor et fotavtrykk til den minst ene stripeelektrode.
Foretrukket dannes pluggene og trådene med forholdet mellom langs- og tverrdimensjonen Y respektive X slik at Y/X £ 2,5.
Foretrukket dannes pluggen eller ledningen med endesidene langs tverrdimensjon, skrånende utover mot det overliggende kretslag.
De ovennevnte hensikter så vel som ytterligere trekk og fordeler oppnås også i henhold til oppfinnelsen med en mellomlagsforbindelse som er kjennetegnet ved at pluggene eller ledningene er dannet av det samme ledende materiale som lederbanene på et overliggende kretslag og hver utgjør en sammenhengende del av en lederbane.
I mellomlagsforbindelsen i henhold til oppfinnelsen er det ansett fordelaktig at lederbanene er anordnet i et lag som smale, parallelle stripeelektroder og at tverrsnittet til pluggene eller ledningene er anordnet med sin langsdimensjon parallell med lengderetningen til den respektive forbundne stripeelektrode i det overliggende kretslag, og fortrinnsvis er da pluggene eller ledningene i hvert tilfelle fullstendig rommet innenfor et fotavtrykk av den minst ene stripeelektrode.
Foretrukket har pluggene eller ledningene hver et forhold mellom langs- og tverrdimensjonen Y resp. X slik at Y/X > 2,5.
Foretrukket er pluggene eller ledningene anordnet med endesidene langs tverrdimensjonen skrånende utad mot det overliggende kretslag.
Den foreliggende oppfinnelse vil forstås bedre av den etterfølgende drøftelse av foretrukkede utførelser lest i samband med tegningen, på hvilken fig. 1 viser hvordan vifteform benyttes for å øke størrelsen av viaer som kjent i teknikken og ovenfor nevnt,
fig. 2 i perspektiv en rektangulær viaåpning i et isolerende mellomlag,
fig. 3 et tverrsnitt av en mellomlagsforbindelse i henhold til den foreliggende oppfinnelse tatt langs y-aksen på fig. 2,
fig. 4 et grunnriss av arrangementet av parallelle stripeelektroder og mellomlagsforbindelser i form av viaer i et substrat eller mellomlag,
fig. 5 i perspektiv en annen variant av viaåpningen benyttet for mellomlagsforbindelsen i henhold til den foreliggende oppfinnelse,
fig. 6 et tverrsnitt tatt langs y-aksen på fig. 5 av en mellomlagsforbindelse dannet med viaåpningen på fig. 5.
Nå følger en omtale av foretrukkede utførelser av den foreliggende oppfinnelse. Fig. 2 viser f.eks. et lag av isolerende materiale 1, som spesielt kunne være en tynnfilm av polymer, hvor en viaåpning 2 er blitt dannet med enhver egnet prosess, f.eks. konvensjonell fotomikrolitografi og ledsagende etsing av viaåpningsmønsteret. Viaåpningen 2 er en langstrakt struktur med lengde Y, bredde X og høyde H svarende til tykkelsen av mellomlaget 1 og orientering angitt ved koordinataksene x, y, z som gjengitt. Fig. 3 viser en første, foretrukket utførelse av en mellomlagsforbindelse i henhold til den foreliggende oppfinnelse. Et mellomlag 4 svarende til et lag 1 på fig. 2, har på begge sider blitt forsynt med elektroder 3, 5 som skal forbindes gjennom viaåpningen 2, og dette gjøres enkelt ved å avsette den overliggende elektrode 3 og viametallet 3a i en og samme operasjon, slik at viametallet 3a danner en plugg- eller ledningsforbindelse som i realiteten blir en iboende del av elektrodematerialet og fyller bunnen av den langstrakte, rektangulære viaåpning 2 og følgelig sikrer en meget god elektrisk kontakt mellom den overliggende elektrode 3 og den underliggende elektrode 5. De forskjellige strukturer eller komponenter på fig. 3 er i alt vesentlig gjengitt som tynnfilmer, dvs. med tykkelsesdimensjoner som for både elektrodene 3, 5 så vel som mellomlaget kan alle befinne seg i samme område og betraktes som meget tynne, spesielt når det tas i betraktning at tykkelsen av mellomlaget 4 kan befinne seg i området under 0,1 um.
Et grunnriss av en elektrode og et arrangement av en mellomlagsforbindelse svarende til den på fig. 3 er vist på fig. 4. Her er parallelle stripeelektroder 3 anbrakt på et substrat 1 som svarer til mellomlaget på fig. 3, og viaåpninger 2 svarende til den på fig. 3 er blitt forformet f.eks. i en konvensjonell fotomikrolitografisk prosess. Et elektrodemetall på substratet 1 kan nå ganske enkelt dannes som en tynnfilm over substratet 1, f.eks. kjemisk pådamping og avsettes som et heldekkende lag og dekke en underliggende elektrode 5 gjennom viaåpningen 2 og sikre en meget god kontakt mellom denne elektrode, som ikke er vist på fig. 4a, og de overliggende elektroder 3. De sistnevnte blir ganske enkelt dannet som parallelle stripeelektroder som vist ved en egnet mønstringsprosess, f.eks. igjen ved å benytte seg av fotomikrolitografi. Det sikres nå at de rektangulære viaåpninger er fullstendig inneholdt innenfor fotavtrykket til stripeelektrodene 2, slik at viametallet som naturligvis er det samme som det for ledningsbanen 3, opprettholder sin integritet i mønstringsprosessen. Spesielt skal det bemerkes at viametallet 3a i dette tilfellet ikke vil påvirkes av denne og ikke utsettes for et benyttet etsemiddel.
En annen foretrukket utførelse av viamellomlagsforbindelsen i henhold til den foreliggende oppfinnelsen skal nå omtales med henvisning til fig. 5 og 6. Fig. 5
viser igjen en viaåpning 2 dannet i et lag 1, men slik at endeflatene 6 til viaåpningen skråner fra toppen av laget 1 mot dets bunn. Slike skrånende viaendeflater 6 kan lett dannes i mønstringsprosessen ved å benytte en eller annen preferensiell etseprosess eller en kontrollert kjemisk fresing, slik det vil være velkjent for fagfolk. De skrånende endeoverflater 6 til viahullet 2 tjener til å sikre en meget bedre dekning av trinnet av viaåpningen i mellomlaget 4 svarende til laget 1 på fig. 5, som fordelaktig vist i tverrsnitt langs y-aksen på fig. 6. Mens det perpendikulære trinn i viaåpningen 2 vist på fig. 3 kan resultere i en utilstrekkelig dekning av den underliggende elektrode S i endepartiet av viaåpningen eller til og med mikrosprekker i viametallet 3a, sikrer de skrånende endeflater 6 som vist på fig. 6 at det oppnås en trinndekning med høy kvalitet og en forholdsvis lav helningsvinkel. På den annen side bør ikke helningsvinkelen være for lav med tanke på å sikre at kontaktområdet mellom viametallet 3a og den underliggende elektrode 5 blir så stort som mulig. Metallet til elektrodene 3 og viaen 3a er naturligvis ett og det samme og anbringes i en og samme avsetnings- og mønstringsoperasjon.
Slik det fremgår av den ovennevnte omtale, vil det ses at den foreliggende oppfinnelse skaffer en fremgangsmåte til å danne mellomlagsforbindelser hvor
viametallet og de overliggende elektroder skal forbindes gjennom viaåpningen med en underliggende elektrode. Både viametallet og den overliggende elektrode dannes av samme materiale og anbringes i én og samme avsetnings- og mønstringsprosess.
I tillegg til å redusere antallet prosesstrinn som benyttes til å fremstille viametallpluggen i henhold til fremgangsmåten av oppfinnelsen, har mellomlagsforbindelsen i henhold til den foreliggende oppfinnelse meget gode kontaktegenskaper og er spesielt velegnet til bruk med tynnfilminnretninger hvor mellomlagene enten kan være uorganiske eller organiske tynnfilmer, og tykkelsen av elektrodelagene er sammenlignbar med tykkelsen til mellomlagene.
Mer bestemt er fremgangsmåten og mellomlagsforbindelsen i henhold til den foreliggende oppfinnelse ypperlig egnet for matriseadresserbare innretninger hvor hvert elektrodelag omfatter et stort antall parallelle stripeelektroder som skal forbindes nedad gjennom mellomlaget fra kanten av matriseskiven. I tillegg til å skaffe høykvalitetsmellomlagsforbindelser, reduserer den foreliggende oppfinnelse dessuten både fabrikasjons- og arealkostnadene.
Claims (10)
1. Fremgangsmåte til å danne mellomlagsforbindelser i en lagdelt elektronisk innretning, spesielt en tynnfilminnretning for å lagre eller prosessere data, hvor innretningen omfatter elektriske forbindelser mellom kretser plassert i to eller flere kretslag skilt av lag av elektrisk isolerende materiale, hvor ledende materiale benyttes som lederbaner på hvert kretslag for å forbinde kretser plassert deri og forbundet med mellomlagsforbindelser bestående av plugger eller ledninger av elektrisk ledende materiale som går igjennom mellomlagene av elektrisk isolerende materiale, hvor pluggene eller ledningene i planet til mellomlagene har et tverrsnitt med dimensjoner som er større i én retning, med langsdimensjonen av representativ størrelse Y og tverrdimensjonen av representativ størrelse X, slik at Y>X, og hvor fremgangsmåten er karakterisert ved å danne en plugg eller ledning i ett og samme trinn som benyttet for å påføre det ledende materiale for en lederbane på et overliggende kretslag.
2. Fremgangsmåte i henhold til krav 1,
karakterisert ved å anordne pluggen eller ledningen for å forbinde lederbaner i form av minst én smal stripeelektrode i ett eller flere kretslag, og i tilfelle av mer enn én, å anordne alle stripeelektroder orientert i parallell, og å orientere pluggen eller ledningen slik at dens langsdimensjon blir parallell til lengderetningen av den minst ene stripeelektrode.
3. Fremgangsmåte i henhold til krav 2,
karakterisert ved å danne pluggen eller ledningen fullstendig rommet innenfor fotavtrykket til den minst ene stripeelektrode.
4. Fremgangsmåte i henhold til krav 1,
karakterisert ved å danne pluggen eller ledningen med et forhold mellom langs- og tverrdimensjonene Y resp. X slik at Y/X > 2,5.
5. Fremgangsmåte i henhold til krav 1,
karakterisert ved å danne pluggen eller ledningen med endesider langs tverrdimensjonen skrånende utad mot overliggende kretslag.
6. Mellomlagsforbindelse i en lagdelt elektronisk innretning, spesielt en tynnfilminnretning for å lagre eller prosessere data, hvor innretningen omfatter elektriske forbindelser mellom kretser plassert i to eller flere kretslag skilt av lag av elektrisk isolerende materiale, hvor ledende materiale benyttes som lederbaner på hvert kretslag for å forbinde kretser plassert deri og forbundet med mellomlagsforbindelser bestående av plugger eller ledninger av elektrisk ledende materiale som går igjennom mellomlagene av elektrisk isolerende materiale, hvor pluggene eller ledningene i planet til mellomlagene har et tverrsnitt med dimensjoner som er større i én retning, med langsdimensjonen av representativ størrelse Y og tverrdimensjonen av representativ størrelse X, slik at Y>X, karakterisert ved at pluggene eller ledningene er dannet av det samme ledende materiale som lederbanene på et overliggende kretslag og hver utgjør en sammenhengende del av en lederbane.
7. Mellomlagsforbindelse i henhold til krav 6,
karakterisert ved at lederbanene er anordnet i et lag som smale, parallelle stripeelektroder og at tverrsnittet til pluggene eller ledningene er anordnet med sin langsdimensjon parallell med lengderetningen til den respektive forbundne stripeelektrode i det overliggende kretslag.
8. Mellomlagsforbindelse i henhold til krav 7,
karakterisert ved at pluggene eller ledningene i hvert tilfelle fullstendig er rommet innenfor fotavtrykket til en stripeelektrode.
9. Mellomlagsforbindelse i henhold til krav 6,
karakterisert ved at pluggene eller ledningene hver har forhold mellom langs- og tverrdimensjonen Y resp. X slik at Y/X > 2,5.
10. Mellomlagsforbindelse i henhold til krav 6,
karakterisert ved at pluggene eller ledningene er anordnet med endesidene langs tverrdimensjonen skrånende utad mot det overliggende kretslag.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NO20025772A NO317845B1 (no) | 2002-11-29 | 2002-11-29 | Mellomlagsforbindelser for lagdelte elektroniske innretninger |
US10/720,680 US6979643B2 (en) | 2002-11-29 | 2003-11-25 | Interlayer connections for layered electronic devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NO20025772A NO317845B1 (no) | 2002-11-29 | 2002-11-29 | Mellomlagsforbindelser for lagdelte elektroniske innretninger |
Publications (2)
Publication Number | Publication Date |
---|---|
NO20025772D0 NO20025772D0 (no) | 2002-11-29 |
NO317845B1 true NO317845B1 (no) | 2004-12-20 |
Family
ID=19914238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO20025772A NO317845B1 (no) | 2002-11-29 | 2002-11-29 | Mellomlagsforbindelser for lagdelte elektroniske innretninger |
Country Status (2)
Country | Link |
---|---|
US (1) | US6979643B2 (no) |
NO (1) | NO317845B1 (no) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004027868A2 (en) * | 2002-09-20 | 2004-04-01 | Koninklijke Philips Electronics N.V. | Electrical device, a method for manufacturing an electrical device, test structure, a method for manufacturing such a test structure and a method for testing a display panel |
NO321381B1 (no) * | 2004-07-22 | 2006-05-02 | Thin Film Electronics Asa | Elektrisk viaforbindelse og tilknyttet kontaktanordning samt fremgangsmate til deres fremstilling |
KR20150104676A (ko) * | 2014-03-05 | 2015-09-16 | 삼성디스플레이 주식회사 | 액정 표시 장치의 제조 방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2757639B2 (ja) * | 1991-12-04 | 1998-05-25 | 住友電気工業株式会社 | 超電導多層配線 |
US5322816A (en) * | 1993-01-19 | 1994-06-21 | Hughes Aircraft Company | Method for forming deep conductive feedthroughs |
JP3500308B2 (ja) * | 1997-08-13 | 2004-02-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路 |
TW411529B (en) * | 1997-12-26 | 2000-11-11 | Toshiba Corp | Semiconductor device and its manufacturing method |
KR100276390B1 (ko) * | 1998-08-10 | 2000-12-15 | 윤종용 | 반도체 메모리 장치 및 그의 제조 방법 |
US6127070A (en) * | 1998-12-01 | 2000-10-03 | Advanced Micro Devices, Inc. | Thin resist with nitride hard mask for via etch application |
JP3819670B2 (ja) * | 2000-04-14 | 2006-09-13 | 富士通株式会社 | ダマシン配線を有する半導体装置 |
KR100338781B1 (ko) * | 2000-09-20 | 2002-06-01 | 윤종용 | 반도체 메모리 소자 및 그의 제조방법 |
US6555450B2 (en) * | 2000-10-04 | 2003-04-29 | Samsung Electronics Co., Ltd. | Contact forming method for semiconductor device |
JP2002190580A (ja) * | 2000-12-20 | 2002-07-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3418615B2 (ja) * | 2001-06-12 | 2003-06-23 | 沖電気工業株式会社 | 半導体素子およびその製造方法 |
-
2002
- 2002-11-29 NO NO20025772A patent/NO317845B1/no unknown
-
2003
- 2003-11-25 US US10/720,680 patent/US6979643B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
NO20025772D0 (no) | 2002-11-29 |
US20040137712A1 (en) | 2004-07-15 |
US6979643B2 (en) | 2005-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10600728B2 (en) | Through-hole electrode substrate | |
CN1967897B (zh) | 管型相变化存储器形成方法 | |
US20090035514A1 (en) | Phase change memory device and method of fabricating the same | |
JPH11505071A (ja) | マルチステートエレメントを有するメモリー・アレーと該アレーあるいは該アレーのセルを形成するための方法 | |
US7713793B2 (en) | Fuse of semiconductor device and method for manufacturing the same | |
US20060018175A1 (en) | Electrical via connection and associated contact means as well as a method for their manufacture | |
US7737547B2 (en) | Dummy buried contacts and vias for improving contact via resistance in a semiconductor device | |
NO317845B1 (no) | Mellomlagsforbindelser for lagdelte elektroniske innretninger | |
JP2003224187A (ja) | 半導体素子のヒューズ及びその形成法 | |
JPH06349952A (ja) | 配線形成方法 | |
KR20220037000A (ko) | 정보 저장 물질 패턴을 포함하는 반도체 장치 | |
JP3551944B2 (ja) | 半導体装置 | |
CN101088151A (zh) | 连续一列式阴影掩膜沉积过程中用多次沉积事件形成导通孔的***和方法 | |
US20080251885A1 (en) | Fuse structure, semiconductor device, and method of forming the semiconductor device | |
US6509650B2 (en) | Electronic device, and method of patterning a first layer | |
JP2011061005A (ja) | 電子デバイス | |
JPH0936063A (ja) | 集積回路の形成方法 | |
US20240237560A1 (en) | Phase-change memory device with tapered thermal transfer layer | |
KR100699684B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
US8466443B2 (en) | Voltage sensitive resistor (VSR) read only memory | |
TW202415274A (zh) | 電阻式記憶體裝置以及其製作方法 | |
JP3318933B2 (ja) | 半導体装置 | |
JPH05114653A (ja) | 半導体装置 | |
KR101434593B1 (ko) | 상변화 메모리 장치 및 그의 제조방법 | |
CN101330092A (zh) | 相变化存储器装置及其制造方法 |