NL9101567A - Actieve instelbesturing voor klasse ab cmos-verschilversterkers. - Google Patents
Actieve instelbesturing voor klasse ab cmos-verschilversterkers. Download PDFInfo
- Publication number
- NL9101567A NL9101567A NL9101567A NL9101567A NL9101567A NL 9101567 A NL9101567 A NL 9101567A NL 9101567 A NL9101567 A NL 9101567A NL 9101567 A NL9101567 A NL 9101567A NL 9101567 A NL9101567 A NL 9101567A
- Authority
- NL
- Netherlands
- Prior art keywords
- transistor
- mos transistor
- voltage
- network
- differential amplifier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
"Actieve instelbesturing voor klasse AB CMOS-verschilversterkers".
De uitvinding betreft een instelnetwerk voor een CMOS-verschilversterker, welke laatste tenminste omvat een ingangsverschilversterker, een source follower trap en een eindtrap, welke ingangsverschilversterker een gemeenschappelijke tak omvat met een eerste MOS-transistor die een eerste van een instelnetwerk afkomstige instelspanning ontvangt, welke source follower trap tenminste een serieschakeling van een tweede en een derde MOS-transistor omvat, waarbij de poortelektrode van de derde MOS-transistor een uitgangssignaal van de ingangsverschilversterker ontvangt en de poortelektrode van de tweede transistor een tweede instelspanning van het instelnetwerk ontvangt, welke eindtrap tenminste een serieschakeling van een vierde en een vijfde MOS-transistor omvat, waarbij de poortelektrode van de vierde transistor is doorverbonden met de uitgang van de source follower trap, welk instelnetwerk tenminste een serieschakeling van een als diode geschakelde zesde MOS-transistor en een stroomvoerend orgaan omvat en de spanning op de poortelektrode van de zesde transistor tenminste de eerste instelspanning vormt.
Een dergelijke instelnetwerk is bekend uit het Amerikaanse octrooischrift 4.335*355· Het aldaar getoonde instelnetwerk bestaat uit een serieschakeling van twee als diodes geschakelde MOS-transistoren waarvan het verbindingspunt zowel de instelspanning voor de ingangsverschilversterker als voor de source follower trap van de AB CMOS verschilversterker levert.
Een nadeel van het daar getoonde instelnetwerk is echter, dat de waarde van de instelstromen in de verschillende trappen van de CMOS-verschilversterker zeer gevoelig is voor variaties in de vervaardigingswijze en in de voedingsspanning. Bij variaties in de voedingsspanning van 4,5 tot 5.5 Volt kunnen, afhankelijk van de vervaardigingswijze en de temperatuur, deze instelstromen zelfs een faktor 10 variëren. Voor veel toepassingen is dit onacceptabel.
Doel van de uitvinding is om een instelnetwerk te verschaffen dat met name de instelstromen in de ingangsverschilversterker en de eindtrap van de CMOS-verschilversterker op een gewenste waarde bepaalt.
Het instelnetwerk volgens de uitvinding draagt daartoe het kenmerk, dat het stroomvoerende orgaan een stroombron of een weerstand is en de tweede instelspanning, ontvangen door de tweede transistor, onafhankelijk is van de eerste instelspanning en zodanig wordt gekozen, dat de poortspanning van de vierde transistor in rust althans nagenoeg gelijk is aan de eerste ins telspanning.
Hierbij wordt opgemerkt dat een instelnetwerk bestaande uit een serieschakeling van een als diode geschakelde MOS-transistor en een stroombron, waarbij het verbindingspunt van beide een instelspanning genereert, op zich zelf bekend is uit het Amerikaanse octrooischrift 4.785.258. Met een dergelijk instelnetwerk is het echter slechts mogelijk om de instelstromen in de ingangsverschilversterker en de source follower trap van de CMOS-verschilversterker in rust (d.w.z. geen ingangssignaal aanwezig) goed te definiëren. De instelstroom in de eindtrap van de CMOS-verschilversterker is daarmee echter moeilijker van te voren te definiëren en nog steeds afhankelijk van variaties tijdens de vervaardiging, van de voedingsspanning en de temperatuur.
In een verdere uitvoeringsvorm heeft het instelnetwerk volgens de uitvinding het kenmerk, dat het instelnetwerk voorts tenminste een instelverschilversterker omvat, waarvan de omkeeringang de eerste instelspanning ontvangt, de niet-omkeeringang is verbonden met de uitgangsspanning van een inverterend netwerk, dat tenminste een serieschakeling van een zevende MOS-transistor en een achtste MOS-transistor omvat, waarbij de poortelektrode van de zevende MOS-transistor met de uitgang van de instelverschilversterker, die tevens de tweede instelspanning genereert, is verbonden.
Voordeel van het instelnetwerk volgens de uitvinding is, dat het, ondanks dat het meer elementen bevat dan het instelnetwerk volgens de stand van de techniek, zeer compact op een IC kan worden gerealiseerd. Bovendien kan de schakeling een vrijwel onbeperkt aantal CMOS-verschilversterkers aansturen. De uitvinding zal verder worden toegelicht aan de hand van een tekening. Daarin toont fig. 1 een bekende klasse AB Miller verschilversterker; fig. 2 een bekend instelnetwerk; fig. 3 een ander bekend instelnetwerk; fig. 4 een instelnetwerk volgens de uitvinding; fig. 5 een variant op een gedeelte van het instelnetwerk volgens de uitvinding.
Figuur 1 toont een bekende klasse AB Miller CMOS-verschilversterker. In essentie bestaat deze uit drie trappen: een ingangsverschilversterker, bestaande uit de MOS-transistoren Ml t/m M5, een source follower trap, bestaande uit de PMOS-transistoren M8 en M9 en een eindtrap, gevormd door de MOS-transistoren M6 en M7. Voor frequentiecompensatie is de uitgang van de eindtrap via een serieschakeling van een condensator en een weerstand, die door een MOS-transistor met vaste poortspanning kan worden vervangen, naar de ingang van de source follower trap teruggekoppeld.
In de ingangsverschilversterker bepaalt de PMOS-transistor M5 de instelstroom. De instelstroom is direct afhankelijk van de poortspanning VB1 op de PMOS-transistor M5· In de source follower trap wordt de stroom ingesteld met behulp van de poortspanning VB1C op transistor M8. Afhankelijk van de relatie tussen de poortspanningen VB1 en VB1C en de verhouding tussen de dimensies van de MOS-transistoren M5 en M8, zullen de instelstromen in de ingangsverschilversterker en in de source follower trap een bepaalde verhouding vertonen. Meestal geldt: VB1 = VB1C.
Indien de ingangen en de uitgang van de CMOS-verschilversterker in rust een spanning dragen die overeenkomt met die van het midden van de voedingsspanning, zal de stroom door transistor M6 althans nagenoeg gelijk zijn aan die door transistor M7. Dit is van belang, omdat de CMOS-verschilversterker dan slechts een random offset spanning zal hebben en een te verwaarlozen systematische offset spanning. De gemiddelde offset spanning over een groot aantal CMOS-verschilversterkers zal met andere woorden altijd dicht bij 0 V liggen, onafhankelijk van de vervaardingscondities van de de CMOS-verschilversterker bevattende chip, alsmede van andere condities, zoals de grootte van de voedingsspanning en de temperatuur.
Met het op zich zelf bekende instelnetwerk van figuur 2 kan aan deze voorwaarden wordt voldaan. Figuur 2 toont een instelnetwerk dat bestaat uit de serieschakeling van een als diode geschakelde MOS-transistor MB1, een optionele weerstand RB9, en twee als diodes geschakelde MOS-transistoren MB2 en MB3. Indien VB1 = VB1C kan het daar getoonde instelnetwerk de CMOS-verschilversterker zo instellen, dat de spanningen aan de ingangen en de uitgang daarvan in rust overeenkomen met het midden van de voedingspanning, mits aan de volgende drie voorwaarden wordt voldaan: 1. transistor M3 is althans nagenoeg gelijk aan transistor M4 en proportioneel met transistor MB3 uit het instelnetwerk; 2. transistor M9 is proportioneel met transistor MB2 uit het instelnetwerk en optionele weerstand R9 is proportioneel met optionele weerstand RB9 uit het instelnetwerk; 3. transistor M8 is proportioneel met de transistoren MB1 en M5. Hierbij wordt opgemerkt, dat twee MOS-transistoren proportioneel zijn met elkaar als zij: 1. van hetzelfde type zijn (NMOS of PMOS); 2. ongeveer gelijk zijn ingesteld; 3. ongeveer dezelfde kanaallengte hebben;
4. ongeveer dezelfde (W/L)/Ids hebben, waarin W de kanaalbreedte, L
de kanaallengte en ids de stroom door de MOS-transistor is.
Voorts zijn twee weerstanden proportioneel met elkaar, indien zij dezelfde spanningsval over de aansluitpunten hebben.
Ter toelichting op de bovengenoemde voorwaarden 1 t/m 3 wordt het volgende opgemerkt. Als transistor M3 gelijk is aan transistor M4 en proportioneel is met transistor MB3, is de poortspanning van transistor M9 gelijk aan die van transistor MB2. In rust is de uitgangsspanning van de ingangsverschilversterker (knooppunt van transistoren M2 en M4) gelijk aan de poortspanning van transistor M3, die op zijn beurt weer gelijk is aan de poortspanning van transistor MB3· Wordt bovendien aan de onder 2 en 3 genoemde voorwaarden voldaan, dan is de spanning over de afvoer- en aanvoerelektrode Vds (=Vgs) van transistor M8 gelijk aan die over transistor MB1 en hebben transistoren M9 en MB2 een gelijke spanning Vgs over de poort- en aanvoerelektrode. Er geldt niet dat Vds van transistor M9 gelijk is aan die van transistor MB2. Dit zou eventueel kunnen worden verbeterd door een derde transistor in de source follower tak op te nemen. Noodzakelijk is dit echter niet, omdat de invloed van de ongelijke afvoer-aanvoerelektrode-spanningen verwaarloosbaar is.
Het gevolg is dat de poortspanning van transistor M7 nagenoeg gelijk is aan de door het instelnetwerk geleverde instelspanning VB1. In rust heeft de stroom door transistor M7 bijgevolg een goed gedefiniëerde verhouding ten opzichte van die door de transistoren MB1 (en M5).
Bovendien is de ruststroom door transistor M6 in goed gedefiniëerde verhouding tot de stroom door transistor M3 (en die door de transistoren MB3 en M4, omdat Vds van transistoren MB3 en M4 gelijk is aan die van transistor M3). Anders gezegd: de instelstromen door de transistoren M6 en M7 staan in een vooraf bepaalde verhouding tot de stromen in het instelnetwerk, de ingangsverschilversterker en de source follower.
Indien de CMOS-verschilversterker van figuur 1 met het instelnetwerk van figuur 2 wordt ingesteld, waarbij VB1 = VB1C, heeft de CMOS-verschilversterker een lage systematische offset spanning, die bovendien weinig drift vertoont. Een groot nadeel van het instelnetwerk van figuur 2 is echter, dat de daadwerkelijk optredende stroom door het instelnetwerk en bijgevolg ook door de verschillende trappen van de CMOS- verschilversterker sterk afhankelijk is van de vervaardigingscondities van de chip en van andere condities, zoals de voedingsspanning en de temperatuur. Stroomvariaties van een faktor 10 zijn in de praktijk mogelijk.
Figuur 3 toont een ander instelnetwerk, dat bijvoorbeeld bekend is uit het Amerikaanse octrooischrift 4.785.258, dat de grote stroomvariaties bij de instelling van de CMOS-verschilversterker deels kan voorkomen. Het in figuur 3 weergegeven instelnetwerk bestaat uit een als diode geschakelde MOS-transistor MB1 in serie met een stroombron Iref. Daardoor is de stroom in het instelnetwerk beter gedefiniëerd dan in het instelnetwerk van figuur 2. De stroombron Iref kan door een weerstand worden vervangen. Bijgevolg kan de stroominstelling in de ingangsverschilversterker en de source follower trap van de CMOS-verschilversterker, die in een vaste verhouding staat tot die in het instelnetwerk, nauwkeuriger vooraf worden bepaald.
Het instelnetwerk van figuur 3 kent echter weer andere belangrijke bezwaren. In het instelnetwerk komt geen transistor MB3 meer voor die proportioneel is met M3 en M4. Tevens wordt geen transistor MB2 meer toegepast die proportioneel is met transistor M9· Als gevolg daarvan is de poortspanning Vg7 van transistor M7 niet meer gelijk aan de instelspanning VB1. Vg7 is sterk afhankelijk van de fluctuaties in het fabricageproces van de geïntegreerde schakeling, de voedingsspanning en de temperatuur. Als Vg7>VBl kan de stroom door de eindtrap zo laag worden, dat stabiliteitsproblemen optreden. Indien Vg7<VBl kan de stroom door de eindtrap echter onacceptabel hoog worden.
Het instelnetwerk volgens de uitvinding, dat in figuur 4 is weergegeven, lost de problemen verbonden aan de instelnetwerken van de figuren 2 en 3 op. Basisgedachte voor de oplossing van deze problemen is, dat het instelnetwerk aan de transistor M8 in de source follower trap een andere instelspanning dient toe te voeren dan aan de transistor M5 in de gemeenschappelijke tak van de ingangsverschilversterker, een en ander zodanig dat in rust geldt, dat de poortspanning Vg7 van de transistor M7 gelijk is aan de door de transistor M5 ontvangen instelspanning VB1. Als voorts in het instelnetwerk de stroom goed wordt gedefinieerd, is niet alleen de poortspanning van transistor M7 goed gedefinieerd, maar zijn ook de instelstromen in tenminste de ingangsverschilversterker en de eindtrap eveneens goed gedefinieerd.
Voorwaarde voor het beoogde instelnetwerk is dus, dat het een eerste instelspanning VB1 aan de transistor M5 en een tweede instelspanning VB1C aan de transistor M8 verschaft, zodanig dat Vg7 in rust althans nagenoeg gelijk is aan de eerste instelspanning VB1. Figuur 4 geeft een voorkeursuitvoeringsvorm van een instelnetwerk dat aan deze voorwaarde voldoet.
In figuur 4 is een instelnetwerk, dat beide instelspanningen VBl en VB1C genereert, weergegeven. Daarbij is uitgegaan van het bekende instelnetwerk bestaande uit een als diode geschakelde PMOS-transistor MB1, in serie met een stroombron Iref. De stroombron Iref kan worden vervangen door een weerstand zonder buiten het kader van de uitvinding te treden. Het verbindingspunt van de als diode geschakelde PMOS-transistor MB1 en de stroombron Iref verschaft de eerste instelspanning VBl voor de poortelektrode van de MOS-transistor M5 in de ingangsverschilversterker van de CMOS-verschilversterker. Genoemd verbindingspunt is tevens verbonden met de omkeeringang van een instelverschilversterker A, waarvan de uitgang de tweede instelspanning VB1C voor de source follower trap levert. De uitgang van de instelverschilversterker Δ is via een inverterende schakeling teruggekoppeld naar diens niet-omkeeringang.
De inverterende schakeling omvat een serieschakeling van een PMOS-transistor M8C en een PMOS-transistor M9C. Tussen beide PMOS-transistoren M8C en M9C kan een weerstand R9C worden aangebracht, maar dat is niet noodzakelijk. De poortelektrode van transistor M8C is verbonden met de uitgang van de instelverschilversterker A, terwijl de afvoerelektrode van transistor M8C is verbonden met de niet-omkeeringang van de instelverschilversterker A. De poortelektrode van transistor M9C is verbonden met de poortelektrode van een als diode geschakelde NMOS-transistor M3C, die in serie is geplaatst met een PMOS-transistor M5C. De poortelektrode van transistor M5C ontvangt de instelspanning VBl.
Door een juiste keuze van de dimensies van de verschillende MOS-transistoren in het instelnetwerk ten opzichte van de dimensies van de MOS-transistoren in de CMOS-verschilversterker kan de instelstroom in met name de eindtrap (Mó, M7) van de CMOS-verschilversterker nauwkeurig en stabiel worden bepaald.
Voorwaarde daarvoor is, dat transistor M8C, respectievelijk M9C proportioneel is met M8, respectievelijk M9, terwijl de optionele weerstand R9C proportioneel dient te zijn met de optionele weerstand R9 in de source follower trap. De instelverschilversterker A zal er voor zorgen, dat de spanning Vg7C op diens niet-omkeeringang althans nagenoeg gelijk is aan de spanning VBl op diens omkeeringang. Vanwege de proportionaliteit tussen de transistoren M8C, respectievelijk M9C en de transistoren M8, respectievelijk M9, alsmede tussen de weerstanden R9C en R9, zal Vg7 nagenoeg gelijk zijn aan Vg7C en dus aan VB1. De preciese stroominstelling van de source follower tak is daarbij van minder belang geworden. De invloed van vervaardigingsvariaties en voedingsspanningsvariaties is nauwelijks meer terug te vinden in de instelstroom van de eindtrap en als het ware verlegd naar de source follower tak, hetgeen in de meeste gevallen veel minder bezwaarlijk is.
Verder is het voor een juiste dimensionering van het instelnetwerk van belang, dat de transistor M3C proportioneel is met de transistor M3 en de stroom door transistor M5C gelijk is aan de helft van de stroom door transistor M5 (de stroom door transistor M5 splitst zich in twee gelijk stromen door de transistoren M3 en M4 in de ingangsverschilversterker). Dan is de poortspanning Vg3C van transistor M3C althans nagenoeg gelijk aan de poortspanning Vg3 van transistor M3. In rust zal dan ook de poortspanning van transistor M9 althans nagenoeg gelijk zijn aan die van transistor M9C.
De weerstanden R9C en R9 kunnen de waarde 0 Ω hebben. In sommige gevallen echter kan het van voordeel zijn om hen een bepaalde ohmse waarde te geven, omdat de afhankelijkheid van vervaardigingsvariaties en voedingsspanningsvariaties dan kan worden gereduceerd.
Beide weerstanden kunnen worden vervangen door een MOS-transistor (MR), waarvan de poortelektrode een van te voren vastgestelde, constante spanning VBR ontvangt. De dan in plaats van R9C en R9 opgenomen MOS-transistoren dienen in dat geval proportioneel met elkaar te zijn. Een voordeel van een dergelijke uitvoeringsvorm is, dat de versterkingsfaktor van de source follower tak dan veel groter dan één kan zijn. Dit kan aantrekkelijke voordelen voor de CMOS-verschilversterker met zich meebrengen, zoals verhoogde stijgsnelheid ("slew rate"), grotere versterking en verhoogde capacitieve belastbaarheid.
Ter toelichting daarop wordt beschreven wat het gevolg is van het vervangen van de weerstand R9 door een NMOS-transistor MR9 met vaste poortspanning VBR9· De ingang van de source follower is de poort van de transistor M9 en de uitgangspanning is de poortspanning Vg7· Als de ingangsspanning hoger wordt (Vg9 hoger), dan wordt de spanning op de aanvoerelektrode van transistor M9, die is verbonden met de aanvoerelektrode van transistor MR9 evenveel hoger. De poort-aanvoerelektrode-spanning (Vgs) van transistor MR9 vermindert daardoor, zodat de kanaalweerstand van transistor MR9 toeneemt. Omdat transistor M8 een vaste instelstroom door de source follower trap stuurt, neemt de spanningsval over transistor MR9 extra toe, De versterking van de source follower trap is bijgevolg groter dan één.
Opgemerkt wordt nog dat in de beschrijving en in de figuren PMOS-door NMOS-transistoren kunnen worden vervangen en omgekeerd.
Claims (8)
1. Instelnetwerk voor een CMOS-verschilversterker, welke laatste tenminste omvat een ingangsverschilversterker, een source follower trap en een eindtrap, welke ingangsverschilversterker een gemeenschappelijke tak omvat met een eerste MOS-transistor die een eerste van een instelnetwerk afkomstige instelspanning ontvangt, welke source follower trap tenminste een serieschakeling van een tweede en een derde MOS-transistor omvat, waarbij de poortelektrode van de derde MOS-transistor een uitgangssignaal van de ingangsverschilversterker ontvangt en de poortelektrode van de tweede transistor een tweede instelspanning van het instelnetwerk ontvangt, welke eindtrap tenminste een serieschakeling van een vierde en een vijfde MOS-transistor omvat, waarbij de poortelektrode van de vierde transistor is doorverbonden met de uitgang van de source follower trap, welk instelnetwerk tenminste een serieschakeling van een als diode geschakelde zesde MOS-transistor en een stroomvoerend orgaan omvat en de spanning op de poortelektrode van de zesde transistor tenminste de eerste instelspanning vormt met het kenmerk, dat het stroomvoerende orgaan een stroombron (Iref) of een weerstand is en de tweede instelspanning (VB1C), ontvangen door de tweede transistor (M8), onafhankelijk is van de eerste instelspanning (VB1) en zodanig wordt gekozen, dat de poortspanning van de vierde transistor (M7) in rust althans nagenoeg gelijk is aan de eerste instelspanning (VBlj.
2. Instelnetwerk volgens conclusie 1 met het kenmerk. dat het instelnetwerk voorts tenminste een instelverschilversterker (A) omvat, waarvan de omkeeringang de eerste instelspanning (VB1) ontvangt, de niet-omkeeringang is verbonden met de ui tgangs spanning (Vg7C) van een inverterend netwerk, dat tenminste een serieschakeling van een zevende MOS-transistor (M8C) en een achtste MOS-transistor (M9C) omvat, waarbij de poortelektrode van de zevende MOS-transistor (M8C) met de uitgang van de instelverschilversterker (A), die tevens de tweede instelspanning (VB1C) genereert, is verbonden.
3. Instelnetwerk volgens conclusie 2 met het kenmerk, dat de tweede (M8), respectievelijk derde MOS-transistor (M9) proportioneel is met de zevende (M8C), respectievelijk achtste MOS-transistor (M9C).
4. Instelnetwerk volgens conclusie 2 of 3 met het kenmerk, dat tussen de tweede (M8) en derde MOS-transistor (M9) een eerste weerstand (R9) is opgenomen, alsmede een tweede weerstand (R9C) tussen de zevende (M8C) en achtste MOS-transistor (M9C).
5. Instelnetwerk volgens conclusie k met het kenmerk, dat de spanningsval over de eerste weerstand (R9) gelijk is aan die over de tweede weerstand (R9C).
6. Instelnetwerk volgens conclusie 4 of 5 met het kenmerk, dat de eerste weerstand (R9) en/of de tweede weerstand (R9C) bestaat uit een MOS-transistor (MR) met een vooraf bepaalde constante poortspanning.
7. Instelnetwerk volgens een van de conclusies 2 t/m 6 waarin de ingangsverschilversterker twee parallelle stroomwegen omvat, waarvan in de ene tak een als diode geschakelde negende MOS-transistor en in de andere tak een tiende MOS-transistor is opgenomen met het kenmerk, dat parallel aan het inverterende netwerk in het instelnetwerk een serieschakeling is opgenomen van tenminste een als diode geschakelde elfde MOS-transistor (M3C) en een twaalfde MOS-transistor (M5C), waarbij de poortelektrode van de elfde MOS-transistor (M3C) is verbonden met de poortelektrode van de achtste MOS-transistor (M9C) en de poortelektrode van de twaalfde MOS-transistor (M5C) de eerste instelspanning (VB1) ontvangt.
8. Instelnetwerk volgens conclusie 7 met het kenmerk, dat de elfde MOS-transistor (M3C) proportioneel is met de negende MOS-transistor (M3), de stroom door de twaalfde transistor (M5C) althans nagenoeg de helft bedraagt van de stroom door de eerste transistor (M5) en de negende transistor (M3) althans nagenoeg identiek is aan de tiende transistor (M4).
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL9101567A NL9101567A (nl) | 1991-09-17 | 1991-09-17 | Actieve instelbesturing voor klasse ab cmos-verschilversterkers. |
JP5505972A JPH07500228A (ja) | 1991-09-17 | 1992-09-03 | Ab級cmos演算増幅器用の能動バイアス制御装置 |
DE69212324T DE69212324D1 (de) | 1991-09-17 | 1992-09-03 | Aktieve Vorspannungssteunerung für CMOS Operationsverstärker in Klasse AB-Betrieb |
US08/211,034 US5442319A (en) | 1991-09-17 | 1992-09-03 | Active biasing control for class-AB CMOS operational amplifiers |
PCT/NL1992/000151 WO1993006655A1 (en) | 1991-09-17 | 1992-09-03 | Active biasing control for class-ab cmos operational amplifiers |
CA002119357A CA2119357A1 (en) | 1991-09-17 | 1992-09-03 | Active biasing control for class-ab cmos operational amplifiers |
EP92920513A EP0605570B1 (en) | 1991-09-17 | 1992-09-03 | Active biasing control for class-ab cmos operational amplifiers |
AT92920513T ATE140567T1 (de) | 1991-09-17 | 1992-09-03 | Aktieve vorspannungssteunerung für cmos operationsverstärker in klasse ab-betrieb |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL9101567 | 1991-09-17 | ||
NL9101567A NL9101567A (nl) | 1991-09-17 | 1991-09-17 | Actieve instelbesturing voor klasse ab cmos-verschilversterkers. |
Publications (1)
Publication Number | Publication Date |
---|---|
NL9101567A true NL9101567A (nl) | 1993-04-16 |
Family
ID=19859707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL9101567A NL9101567A (nl) | 1991-09-17 | 1991-09-17 | Actieve instelbesturing voor klasse ab cmos-verschilversterkers. |
Country Status (8)
Country | Link |
---|---|
US (1) | US5442319A (nl) |
EP (1) | EP0605570B1 (nl) |
JP (1) | JPH07500228A (nl) |
AT (1) | ATE140567T1 (nl) |
CA (1) | CA2119357A1 (nl) |
DE (1) | DE69212324D1 (nl) |
NL (1) | NL9101567A (nl) |
WO (1) | WO1993006655A1 (nl) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0763128B2 (ja) * | 1992-12-22 | 1995-07-05 | 日本電気株式会社 | プッシュプル型増幅回路 |
US6069532A (en) * | 1998-07-20 | 2000-05-30 | Lucent Technologies Inc. | Technique for designing a bias circuit for an amplifier in an integrated circuit device |
US6057734A (en) * | 1999-01-14 | 2000-05-02 | Seiko Epson Corporation | Symmetrical analog power amplifier |
US6137361A (en) * | 1999-02-03 | 2000-10-24 | National Semiconductor Corporation | Low power class A amplifier circuit |
US6317000B1 (en) | 2000-10-05 | 2001-11-13 | Texas Instruments Incorporated | Overload recovery circuit and method |
US6703900B2 (en) | 2002-06-05 | 2004-03-09 | Texas Instruments Incorporated | Fast, stable overload recovery circuit and method |
US7839994B1 (en) | 2005-03-01 | 2010-11-23 | Marvell International Ltd. | Class A-B line driver for gigabit Ethernet |
US8536947B2 (en) * | 2008-12-19 | 2013-09-17 | Qualcomm Incorporated | Class AB amplifier with resistive level-shifting circuitry |
CN115776287A (zh) * | 2022-11-14 | 2023-03-10 | 广州润芯信息技术有限公司 | 一种多分路功率分配电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE850102C (de) * | 1947-12-19 | 1952-09-22 | Paul Andre Guinard | Rueckschlagventil fuer Rohrleitungen |
JPS59196613A (ja) * | 1983-04-21 | 1984-11-08 | Toshiba Corp | 演算増幅回路 |
US5047665A (en) * | 1989-02-08 | 1991-09-10 | Burr-Brown Corporation | Low noise, low offset, high speed CMOS differential amplifier |
JP2817169B2 (ja) * | 1989-02-22 | 1998-10-27 | 松下電器産業株式会社 | 逆止弁装置 |
JPH0644496Y2 (ja) * | 1989-05-31 | 1994-11-16 | 利和 奥野 | コイル成形品の製造装置 |
-
1991
- 1991-09-17 NL NL9101567A patent/NL9101567A/nl not_active Application Discontinuation
-
1992
- 1992-09-03 EP EP92920513A patent/EP0605570B1/en not_active Expired - Lifetime
- 1992-09-03 JP JP5505972A patent/JPH07500228A/ja active Pending
- 1992-09-03 US US08/211,034 patent/US5442319A/en not_active Expired - Fee Related
- 1992-09-03 AT AT92920513T patent/ATE140567T1/de not_active IP Right Cessation
- 1992-09-03 DE DE69212324T patent/DE69212324D1/de not_active Expired - Lifetime
- 1992-09-03 WO PCT/NL1992/000151 patent/WO1993006655A1/en active IP Right Grant
- 1992-09-03 CA CA002119357A patent/CA2119357A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
DE69212324D1 (de) | 1996-08-22 |
CA2119357A1 (en) | 1993-04-01 |
WO1993006655A1 (en) | 1993-04-01 |
ATE140567T1 (de) | 1996-08-15 |
EP0605570A1 (en) | 1994-07-13 |
JPH07500228A (ja) | 1995-01-05 |
EP0605570B1 (en) | 1996-07-17 |
US5442319A (en) | 1995-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6639470B1 (en) | Constant current biasing circuit for linear power amplifiers | |
US6563371B2 (en) | Current bandgap voltage reference circuits and related methods | |
US10338614B1 (en) | Low dropout linear regulator with internally compensated effective series resistance | |
US6509722B2 (en) | Dynamic input stage biasing for low quiescent current amplifiers | |
US6992533B2 (en) | Temperature-stabilized oscillator circuit | |
EP0409476B1 (en) | Low impedance buffer circuitry | |
NL8001558A (nl) | Stroomstabilisator opgebouwd met veldeffekttransistor van het verrijkingstype. | |
EP0297639A2 (en) | Correction arrangement for an amplifier | |
EP0771424A1 (en) | Temperature compensation circuit for a hall effect element | |
NL9101567A (nl) | Actieve instelbesturing voor klasse ab cmos-verschilversterkers. | |
US5847556A (en) | Precision current source | |
US20170168518A1 (en) | Temperature-compensated reference voltage generator that impresses controlled voltages across resistors | |
US10915124B2 (en) | Voltage regulator having a phase compensation circuit | |
EP1405406A2 (en) | Bias method and circuit for distortion reduction | |
US7224230B2 (en) | Bias circuit with mode control and compensation for voltage and temperature | |
US5245222A (en) | Method and apparatus for buffering electrical signals | |
US7138871B2 (en) | MMIC distributed amplifier gate control using active bias | |
JP2005018783A (ja) | 一定の基準電流を発生させるための電流源 | |
US6137273A (en) | Circuit for supplying a high precision current to an external element | |
EP0644473A2 (en) | Bipolar tracking current source/sink with ground clamp | |
US4849708A (en) | Fully differential non-linear amplifier | |
US6538496B1 (en) | Low voltage, high impedance current mirrors | |
US6154018A (en) | High differential impedance load device | |
US6472858B1 (en) | Low voltage, fast settling precision current mirrors | |
DE3875381T2 (de) | Oszillatorschaltung mit einem oszillator, der ein cmos-gatter enthaelt. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1B | A search report has been drawn up | ||
BV | The patent application has lapsed |