NL8902385A - Drijfcircuit. - Google Patents
Drijfcircuit. Download PDFInfo
- Publication number
- NL8902385A NL8902385A NL8902385A NL8902385A NL8902385A NL 8902385 A NL8902385 A NL 8902385A NL 8902385 A NL8902385 A NL 8902385A NL 8902385 A NL8902385 A NL 8902385A NL 8902385 A NL8902385 A NL 8902385A
- Authority
- NL
- Netherlands
- Prior art keywords
- switching means
- terminal
- logic level
- potential
- response
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
DRIJFCIRCUIT
De onderhavige uitvinding betreft een drijfcircuit en een werkwijze, en betreft meer in het bijzonder een drijfcircuit waarbij ruis en verbruikte stroom op het schakeltijd-stip kunnen worden verminderd.
Ingeval van het aandrijven van een bepaald circuit bij een uitgangssignaal van een ander circuit, wordt een drijfcircuit gebruikt voor het verkrijgen van een 'voldoende niveau aan drijfstroom. Bij een in fig. 9 getoond microcompu-tersysteem wordt bijv. wanneer een geheugeneenheid 101 en randeenheden 102 en 103 dienen te worden aangedreven door een uitgangssignaal van de microcomputer 100, uitgangsaansluitingen van de microcomputer 100 met een buslijn via een buslijn-drijfeenheid 104 aangesloten en worden de geheugeneenheid en de randeenheden 102 en 103 met de buslijn 105 aangesloten.
Fig. 10 is een schakelschema dat een opbouw van een gebruikelijk aandrijfcircuit toont, dat wordt gebruikt voor de buslijndrijfeenheid 104 of dergelijk. Het drijfcircuit in fig. 10 is samengesteld uit een complementair MOS-geïnte-greerd circuit (CMOS circuit).
Een circuitdeel 22 van het drijfcircuit in fig. 10 omvat P-kanaal-MOS-transistors 17 en 19 en N-kanaal-MOS-transistors 18 en 20. De transistors 17 en 18 vormen een uit-gangscircuit terwijl de transistors 19 en 20 een uitgangs-voortrapscircuit vormen. Het uitgangscircuit en het uitgangs-voortrapscircuit zijn tussen een vermogenstoevoeraansluiting 3 en een aardaansluiting 4 aangesloten. Een vermogenstoevoer-potentiaal (Vcc-potentiaal) worden aangelegd aan de vermogenstoevoeraansluiting 3 terwijl een aardepotentiaal (GND-po-tentiaal) wordt aangelegd aan de aardaansluiting 4. Wanneer een "L"-niveau (GND-potentiaal)-signaal wordt aangelegd aan een ingangsaansluiting 1, worden de transistors 19 en 18 aangeschakeld terwijl de transistors 20 en 17 worden uitgeschakeld. Zodoende krijgt een potentiaal bij een uitgangsaanslui-ting 2 het "L"-niveau (in het algemeen bij benadering GND-potentiaal). Tegenstellend daaraan, indien een "H"-niveau (Vcc-potentiaal)-signaal wordt aangelegd aan de ingangsaan-sluiting 1, worden de transistors 20 en 17 aangeschakeld terwijl de transistors 19 en 18 worden uitgeschakeld. Zodoende wordt de potentiaal bij de uitgangsaansluiting van het "H"-niveau (in het algemeen bij benadering Vcc-potentiaal).
Voor transistors 17 en 18 voor het uitgangscircuit worden grotere transistors gebruikt dan die in andere circuits, voor het verkrijgen van een voldoende drijfstroom. In het algemeen hebben transistors 17 en 18 voor het uitgangscircuit een drijfmogelijkheid drie tot vier maal groter dan die van de transistors voor andere circuits.
Fig. 11 is een schakelschema dat de opbouw van een ander drijfcircuit van conventioneel type toont. De drijfcircuit in fig. 11 is een drijfcircuit met drie toestanden waarvan de uitgang een toestand met hoge impedantie wordt toegevoegd aan een '*H"-niveau en een "L"-niveau.
Het drijfcircuit in fig. 11 verschilt in de volgende punten van het drijfcircuit in fig. 10. Meer in het bijzonder zijn in het circuitdeel 72 een P-kanaal-MOS-transistor 51 en een N-kanaal-MOS-transistor 52 aangesloten tussen transistors 19 en 20 in het uitgangsvoortrapcircuit. Voorts is een P-kanaal-MOS-transistor 53 parallel met de transistor 19 aangesloten en is een M-kanaal-MOS-transistor 54 parallel met de transistor 20 aangesloten. De poortaansluiting van de transistor 52 en 53 zijn aangesloten op een stuuraansluiting 55 terwijl de poorten van transistors 51 en 54 zijn aangesloten op een stuuraansluiting 56. Een stuursignaal wordt aangelegd aan de stuuraansluiting 56, terwijl een stuursignaal die het inversiesignaal is van het stuursignaal wordt aangelegd aan de stuuraansluiting 55.
Wanneer het stuursignaal φ zich op het MH"-niveau bevindt en het stuursignaal φ zich op het "L”-niveau in het in fig. 11 getoonde drijfcircuit bevindt, worden de transistors 51 en 52 aangeschakeld terwijl de transistors 53 en 54 worden uitgeschakeld. In dit geval vervult het drijfcircuit in fig. 11 dezelfde werking als die van het drijfcircuit in fig. 10. Voorts worden, wanneer het stuursignaal φ zich bij het "L"-niveau bevindt en het stuursignaal φ zich op het "H"-niveau bevindt, de transistors 51 en 52 uitgeschakeld, terwijl de transistors 53 en 54 wordt aangeschakeld. Zodoende worden de transistors 17 en 18 uitgeschakeld en krijgt de uitgangsaansluiting 2 een toestand met hoge impedantie.
Fig. 12 is een schema dat' een equivalent circuit toont, in het geval dat het drijfcircuit in fig. 10 of 11 in feite is gemonteerd op een circuitkaart. In fig. 12 is een inductantie LI van de voedingslijn en een parasitair capaciteit of een belastend capaciteit Cl tussen de toevoeraanslui-ting 3 en de uitgangsaansluiting 2. Voorts bestaat een inductantie L2 van een aardlijn en een parasitaire capaciteit of belastingscapaciteit C2 tussen de aardaansluiting 4 en de uitgangsaansluiting 2.
Wanneer het drijfcircuit in fig. 10 of 11 in de praktijk is gemonteerd op een circuitkaart op deze wijze, worden de inductanties LI en L2 alsmede de capaciteiten Cl en C2 daarbij opgeteld als getoond in fig. 12, zodat de span-ningsgolfvorm die verschijnt bij de uitgangsaansluiting op het moment van schakelen de slingering (ringing) bevat, als getoond in fig. 14A.
Deze slingering wordt veroorzaakt wanneer de elec-trische lading opgeslagen in de uitgangsaansluiting 2 wordt ontladen naar de aardlijn via de N-kanaal-MOS-transistor 18 in het uitgangscircuit en eveneens wanneer de electrische lading wordt geladen in uitgangsaansluiting 2 via de P-kanaal-MOS-transistor 17 in het uitgangscircuit van de vermogens-bronlijn. De lading en de ontlading worden eveneens uitgevoerd in andere circuits dan het uitgangscircuit. Daar echter de drijfcapaciteit van de transistors in het uitgangscircuit aanzienlijk groter (in het algemeen drie tot vier maal) is vergeleken met de drijfcapaciteit van de transistors in de andere circuits, zal het ladende en het ontladende transistors in het uitgangscircuit een groteinvloed hebben voor wat betreft de opwekking van de slingering.
Fig. 13A is een schema dat een equivalentcircuit toont, gerelateerd aan het deel van het N-kanaal-MOS-transis- tor 18 in het uitgangscircuit getoond in fig. 12. In fig.
13A, geeft R01 een AAN-weerstand van de N-kanaal-MOS-transis-tor 18 aan, terwijl een schakelaar SS1 de AAN/UIT-funktie van de N-kanaal-MOS-transistor 18 aangeeft.
Wanneer nu, indien de schakelaar SW1 wordt gesloten (wanneer de N-kanaal-MOS-transistor wordt aangeschakeld), wordt de elektrische lading opgeslagen in de capaciteit C2 ontladende naar de aardlijn via de weerstand ROl. Wanneer een stroom naar de inductantie L2 stroomt, wordt een spanning "e" volgens de volgende vergelijking gegenereerd.
e = -L2 x (di/dt)..........................*(1) waar di/dt overgang aangeeft van stroom stromende naar de inductantie L2 in een infinitesimale tijd dt in inductantie L2, waarbij "t" tijd weergeeft. Daar de inductantie L2, de capaciteit C2 en de weerstand ROl een LCR oscillatiecircuit vormen, in fig. 13A, wordt de slingering als getoond in fig. 14A gegenereerd.
Daar het LCR-oscillatiecircuit wordt gevormd in bovengenoemde conventionele drijfcircuit, is het waarschijnlijk dat de slingering verschijnt in een uitgangsgolfvorm. Voorts indien de uitgangsstroomcapaciteit (drijfcapaciteit) in het drijfcircuit tot een grote waarde wordt gebracht, zoals 200 tot 300 mA, bijv. bij vcc=5V, neemt de "di/dt" in de bovengenoemde vergelijking (l) toe, zodat de piekwaarde in de slingering groter wordt. Als resultaat wordt ruis zoals de slingering gegenereert op het tijdstip van schakelen, een foutieve werking voor andere systemen met zich.
Bovendien wanneer het signaal dat wordt aangelegd aan de ingangsaansluiting 1 wordt veranderd naar het "L"-niveau vanaf het "H"-niveau, of wanneer het signaal dat wordt toegevoegd aan de ingangsaansluiting 1 wordt veranderd naar het "H"-niveau vanaf het "L"-niveau, verschijnt er een periode wanneer de P-kanaal-MOS-transistor 17 en de N-kanaal-MOS-transistor 18 gelijktijdig geleidend worden zodat de penetra-tiestroom naar de aardaansluiting 4 van de vermogenstoevoer-aansluiting 3 stroomt. Zodoende wordt het verbruikt vermogen vergroot.
Een doel van de uitvinding is het verminderen van vermogensverbruik in een drijfcircuit.
Het is een ander doel van de uitvinding ruis en vermogensverbruik te reduceren bij het tijdstip van schakelen, zelfs indien de drijfcapaciteit die de schakelmiddelen hebben, tot een grote waarde wordt gebracht in een drijfcir-cuiteenheid.
Een verder doel van de onderhavige uitvinding is het verminderen van ruis op het moment van schakelen in een drijfcircuit met drie toestanden.
Een ander doel van de uitvinding is het doen afnemen van vermogensgebruik in een drijfcircuit met drie toestanden.
Een ander doel van de uitvinding is het verminderen van ruis en vermogensverbruik op het tijdstip van schakelen zelfs indien de drijfcapaciteit die schakelmiddelen hebben tot een hoge waarde gebracht moet worden.
Een ander doel van de uitvinding is het verschaffen van een werkwijze voor een drijfcircuit dat in staat is ruis en vermogensgebruik te verminderen op het tijdstip van schakelen.
Het is een ander doel van de uitvinding een werkwijze te verschaffen voor een drijfcircuit met drie toestanden dat in staat is ruis en vermogensgebruik.te verminderen op het tijdstip van schakelen.
Voor het bereiken van bovengenoemde doeleinden, omvat een drijfcircuit volgens de onderhavige uitvinding een ingangsaansluiting voor ontvangst van een ingangssignaal van een eerste logisch niveau of een tweede logisch niveau, een uitgangsaansluiting, een aantal eerste schakelmiddelen parallel aangesloten tussen vooraf bepaalde eerste potentiaal en de uitgangsaansluiting, een aantal tweede schakelmiddelen parallel aangesloten tussen vooraf bepaalde tweede potentiaal en de uitgangsaansluiting, en stuurmiddelen voor het opvolgend in een geleidende toestand brengen van het aantal tweede schakelmiddelen na het opvolgend in een niet-geleidende toestand stellen van het aantal eerste schakelmiddelen in respons op het ingangssignaal van het eerste logische niveau van de ingangsaansluiting en voor het opvolgend naar geleidende toestand stellen van het aantal eerste schakelmiddelen na het sequentieel naar een niet-geleidende toestand stellen van het aantal tweede schakelmiddelen in respons op het ingangssignaal van het tweede logische niveau van de ingangsaansluiting.
Volgens een ander aspect van de onderhavige uitvinding omvat een drijfcircuit een ingangsaansluiting voor ontvangst van een ingangssignaal van een eerste logisch niveau of een tweede logisch niveau, een stuuraansluiting voor ontvangst van een eerste of een tweede stuursignaal, een uitgangsaansluiting, een aantal eerste schakelmiddelen parallel gekoppeld tussen een voorgeschreven eerste potentiaal en de uitgangsaansluiting, een aantal tweede schakelmiddelen parallel gekoppeld tussen een voorgeschreven tweede potentiaal en de uitgangsaansluiting, en stuurmiddelen voor het besturen van het aantal eerste schakelmiddelen en het aantal tweede schakelmiddelen in respons op het ingangssignaal van het eerste of tweede logische niveau vanaf de ingangsaansluiting en het eerste of tweede stuursignaal vanaf de stuuraansluiting, waarbij de stuurmiddelen zijn aangepast om het aantal tweede schakelmiddelen opvolgend naar een geleidende toestand te stellen na het opvolgend naar niet-geleidende toestand stellen van het aantal eerste schakelmiddelen in reaktie op het eerste stuursignaal van de stuuraansluiting en op het ingangssignaal van het eerste logische niveau vanaf de ingangsaansluiting, het tweede aantal eerste schakelmiddelen opvolgend naar een geleidende toestand te stellen nadat het aantal tweede schakelmiddelen opvolgend naar een niet-geleidende toestand is gesteld in respons op het eerste stuursignaal van de stuuraansluiting en op het ingangssignaal van het tweede niveau van een ingangsaansluiting, en het aantal eerste schakelmiddelen en het aantal tweede schakelmiddelen naar een niet-geleidende toestand te stellen in respons op het tweede stuursignaal van de stuuraansluiting.
In de drijfcircuit volgens de onderhavige uitvinding worden de eerste en tweede schakelmiddelen opvolgend geschakeld met een tijdverschil nadat de tweede of eerste schakelmiddelen opvolgend zijn uitgeschakeld met een tijdverschil als funktie van de stuurmiddelen. Zodoende wordt de "di/dt" bij tijdstip van schakelen onderdrukt, zodat ruis wordt verminderd.
Voorts, daar geen periode bestaat waarin alle eerste schakelmiddelen en alle tweede schakelmiddelen een geleidende toestand hebben, kan verbruiksvermogen worden verminderd .
De voorgaande en andere doeleinden, kenmerken, aspecten en voordelen van de onderhavige uitvinding zullen meer duidelijk worden uit de volgende gedetailleerde beschrijving van de onderhavige uitvinding, genomen in samenhang met de bijgevoegde tekeningen.
Fig. l is een schakelschema dat de opbouw van een drijfcircuit volgens een uitvoeringsvorm van de uitvinding toont;
Fig. 2 is een schema voor het verklaren van de transienttijd voor elke knooppunt in het drijfcircuit getoond in fig. 1;
Fig. 3A is een tabel die de toestandsovergang van transistors in een uitgangscircuit toont, wanneer de potentiaal van een ingangsaansluiting van het drijfcircuit getoond in fig. 1 veranderd naar het MH"-niveau van het "L"-niveau;
Fig. 3B is een tabel die de toestandsovergang van transistors in het uitgangscircuit toont, wanneer de potentiaal van een ingangsaansluiting van het drijfcircuit getoond in fig. 1 veranderd naar het "L"-niveau van het "H"-niveau;
Fig. 4 is een schema dat de golfvormen van uit-gangsstromen toont, die stromen naar de drijfcircuits in fig. 1 en 2 op het tijdstip van schakelen;
Fig. 5 is een schakelschema dat de opbouw van het drijfcircuit volgens een andere uitvoeringsvorm van de uitvinding toont;
Fig. 6 is een schema dat de verandering in AAN- weerstanden van analoge schakelaars in het drijfcircuit van fig. 5 toont;
Fig. 7 is een schakelschema dat de opbouw van een drijfcircuit volgens een andere uitvoeringsvorm van de uit-i vinding toont;
Fig. 8 is een schakelschema dat de opbouw van een drijfcircuit volgens nog een andere uitvoeringsvorm van de uitvinding toont;
Fig. 9 is een blokschema dat een opbouw van een microcomputersysteem toont;
Fig. 10 is een schakelschema dat de opbouw van een gebruikelijk drijfcircuit toont;
Fig. 11 is een schakelschema dat de opbouw van een gebruikelijk drijfcircuit met drie toestanden toont;
Fig. 12 is een equivalent schakelschema in geval dat het conventionele drijfcircuit of het drijfcircuit volgens de uitvinding inderdaad is gemonteerd op de circuitkaart ;
Fig. 13 is een equivalent schakelschema van het deel betreffende een N-kanaal-MOS-transistor in een uitgangs-circuit in het geval dat het conventioneel drijfcircuit inderdaad is gemonteerd op een circuitkaart;
Fig. 13B is een equivalent schakelschema van het deel gerelateerd aan een N-kanaal-MOS-transistor in het uit-gangscircuit in het geval dat het aandrijfcircuit volgens de uitvinding inderdaad is gemonteerd op een circuitkaart;
Fig. 14A is een schema dat de uitgangsgolfvorm bij het tijdstip van schakelen in het gebruikelijke drijfcircuit toont; en
Fig. 14B is een schema dat de uitgangsgolfvormen bij het tijdstip van schakelen in het drijfcircuit volgens de onderhavige uitvinding toont.
Er wordt nu een beschrijving gegeven van voorkeursuitvoeringsvormen van de uitvinding met verwijzing naar de tekeningen.
Fig. 1 is een schakelschema dat de opbouw van een drijfcircuit volgens een uitvoeringsvorm van de onderhavige uitvinding toont. Dit drijfcircuit omvat een CMOS-circuit.
verwijzend naar fig. 1 vormen P-kanaal-MOS-transis-tors 5 en 6 alsmede N-kanaal-MOS-transistors 7 en 8 een uit-gangscircuit. Anderzijds vormen P-kanaal-MOS-transistor 9, N-kanaal-MOS-transistor 10 en weerstanden RAI, RA2 en RA3 een uitgangsvoortrapcircuit. De transistor 9, de weerstanden RAI, RA2 en RA3 zijn in serie aangesloten tussen een vermogenstoe-voeraansluiting 3 en een aardaansluiting 4. Een poortaanslui-ting van de transistor 9 en een poortaanslüiting van de transistor 10 zijn aangesloten op een ingangsaansluiting l. De transistors 5 en 6 zijn parallel aangesloten tussen de vermo-genstoevoeraansluiting 3 en een uitgangsaansluiting 2. De transistors 7 en 8 zijn parallel aangesloten tussen de aardaansluiting 4 en de uitgangsaansluiting 2.
Het totaal van het drijfvermogen van de transistor 5 en het drijfvermogen van de transistor 6 is gelijk aan het drijfvermogen van de transistor 7, terwijl het totaal van het drijfvermogen van de transistor 17 getoond in fig. 10 en het drijfvermogen van de transistor 8 gelijk is aan het drijfver-mogen van de transistor 18 getoond in fig. 10.
Vervolgens zal een werking van het drijfcircuit in fig. 1 worden beschreven. Wanneer de potentiaal van de ingangsaansluiting 1 zich op het "L"-niveau (aardpotentiaal) bevindt, worden de transistors 7, 8 en 9 aangeschakeld, terwijl de transistors 5, 6 en 10 worden afgeschakeld. Als resultaat krijgt de potentiaal van de uitgangsaansluiting 2 het "L"-niveau (in het algemeen bij benadering de aardpotentiaal·). In tegenstelling daarmee worden, wanneer de potentiaal van de ingangsaansluiting 1 zich op het "H"-niveau bevindt, de transistors 5, 6 en 10 aangeschakeld terwijl de transistors 7, 8 en 9 worden afgeschakeld. Als resultaat krijgt de potentiaal van de uitgangsaansluiting 2 het "H"-niveau (in het algemeen bij benadering Vcc-potentiaal).
De werking zal in meer detail worden beschreven. Verwijzend naar fig. 1 worden het aansluitpunt tussen de weerstanden RAI en RA2, het aansluitpunt tussen de weerstanden RA2 en RA3 en het aansluitpunt tussen weerstand RA3 en transistor 10 resp. als knooppunt A, knooppunt B, knooppunt C en knooppunt D aangeduid. Aannemende dat de waarde van de AAN-weerstand van de transistor 9 en de waarde van de AAN-weerstand van de transistor 10 R1 resp. R2 bedragen en de 3 parasitaire capaciteit Cp van enkele pF gekoppeld zijn met de resp. knooppunten A-D, worden tijdconstanten voor de knooppunten A-D uitgedrukt door de resp. volgende vergelijkingen.
TA * Cp * R1 ' TB = Cp X <Rl + “l)
Tc = cp x (R1 + RAj^ + RA2) TD = Cp x (R1 + RA1 + RA2 + RA3) i waarbij de RAi, RA2 en RA3 de weerstandswaarden van de transistors RAI, RA2 resp. RA3 zijn. Aangenomen dat 02pF en R1=RAi=RA3=200 dan zullen de bovenbeschreven vergelijkingen als volgt luiden: T = 2 x 200 = 0.2ns Α T - 2 x 400 = 0·8ns T = 2 x 600 = 1.2ns TD = 2 x 800 = 2.6ns
Daar de tijdconstante in knooppunten A-D van elkaar verschillen veranderen de potentialen van knooppunten A tot D met een tijdsverschil.
Pig. 2 is een schema dat de transienttijd van de knooppunten A-D toont in het geval dat de potentiaal die wordt geleverd aan de ingangsaansluiting 1 is veranderd van het "H"-niveau naar het "L"-niveau. Pig. 2 is af geheeld op basis van een simulatie gebaseerd op SPICE 2. De tijdwaarde is hier niet gegeven daar de waarde nogal kan fluctueren afhankelijk van het instellen van parameters en het instellen van transistorafmetingen. Aannemende echter dat de voedings-potentiaal Vcc 5V bedraagt, is de uitgangskortsluitingsstroom +/- 200 mA, en de AAN-weerstanden R1 en R2 van de resp. tran sistors 9 en 10 in het uitgangsvoortrapcircuit en de weer-standswaarde RAi tot RA3 van de resp. weerstanden RAI tot RA3 op een aantal decades tot enkele honderden ohms zijn ingesteld en de poortlengte op ongeveer 1,5μιη is ingesteld, zal de vertragingstijd naar de uitgangsaansluiting 2 vanaf de ingangsaansluiting 1 de waarde van enkele ns hebben.
Indien de potentiaal van de ingangsaansluiting l veranderd van 5V naar 0V als getoond in fig. 2 veranderen de potentialen van de knooppunten A tot D van 0V tot 5V opvolgend met een tijdverschil.
Fig. 3A is een tabel die de toestandsovergang van transistors 5-8 toont ingeval dat de potentiaal van de ingangsaansluiting 1 veranderd naar het "H"-niveau vanaf het "L"-niveau.
Indien de potentiaal van de ingangsaansluiting 1 zich op het "L*'-niveau bevindt bij tijd tO, worden de transistors 5 en 6 afgeschakeld terwijl de transistors 7 en 8 worden aangeschakeld. Wanneer de potentiaal van de ingangsaansluiting 1 verandert naar het "H"-niveau vanaf het "L"-ni-veau op tijdstip tl, wordt de transistor 9 afgeschakeld en de transistor 10 aangeschakeld. Als resultaat krijgt de potentiaal van het knooppunt D het "L"-niveau zodat de transistor 8 wordt uitgeschakeld. Vervolgens krijgt de potentiaal van het knooppunt C het "L"-niveau zodat de transistor 7 wordt uitgeschakeld op tijdstip t2. Voorts krijgt op tijdstip t3 de potentiaal van het knooppunt B het "L"-niveau zodat de transistor 6 wordt aangeschakeld. Vervolgens krijgt op tijdstip t4 de potentiaal van het knooppunt A het "L"-niveau zodat de transistor 5 wordt aangeschakeld. Als resultaat krijgt de potentiaal van uitgangsaansluiting 2 het "H"-niveau.
Fig. 3B is een tabel die de toestandsovergang van transistors toont ingeval dat de potentiaal van de ingangsaansluiting 1 verandert vanaf het "H"-niveau naar het "L"-ni-veau.
Indien de potentiaal van de ingangsaansluiting 1 zich op het "H"-niveau bevindt op het tijdstip t5, worden de transistors 5 en 6 aangeschakeld, terwijl de transistors 7 en 8 worden afgeschakeld. Wanneer de potentiaal van de ingangs-aansluiting 1 verandert van het "H"-niveau naar het "L"-niveau op tijdstip t6 wordt de transistor 9 aangeschakeld, terwijl de transistor 10 wordt uitgeschakeld. Als resultaat krijgt de potentiaal van het knooppunt A het "H"-niveau zodat de transistor 5 als eerste wordt uitgeschakeld. Vervolgens krijgt de potentiaal van het knooppunt B het "H"-niveau op tijdstip t7 zodat de transistor 6 wordt afgeschakeld. Voorts krijgt de potentiaal van het knooppunt C het "H"-niveau op tijdstip t8 zodat de transistor 7 wordt aangeschakeld. Vervolgens wordt de potentiaal van het knooppunt D het "H,,-ni-veau op tijdstip t9 zodat de transistor 8 wordt aangeschakeld. Als resultaat krijgt de potentiaal van de uitgangsaan-sluiting 2 het "L*-niveau.
Fig 13B is een schema dat een equivalentcircuit toont betreffende de N-kanaal-MOS-transistors 7 en 8 in het uitgangscircuit in het geval dat de drijfcircuit in fig. l inderdaad is gemonteerd op een in fig. 12 getoonde circuit-kaart. In fig. 13 geven nummers R02 en R03 de AAN-weerstanden weer, van de transistors 7 resp. 8, terwijl schakelaars SW2 en SW3 de AAN/UIT-funktie van de transistors 7 resp. 8 aangeven.
Als getoond in fig. 3B wordt, daar de transistors 7 en 8 worden aangeschakeld met een tijdverschil wanneer de potentiaal van de ingangsaansluiting 1 verandert van het "H"-niveau naar het HL"-niveau, schakelaar SW3 gesloten na verloop van een gegeven tijdsduur daar de schakelaar SW2 in fig. 13B is gesloten. Voorts zal de relatie tussen de AAN-weerstanden R02 en ROS van de transistors 7 en 8 en de AAN-weerstand R01 van de transistor 18 in het gangbare drijfcir-cuit zijn als getoond in de volgende vergelijking.
1/R01 = 1/R02 + 1/R03......................(2)
De bij de inductantie L2 gegenereerde spanning is evenredig met 1/R01 in het equivalentcircuit in fig. 13A. De spanning die over de inductantie I>2 wordt gegenereerd is daarentegen evenredig met 1/R02 of 1/R03 daar een tijdverschil aanwezig is tussen tijdstippen dat de schakelaar SW2 en de schakelaar SW3 worden aangeschakeld in het equivalent, in fig. 13B getoonde circuit. (Indien echter het tijdverschil tussen het tijdstip dat de schakelaar SW2 wordt gesloten en het tijdstip dat de schakelaar SW3 wordt gesloten klein is, bijv. 0,1 ns, zullen zowel R02 als R03 funktioneren op een wijze dichterbij een parallelle weerstand). Derhalve zal, indien R02 gelijk is aan R03* de verhouding van de spanning die over de inductantie L2 in fig. 13A wordt gegenereerd ten opzichte van de spanning die over de inductantie L2 in fig. 13B wordt gegenereerd bij benadering 2:1 zijn. De ruis op het tijdstip van schakelen volgens het drijfcircuit van deze uitvinding zal kortgezegd worden verminderd tot % vergeleken met die van een gangbaar drijfcircuit.
Fig. 4 is een schema dat een stroom toont, die vloeit bij het tijdstip van schakelen in de gangbare drijf-eenheid getoond, in fig. 10 en in het drijfcircuit volgens deze uitvoeringsvorm getoond in fig. 1. Refererend aan fig. 4 geeft LI de stroom aan die wordt gemeten door een amperemeter 50 aangesloten tussen de transistor 18 en de aardaansluiting 4 in een gangbaar drijfcircuit. L2 daarentegen geeft de stroom aan gemeten door de amperemeter 50 aangesloten tussen transistor 7 en 8 en de aardaansluiting 4. Als getoond in fig. 4 wordt volgens het drijfcircuit van deze uitvoeringsvorm de "di/dt" op het tijdstip van schakelen meer onderdrukt dan bij die in het gangbare drijfcircuit. Derhalve kan de slingering die wordt gegenereerd in de spanningsgolfvorm die verschijnt bij de uitgangsaansluiting worden onderdrukt.
Voorts bestaat er volgens het drijfcircuit van deze uitvoeringsvorm.geen toestand waarbij de P-kanaal-MOS-tran-sistors 5 en 6 en de N-kanaal-MOS-transistors 7 en 8 gelijktijdig worden aangeschakeld als getoond in fig. 3A en 3B. Bijgevolg kan de penetratiestroom die vloeit van de vermo-genstoevoeraansluiting 3 naar de aardaansluiting 4 worden onderdrukt.
In fig. l worden de weerstanden RA1-RA3 gevormd door een laag polysiiicium of een met onzuiverheden gediffundeerde laag.
Fig. 5 is een schakelschema dat de opbouw van een drijfcircuit volgens een andere voorkeursuitvoeringsvorm van de uitvinding toont.
Bij het in fig. 5 getoonde drijfcircuit worden een analoog schakelaar omvattende een P-kanaal-MOS-transistor 11 en een N-kanaal-MOS-transistor 12, een analoge schakelaar omvattende een P-kanaal-MOS-transistor 13 en een N-kanaal-MOS-transistor 12 en een analoge schakelaar omvattende een P-kanaal-MOS-transistor 15 en een N-kanaal-MOS-transistor 16 gebruikt resp. in plaats van de weerstand RAI, RA2 en RA3 in het drijfcircuit van fig. 1. De poortaansluiting van transistors 11 tot 16 zijn alle aangesloten op de ingangsaansluiting 1. De AAN-weerstand Raan van elke analoge schakelaar is een variabele weerstand afhankelijk van de ingangsaansluiting Vjjj als getoond in fig. 6. In fig. 6 zal de AAN-weerstand Raan een piekwaarde krijgen wanneer de ingangsspanning Vjn zich binnen de relatie V=Vcc/2 bevindt. Het is echter mogelijk vrijelijk in te stellen bij welke ingangsspanning Raan een piekwaarde krijgt. Bovendien is de balans van de karakteristieken voordelig indien de instelling zodanig wordt gemaakt dat de AAN-weerstand Raan een piekwaarde kan krijgen wanneer de ingangsspanning Vjn Vcc/2 bedraagt. De AAN-weerstand Raan van elke analoge schakelaar heeft een hogere weerstandswaarde gedurende een transientperiode en speelt een rol voor het vergroten van het AAN/üIT-tijdverschil van de transistors 5-8.
De werking van het drijfcircuit in fig. 5 is gelijk aan die van het drijfcircuit in fig. 1, dat is verklaard met verwijzing naar fig. 2-14, 13B en 14B. De waarde van de AAN-weerstand van de analoge schakelaar omvattende de transistors 11 en 12 correspondeert echter met de weerstandswaarde RA]_ van weerstand RAI, de waarde van de AAN-weerstand van de analoge schakelaar omvattende transistor 13 en 14 correspondeert met de weerstandswaarde RA2 van de weerstand RA2 en de waarde van de AAN-weerstand van de analoge schakelaar omvattende de transistors 15 en 16 correspondeert met de weerstandswaarde RA3 van weerstand RA3. Eveneens wordt in het drijfcircuit in fig. 5 niet alleen de ruis bij het tijdstip van schakelen verminderd maar wordt eveneens de penetratiestroom in het uitgangscircuit onderdrukt op de wijze gelijk aan die van het in fig. 1 getoonde drijfcircuit.
Fig. 7 is een circuitschema dat de opbouw van het drijfcircuit volgens een andere uitvoeringsvorm van de uitvinding toont. Het drijfcircuit is een drijfcircuit met drie toestanden waarvan de uitgang een hoge impedantietoestand kan bereiken toegevoegd aan het "H"-niveau en het "L"-niveau, en omvat een CMOS-circuit daar het gelijk is aan de drijfcir-cuits in fig. 1 en 5.
Het drijfcircuit in fig. 7 verschilt in de volgende punten van het drijfcircuit in fig. l. Dat wil zeggen dat in een circuitdeel 71 een weerstandscomponent RB1 is aangesloten in plaats van de weerstand RAi tussen de knooppunten A en B. Een weerstandscomponent RB2 en een schakelaar S omvatten een P-kanaal-MOS-transistor 61 en een N-kanaal-MOS-transistor 62 zijn in plaats van de weerstand RA2 tussen de knooppunten B en C aangesloten. Een weerstandscomponent RB3 is in plaats van de weerstand RA3 tussen de knooppunten C en D aangesloten. Voorts kunnen als weerstandscomponenten RB1 tot RB3 weerstanden gevormd uit een polysiliciumlaag of een met onzuiverheden gediffundeerde laag worden gebruikt op een wijze gelijk aan het geval van het drijfcircuit in fig. 1 of kunnen de analoge schakelaar omvattende de P-kanaal-MOS-transistor en de N-kanaal-MOS-transistor op een wijze gelijk aan het geval van het drijfcircuit in fig. 5 worden gebruikt.
in het drijfcircuit in fig. 7 is bovendien een P-kanaal-MOS-transistor 63 aangesloten tussen de vermogens-toevoeraansluiting 3 en het knooppunt A en is een P-kanaal-MOS-transistor 64 aangesloten tussen de vermogenstoevoeraan-sluiting 3 en het knooppunt B. Voorts is een N-kanaal-MOS-transistor 65 aangesloten tussen de aardaansluiting 4 en het knooppunt D en is een N-kanaal-MOS-transistor 66 aangesloten tussen de aardaansluiting 4 en het knooppunt C. De poorten van de transistors 62, 63 en 64 zijn op een stuuraansluiting 67 aangesloten en de poortaansluiting van de transistors 61, 65 en 66 zijn op een stuuraansluiting 68 aangesloten. Een stuursignaal φ wordt aangelegd aan de stuuraansluiting 68 en een stuursignaal φ die een inversiesignaal is van het stuursignaal φ wordt aan de stuuraansluiting 67 aangelegd.
i Als volgende stap wordt de werking van het drijf- circuit in fig. 7 beschreven.
Wanneer het stuursignaal φ het "H"-niveau heeft en het stuursignaal φ het HL"-niveau heeft, worden de transistors 61 en 62 aangezet en worden de transistors 63 en 64 uit- i gezet. Als resultaat zijn de weerstandscomponenten RB2 en RB3 op elkaar aangesloten. In dit geval is de werking van het drijfcircuit in fig. 7 hetzelfde als de werking van het drijfcircuit in fig. 1 dat is verklaard met referentie aan fig. 1-4, 13B en 14B. De weerstandswaarde van de weerstands-component RBl correspondeert echter met de weerstandswaarde RAi van de weerstand RAI, terwijl de waarde van de samengestelde weerstand van de weerstandscomponent RB2 en de schakelaar S correspondeert met de weerstandswaarde RA2 van weerstand RA2, en de weerstandswaarde van de weerstandscomponent RB3 correspondeert met de weerstandswaarde EA3 van weerstand RA3.
Anderzijds, wanneer het stuursignaal φ het "L"-niveau heeft en het stuursignaal φ het ”H"-niveau heeft, worden de transistors 61 en 62 afgezet terwijl de transistors 63 tot 66 worden aangezet. Als resultaat worden de weerstandscomponent RB2 en de weerstandscomponent RB3 van elkaar losgekoppeld. Voorts worden de transistors 5 tot 8 in het uitgangs-circuit alle uitgezet daar de potentiaal van deknooppunten A en B het "H"-niveau krijgt en de potentiaal van de knooppunten C en D het "L"-niveau krijgt. Als resultaat vindt de uit-gangsaansluiting 2 zich in een toestand met hoge impedantie (een drijvende toestand).
Bij het drijfcircuit in fig. 7 wordt eveneens niet alleen de ruis op het tijdstip van schakelen verminderd maar wordt eveneens de penetratiestroom in het uitgangscircuit onderdrukt op een wijze gelijk aan het geval van het drijfcircuit in fig. l.
Hoewel het uitgangscircuit in de uitvoeringsvormen van fig. l, 5 en 7 voorzien is van twee P-kanaal-MOS-transis-tors en twee N-kanaal-MOS-transistors kan het circuit eveneens voorzien zijn van een groter aantal P-kanaal-MOS-tran-sistors en N-kanaal-MOS-transistors. Als bijv. getoond in fig. 8 kan het uitgangscircuit drie P-kanaal-MOS-transistors 31 tot 33 en drie N-kanaal-MOS-transistors 34 tot 36 omvatten. In dit drijfcircuit zijn de drie P-kanaal-MOS-transistors 31-33 parallel aangesloten tussen de vermogenstoevoer-aansluiting 3 en de uitgangsaansluiting 2 en worden de drie N-kanaal-MOS-transistors 34 tot 36 parallel aangesloten tussen de aardaansluiting 4 en de uitgangsaansluiting 2. Voorts zijn vijf weerstanden RA4-RA8 in serie aangesloten tussen de transistors 9 en 10 en zijn de poortaansluitingen van de transistors 31-36 aangesloten op de resp. verbindingspunten. Op deze wijze wordt hoe groter het aantal transistors is die zijn aangesloten tussen de vermogenstoevoeraansluiting 3 en de uitgangsaansluiting 2 en eveneens tussen de aardaansluiting 4 en de uitgangsaansluiting 2 is, hoe lager de ruis is. Het aantal van deze transistors kan op een geschikte wijze gekozen worden, rekening houdend met de vertragingstijd van het signaal dat de uitgangsaansluiting 2 vanaf de ingangsaan-sluiting 1 bereikt.
Volgens de onderhavige uitvinding wordt een aantal eerste of tweede schakelmiddelen opvolgend tot een elektrische geleidingstoestand gesteld nadat een aantal tweede of eerste schakelmiddelen opvolgend naar een niet-geleidende toestand is gesteld, als boven genoemd, en zodoende kan de ruis op het tijdstip van schakelen worden verminderd zelfs indien een drijfcircuit met hoge aandrijfcapaciteit wordt gevormd.
Voorts kan een penetratiestroom worden onderdrukt daar wordt voorkomen dat het aantal eerste en tweede schakelmiddelen gelijktijdig geleidend wordt.
Hoewel de onderhavige uitvinding in detail is beschreven en geïllustreerd, moge het duidelijk zijn dat dit slechts is als illustratie en voorbeeld en niet gezien dient te worden als beperking, daar de strekking en achterliggende gedachte van de onderhavige uitvinding slechts door de woorden van de bijgevoegde conclusies wordt bepaald.
Claims (15)
1. Drijfcircuit omvattende: een ingangsaansluiting voor ontvangst van een ingangssignaal van een eerste logisch niveau of een tweede logisch niveau, een uitgangsaansluiting, een aantal eerste schakelmiddelen parallel aangesloten tussen vooraf bepaalde eerste potentiaal en de uitgangsaansluiting , een aantal tweede schakelmiddelen parallel aangesloten tussen, vooraf bepaalde tweede potentiaal en de uitgangsaansluiting, en stuurmiddelen voor het opvolgend in een geleidende toestand brengen van het aantal tweede schakelmiddelen na het opvolgend in een niet-geleidende toestand stellen van het aantal eerste schakelmiddelen in respons op het ingangssignaal van het eerste logische niveau van de ingangsaansluiting en voor het opvolgend naar geleidende toestand stellen van het aantal eerste schakelmiddelen na het sequentieel naar een niet-geleidende toestand stellen van het aantal tweede schakelmiddelen in respons op het ingangssignaal van het tweede logische niveau van de ingangsaansluiting..
2. Drijfcircuit volgens conclusie 1, waarbij de eerste potentiaal correspondeert met het tweede logische niveau terwijl de tweede potentiaal correspondeert met het eerste logische niveau, waarbij de stuurmiddelen omvatten: derde schakelmiddelen met een aansluiting voor ontvangst van de eerste potentiaal en met nog een aansluiting, die geleidend worden in reaktie op het ingangssignaal van het eerste logische niveau van de ingangsaansluiting vierde schakelmiddelen met een aansluiting voor ontvangst van de tweede potentiaal en met nog een aansluiting, die geleidend worden in reaktie op het ingangssignaal van het tweede logische niveau van de ingangsaansluiting, en een aantal weerstandsmiddelen aangesloten in serie tussen de andere aansluiting van de derde schakelmid-delen en de andere aansluiting van de vierde schakelmiddelen resp. via aansluitpunten, ; het aantal van de eerste schakelmiddelen resp. de signalen van de aansluitpunten aan de zijde van de derde schakelmiddelen vanuit de aansluitpunten van het aantal weerstandsmiddelen ontvangen en geleidend worden in respons op het signaal van het eerste logische niveau en niet-geleidend worden in respons op het signaal van het tweede logische niveau, het aantal tweede schakelmiddelen resp. de signalen van de aansluitpunten aan de zijde van de vierde schakelmiddelen vanuit de aansluitpunten van het aantal weerstandsmiddelen ontvangt, geleidend worden in respons op het signaal van het tweede logische niveau en niet-geleidend worden in respons op het signaal van het eerste logische niveau.
3. Drijfcircuit volgens conclusie 1 of 2, waarbij elk van het aantal eerste schakelmiddelen een P-kanaal-type MQS-veldeffecttransistor omvatten en elk van het aantal tweede schakelmiddelen een N-kanaal-type MOS-veldeffecttransistor omvat.
4. Drijfcircuit volgens conclusie 2 of 3, waarbij het eerste logische niveau een laag niveau is, het tweede logische niveau een hoog niveau is, de eerste potentiaal een voedingspotentiaal is, de tweede potentiaal een aardpotentiaal, elk van het aantal eerste schakelmiddelen en derde schakelmiddelen een P-kanaal-MOS-veldeffecttransistor omvatten en elk van het aantal tweede schakelmiddelen en de vierde schakelmiddelen een N-kanaal-type-MOS-veldeffecttran-sistor omvatten.
5. Drijfcircuit volgens conclusies 2, 3 of 4, waarbij elk van het aantal weerstandsmiddelen een weerstand omvat, die is gevormd uit polysilicium of een met onzuiverheden gediffundeerde laag.
6. Drijfcircuit volgens conclusie 2, waarbij elk van het aantal weerstandsmiddelen een P-kanaal-type-MOS-electrischeveldeffecttransistor en een N-kanaal-type-MOS-electrische-veldeffecttransistor omvat, onderling parallel aangesloten en waarvan elke poortelectrode is aangesloten met een ingangsaansluiting.
7. Drijfcircuit, omvattende: een ingangsaansluiting voor ontvangst van een ingangssignaal van een eerste logisch niveau of een tweede logisch niveau, een stuuraansluiting voor ontvangst van een eerste of een tweede stuursignaal, een uitgangsaansluiting, een aantal eerste schakelmiddelen parallel gekoppeld tussen een voorgeschreven eerste potentiaal en de uit-gangsaansluiting, een aantal tweede schakelmiddelen parallel gekoppeld tussen een voorgeschreven tweede potentiaal en de uit-gangsaansluiting, en stuurmiddelen voor het besturen van het aantal eerste schakelmiddelen en het aantal tweede schakelmiddelen in respons op het ingangssignaal van het eerste of tweede logische niveau vanaf de ingangsaansluiting en het eerste of tweede stuursignaal vanaf de stuuraansluiting, waarbij de stuurmiddelen zijn aangepast om het aantal tweede schakelmiddelen opvolgend naar een geleidende toestand te stellen na het opvolgend naar niet-geleidende toestand stellen van het aantal eerste schakelmiddelen in reaktie op het eerste stuursignaal van de stuuraansluiting en op het ingangssignaal van het eerste logische niveau vanaf de ingangsaansluiting, het tweede aantal eerste schakelmiddelen opvolgend naar een geleidende toestand te stellen nadat het aantal tweede schakelmiddelen opvolgend naar een niet-geleidende toestand is gesteld in respons op het eerste stuursignaal van de stuuraansluiting en op het ingangssignaal van het tweede niveau van een ingangsaansluiting, en het aantal eerste schakelmiddelen en het aantal tweede schakelmiddelen naar een niet-geleidende toestand te stellen in respons op het tweede stuursignaal van de stuuraansluiting.
8. Een drie-toestanden verschaffend drijfcircuit volgens conclusie 7, waarbij de eerste potentiaal correspondeert met het tweede logische niveau terwijl de tweede potentiaal correspondeert met het eerste logische niveau, waarbij de stuurmiddelen omvatten; derde schakelmiddelen met één aansluiting voor ontvangst van de eerste potentiaal en een andere aansluiting, die geleidend worden in respons op het ingangssignaal van het eerste logische niveau vanaf de ingangsaansluiting, vierde schakelmiddelen met één aansluiting voor ontvangst van de tweede potentiaal en een andere aansluiting, die geleidend worden in respons op het ingangssignaal van het tweede logische niveau vanaf de ingangsaansluiting, een aantal weerstandsmiddelen in serie aangesloten tussen de andere aansluiting van de derde schakelmiddelen en de andere aansluiting van de vierde schakelmiddelen resp. via aansluitpunten, een aantal vijfde schakelmiddelen elk met een aansluiting voor ontvangst van de eerste potentiaal en met een andere aansluiting aangesloten op enig aansluitpunt aan de zijde van de derde schakelmiddelen buiten de aansluitpunten van het aantal weerstandsmiddelen, die geleidend worden in respons op het tweede stuursignaal en die niet-geleidend worden in respons op het eerste stuursignaal, een aantal zesde schakelmiddelen elk met een aansluiting voor ontvangst van de tweede potentiaal en de andere aansluitingen aangesloten op enig aansluitpunt aan de zijde van de vierde schakelmiddelen buiten de aansluitpunten van het aantal weerstandsmiddelen, die geleidend worden in respons op het tweede stuursignaal en die niet-geleidend worden in respons op het eerste stuursignaal, en zevende schakelmiddelen aangesloten tussen de derde of vierde schakelmiddelen en het aantal weerstandsmid-delen, of tussen één van het aantal weerstandsmiddelen en een andere van het aantal weerstandsmiddelen, die geleidend worden in respons op het eerste stuursignaal en die niet-geleidend worden in respons op het tweede stuursignaal; en waarbij het aantal eerste schakelmiddelen resp. de signalen van de aansluitpunten ontvangt aan de zijde van de derde schakelmiddelen buiten de aansluitpunten van het aantal weerstandsmiddelen, en geleidend worden in respons op het signaal van het eerste logische niveau en niet-geleidend worden in respons op het signaal van het tweede logische niveau, het aantal tweede schakelmiddelen resp. het signaal van de aansluitpunten aan de zijde van de vierde schakelmiddelen buiten de aansluitpunten van het aantal weerstandsmiddelen ontvangt en geleidend worden in respons op het signaal van het tweede logische niveau en niet-geleidend worden in respons op het signaal van het eerste logische niveau.
9. Een drie-toestanden verschaffend drijfcircuit volgens conclusie 8, waarbij elk van het aantal eerste schakelmiddelen een P-kanaal-type-MOS-veldeffecttransistor omvat en elk van het aantal tweede schakelmiddelen een N-kanaal-type-MOS-veldeffecttransistor omvat.
10. Een drie-toestanden verschaffend drijfcircuit volgens conclusie 8 of 9, waarbij het eerste logische niveau een laag niveau is terwijl het tweede logische niveau een hoog niveau is, de eerste potentiaal een voedingspotentiaal is, terwijl de tweede potentiaal een aardepotentiaal is, de stuurmiddelen voorzien zijn van eerste en tweede stuuraansluitingen, de eerste stuuraansluiting de eerste en tweede stuursignalen ontvangt, de tweede stuuraansluiting stuursignalen verkregen door het inverteren van de eerste en tweede stuursignalen ontvangt, elk van het aantal eerste schakelmiddelen, de derde schakelmiddelen en het aantal vijfde schakelmiddelen een P-kanaal-type-MOS-veldeffecttransistor omvat, elk van het aantal tweede schakelmiddelen, de vierde schakelmiddelen en het aantal zesde schakelmiddelen een N-kanaal-type-MOS-veldeffecttransistor omvat, de gate van elk van het aantal vijfde schakelmiddelen is aangesloten op de eerste stuuraansluiting, en de gate van elk van het aantal zesde schakelmiddelen is aangesloten op de tweede stuuraansluiting.
11. Een drie-toestanden verschaffend drijfcircuit volgens conclusie 10, waarbij de zevende schakelmiddelen een P-kanaal-type-MOS-veldeffecttransistor en een N-kanaal-type-MOS-veldeff ecttransistor omvatten, die onderling parallel zijn aangesloten, de gate van de P-kanaal-type-MOS-veldeffecttransis-tor is aangesloten op de tweede stuuraansluiting, en de gate van de N-kanaal-type-MOS-veldeffecttransis-tor is aangesloten op de eerste stuuraansluiting.
12. Een drie-toestanden verschaffend drijfcircuit volgens conclusie 8, waarbij elk van het aantal weerstands-middelen voorzien is van een weerstand gevormd door een poly-silicium of door onzuiverheid gediffundeerde laag.
13. Een drie-toestanden verschaffend drijfcircuit volgens conclusie 8, waarbij elk van het aantal weerstandsmiddelen voorzien is van een P-kanaal-type-MOS-veldeffecttransistor en een N-ka-naal-type-MOS-veldeffectransistor onderling parallel aangesloten, van elk waarvan de gate is aangesloten op deingangs-aansluiting.
14. Werkwijze voor een drijfcircuit voorzien van een ingangsaansluiting voor ontvangst van een ingangssignaal van een eerste logische niveau of een tweede logisch niveau; een uitgangsaansluiting; een aantal eerste schakelmiddelen parallel gekoppeld tussen een voorgeschreven eerste potentiaal en de uitgangsaansluiting; een aantal tweede schakelmiddelen parallel gekoppeld tussen een voorgeschreven tweede potentiaal en de uitgangsaansluiting, omvattende de volgende stappen: het opvolgend naar een geleidende toestand stellen van het aantal tweede schakelmiddelen na het naar een niet-geleidende toestand stellen van het aantal eerste schakelmiddelen opvolgend in respons op een ingangssignaal van het eerste logische niveau van de ingangsaansluiting, en het opvolgend naar een geleidende toestand stellen van het aantal eerste schakelmiddelen na opvolgend naar een niet-geleidende toestand stellen van het aantal tweede schakelmiddelen in respons op het ingangssignaal van het tweede logische niveau vanaf de ingangsaansluiting.
15. Werkwijze volgens conclusie 14, waarbij het aantal eerste schakelmiddelen en het aantal tweede schakelmiddelen opvolgend naar een niet-geleidende toestand wordt gesteld in respons op het tweede stuursignaal van de stuur-aansluiting.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23950688 | 1988-09-24 | ||
JP23950688 | 1988-09-24 | ||
JP27965388 | 1988-11-05 | ||
JP63279653A JP2736789B2 (ja) | 1988-09-24 | 1988-11-05 | ドライバ回路装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
NL8902385A true NL8902385A (nl) | 1990-04-17 |
NL191164B NL191164B (nl) | 1994-09-16 |
NL191164C NL191164C (nl) | 1995-02-16 |
Family
ID=26534284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8902385A NL191164C (nl) | 1988-09-24 | 1989-09-25 | Aanstuurschakeling. |
Country Status (3)
Country | Link |
---|---|
US (1) | US5140194A (nl) |
JP (1) | JP2736789B2 (nl) |
NL (1) | NL191164C (nl) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03147418A (ja) * | 1989-11-02 | 1991-06-24 | Hitachi Ltd | 半導体集積回路,半導体メモリ及びマイクロプロセツサ |
US5264743A (en) * | 1989-12-08 | 1993-11-23 | Hitachi, Ltd. | Semiconductor memory operating with low supply voltage |
US5263049A (en) * | 1990-02-15 | 1993-11-16 | Advanced Micro Devices Inc. | Method and apparatus for CMOS differential drive having a rapid turn off |
US5162672A (en) * | 1990-12-24 | 1992-11-10 | Motorola, Inc. | Data processor having an output terminal with selectable output impedances |
JP2932722B2 (ja) * | 1991-02-28 | 1999-08-09 | 日本電気株式会社 | 電流駆動回路 |
JP2922028B2 (ja) * | 1991-08-30 | 1999-07-19 | 株式会社東芝 | 半導体集積回路の出力回路 |
JPH05276004A (ja) * | 1992-03-30 | 1993-10-22 | Mitsubishi Electric Corp | 出力回路 |
FR2716758B1 (fr) * | 1994-02-28 | 1996-05-31 | Sgs Thomson Microelectronics | Circuit de polarisation pour transistor dans une cellule de mémorisation. |
US5682116A (en) * | 1994-06-07 | 1997-10-28 | International Business Machines Corporation | Off chip driver having slew rate control and differential voltage protection circuitry |
FR2730367A1 (fr) * | 1995-02-08 | 1996-08-09 | Bull Sa | Coupleur d'entree sortie de circuit integre |
JPH08228141A (ja) * | 1995-02-21 | 1996-09-03 | Kawasaki Steel Corp | 出力バッファ回路 |
US5592104A (en) * | 1995-12-13 | 1997-01-07 | Lsi Logic Corporation | Output buffer having transmission gate and isolated supply terminals |
US5787291A (en) * | 1996-02-05 | 1998-07-28 | Motorola, Inc. | Low power data processing system for interfacing with an external device and method therefor |
JP3230655B2 (ja) * | 1996-06-17 | 2001-11-19 | 日本電気株式会社 | ダイナミック型ラッチ回路およびフリップフロップ回路 |
US5751180A (en) * | 1996-09-03 | 1998-05-12 | Motorola, Inc. | Electrical device structure having reduced crowbar current and power consumption |
JPH10162584A (ja) * | 1996-12-02 | 1998-06-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3312104B2 (ja) * | 1996-12-20 | 2002-08-05 | 株式会社東芝 | 半導体装置用高耐圧プッシュプル出力回路 |
US5774009A (en) * | 1997-02-14 | 1998-06-30 | Standard Microsystems Corporation | RTC oscillator amplifier circuit with improved noise immunity |
US6137317A (en) * | 1998-07-01 | 2000-10-24 | Intel Corporation | CMOS driver |
US6459313B1 (en) | 1998-09-18 | 2002-10-01 | Lsi Logic Corporation | IO power management: synchronously regulated output skew |
US6320433B1 (en) * | 1999-09-21 | 2001-11-20 | Texas Instruments Incorporated | Output driver |
US6469558B1 (en) * | 2000-04-25 | 2002-10-22 | Agilent Technologies, Inc. | Electrically adjustable pulse delay circuit |
US6703883B2 (en) * | 2001-03-29 | 2004-03-09 | Koninklijke Philips Electronics N.V. | Low current clock sensor |
US6600347B2 (en) * | 2001-10-10 | 2003-07-29 | International Business Machines Corporation | Dynamically producing an effective impedance of an output driver with a bounded variation during transitions thereby reducing jitter |
JP3667690B2 (ja) * | 2001-12-19 | 2005-07-06 | エルピーダメモリ株式会社 | 出力バッファ回路及び半導体集積回路装置 |
DE10163461A1 (de) * | 2001-12-21 | 2003-07-10 | Austriamicrosystems Ag | Schaltungsanordnung zur Bereitstellung eines Ausgangssignals mit einstellbarer Flankensteilheit |
TWI326164B (en) * | 2003-12-26 | 2010-06-11 | Hon Hai Prec Ind Co Ltd | Circuit means for eliminating electric-leakage of signals |
CN100446420C (zh) * | 2004-01-10 | 2008-12-24 | 鸿富锦精密工业(深圳)有限公司 | 消除信号中漏电的电路装置 |
US8138819B2 (en) * | 2008-07-18 | 2012-03-20 | Denso Corporation | Driving transistor control circuit |
EP3574584B1 (en) * | 2017-01-24 | 2024-01-24 | Telefonaktiebolaget LM Ericsson (publ) | Variable delay circuits |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0228133A1 (en) * | 1985-12-23 | 1987-07-08 | Koninklijke Philips Electronics N.V. | Outputbuffer and control circuit providing limited current rate at the output |
US4725747A (en) * | 1986-08-29 | 1988-02-16 | Texas Instruments Incorporated | Integrated circuit distributed geometry to reduce switching noise |
EP0258808A2 (en) * | 1986-08-29 | 1988-03-09 | Mitsubishi Denki Kabushiki Kaisha | Complementary mos integrated circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0740664B2 (ja) * | 1985-05-31 | 1995-05-01 | セイコーエプソン株式会社 | 出力バツフア回路 |
US4785201A (en) * | 1986-12-29 | 1988-11-15 | Integrated Device Technology, Inc. | High speed/high drive CMOS output buffer with inductive bounce suppression |
JPH0679263B2 (ja) * | 1987-05-15 | 1994-10-05 | 株式会社東芝 | 基準電位発生回路 |
US4864162A (en) * | 1988-05-10 | 1989-09-05 | Grumman Aerospace Corporation | Voltage variable FET resistor with chosen resistance-voltage relationship |
US4885485A (en) * | 1988-08-30 | 1989-12-05 | Vtc Incorporated | CMOS Output buffer providing mask programmable output drive current |
-
1988
- 1988-11-05 JP JP63279653A patent/JP2736789B2/ja not_active Expired - Fee Related
-
1989
- 1989-08-30 US US07/400,907 patent/US5140194A/en not_active Expired - Lifetime
- 1989-09-25 NL NL8902385A patent/NL191164C/nl not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0228133A1 (en) * | 1985-12-23 | 1987-07-08 | Koninklijke Philips Electronics N.V. | Outputbuffer and control circuit providing limited current rate at the output |
US4725747A (en) * | 1986-08-29 | 1988-02-16 | Texas Instruments Incorporated | Integrated circuit distributed geometry to reduce switching noise |
EP0258808A2 (en) * | 1986-08-29 | 1988-03-09 | Mitsubishi Denki Kabushiki Kaisha | Complementary mos integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
NL191164B (nl) | 1994-09-16 |
NL191164C (nl) | 1995-02-16 |
JPH02168715A (ja) | 1990-06-28 |
US5140194A (en) | 1992-08-18 |
JP2736789B2 (ja) | 1998-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL8902385A (nl) | Drijfcircuit. | |
US5293082A (en) | Output driver for reducing transient noise in integrated circuits | |
KR970005124B1 (ko) | 가변지연회로 | |
US4829199A (en) | Driver circuit providing load and time adaptive current | |
US4920282A (en) | Dynamic latch circuit for preventing short-circuit current from flowing during absence of clock pulses when under test | |
US5694065A (en) | Switching control circuitry for low noise CMOS inverter | |
US5128567A (en) | Output circuit of semiconductor integrated circuit with reduced power source line noise | |
US6624672B2 (en) | Output buffer with constant switching current | |
EP0086090B1 (en) | Drive circuit for capacitive loads | |
US5315172A (en) | Reduced noise output buffer | |
US6184729B1 (en) | Low ground bounce and low power supply bounce output driver | |
US20020024368A1 (en) | Flip-flop circuits having digital-to-time conversion latches therein | |
US5543744A (en) | Driver/receiver circuit for reducing transmission delay | |
EP0536689B1 (en) | Variable delay circuit | |
US6211709B1 (en) | Pulse generating apparatus | |
JPH11274901A (ja) | 出力回路、パルス幅変調回路および半導体集積回路 | |
JP4480229B2 (ja) | パワーオフ検出回路 | |
US6747489B2 (en) | Frequency multiplying circuitry with a duty ratio varying little | |
US5793260A (en) | Current controlled oscillator with voltage independent capacitance | |
US20020172232A1 (en) | Combination multiplexer and tristate driver circuit | |
EP1091492A1 (en) | An output buffer for digital signals | |
WO2001069785A1 (en) | Electronic circuit provided with a digital driver for driving a capacitive load | |
EP1017172A1 (en) | Integrated circuit generating at least a voltage linear ramp having a slow rise | |
JPH07321633A (ja) | 出力バッファ回路 | |
JPH06216727A (ja) | 遅延時間可変論理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1A | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
BC | A request for examination has been filed | ||
V1 | Lapsed because of non-payment of the annual fee |
Effective date: 20080401 |