NL8803143A - Werkwijze voor het vervaardigen van een halfgeleiderinrichting. - Google Patents

Werkwijze voor het vervaardigen van een halfgeleiderinrichting. Download PDF

Info

Publication number
NL8803143A
NL8803143A NL8803143A NL8803143A NL8803143A NL 8803143 A NL8803143 A NL 8803143A NL 8803143 A NL8803143 A NL 8803143A NL 8803143 A NL8803143 A NL 8803143A NL 8803143 A NL8803143 A NL 8803143A
Authority
NL
Netherlands
Prior art keywords
region
ions
channel doping
value
amount
Prior art date
Application number
NL8803143A
Other languages
English (en)
Other versions
NL191868B (nl
NL191868C (nl
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of NL8803143A publication Critical patent/NL8803143A/nl
Publication of NL191868B publication Critical patent/NL191868B/nl
Application granted granted Critical
Publication of NL191868C publication Critical patent/NL191868C/nl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/082Ion implantation FETs/COMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

ft VO 1322
Titel: Werkwijze voor het vervaardigen van een halfgeleider inrichting,
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een metaal-isolator-halfgeleider (in het hiernavolgende aangeduid met "MIS")-type halfgeleider-inrichting met een kanaal-doteringsstructuur.
5 In een MIS-halfgeleiderinrichting met een kanaal- doteringsstructuur, wordt de drempelspanning in het algemeen bestuurd door het besturen van de hoeveelheid ionen die zijn geïmplanteerd voor kanaaldotering met betrekking tot de onzuiverheid-dichtheid van de onzuiverheden van het sub-10 straat. Dat wil zeggen kanaaldotering voor het besturen van de drempelspanning door het selectief implanteren van de ionen van onzuiverheden in het kanaalgebied van een MIS-transistor, maakt goed gebruik van de goede besturingseigen-schap van dotering met lage dichtheid. In dit geval wordt 15 de drempelspanning bepaald in overeenstemming met de voedingsspanning, en de onder-grenswaarde van de drempelspanning wordt bepaald in overeenstemming met het stroomverbruik in een rusttoestand. Echter, de hoeveelheid kanaal-doterings-ionen die zijn geïmplanteerd voor het aanpassen van de drem-20 pelspanning, wordt niet bepaald in afhankelijkheid van de zwaai die een grote invloed uitoefent op het stroomverbruik gedurende een rusttoestand, maar alleen in overeenstemming met de drempelspanningswaarde. De term "zwaai" heeft betrekking op de verandering in de gatespanning die benodigd is 25 om de waarde van de drain-stroom één cijfer te veranderen in het sub-drempelgebied.
De zwaai, en de drainstroom die loopt wanneer de gatespanning 0 volt is, dat wil zeggen de afsnijstroom, worden gedetailleerd uitgelegd in "Physics of Semiconductor 30 Devices", door Sze. S.M., uitgegeven door John Wiley Inter-science (1981).
In het geval dat de hoeveelheid voor kanaaldotering geïmplanteerde ionen alleen wordt bepaald in overeenstemming 8803145; - 2 - met de drempelwaarde zonder dat aandacht wordt geschonken aan de zwaai, zoals in een conventionele vervaardigings-werkwijze, krijgt de zwaai een grote waarde en neemt de af-snijstroomwaarde toe, waardoor het stroomverbruik gedurende 5 een rusttoestand aanzienlijk toeneemt. Deze tendens is aanzienlijk in een MIS-transistor met een kort kanaal.
Bovendien, aangezien de vraag naar een lager vermo-gensverbruik de laatste tijd groot wordt, evenals de vraag naar IC's met grotere integratie en grotere capaciteit, is 10 het verkrijgen van een reductie in het stroomverbruik gedurende een rusttoestand door het verminderen van de afsnij-stroom een zeer belangrijk doel geworden.
Dienovereenkomstig is het een doel van de onderhavige uitvinding de boven beschreven problemen van de bekende 15 techniek te elimineren, en een werkwijze te verschaffen voor het vervaardigen van een MIS-halfgeleiderinrichting, waarbij het mogelijk is de hoeveelheid voor kanaaldotering geïmplanteerde ionen zodanig te bepalen, dat de toename in het stroomverbruik gedurende een rusttoestand ten gevolge 20 van de toename in de afsnij stroom wordt geregeld naar een kleine waarde met betrekking tot de zwaai.
Hiertoe verschaft de onderhavige uitvinding een werkwijze voor het vervaardigen van een halfgeleiderinrichting die toepasbaar is bij een MIS-halfgeleiderinrichting met een 25 kanaal-doteringsstructuur in een eerste gebied tussen een source-gebied en een drain-gebied, en die de stappen omvat van: het verkrijgen van de verdelingskarakteristiek van de onzui-verheid-dichtheid met betrekking tot de diepte van het eerste 30 gebied die optreedt wanneer de hoeveelheid voor kanaaldotering geïmplanteerde ionen wordt gevarieerd; het verkrijgen van de zwaaiwaarde, b.v. door het resultaat te verrekenen van simulatie van drain-stroom in het sub-drempelgebied op basis van de bovengenoemde distributie-35 karakteristiek, of b.v. door het resultaat te verrekenen van 8803143; » t - 3 - waarnemingen van de gatespanning-drempelstroom-karakteris-tiek op basis van de verdelingskarakteristiek; en het implanteren van ionen in het kanaalgedeelte met een dosis die gekozen is in overeenstemming met de onzuiverheid-5 dichtheid van het eerste gebied, zodat de zwaaiwaarde een zo klein mogelijke waarde krijgt.
De bovengenoemde en andere doelstellingen, kenmerken en voordelen van de onderhavige uitvinding zullen worden verduidelijkt in de hierna volgende beschrijving van een 10 voorkeursuitvoeringsvorm daarvan, onder verwijzing naar de begeleidende tekening, waarin: fig. 1 een diagram is dat de relatie toont tussen de hoeveelheid ionen die zijn geïmplanteerd voor kanaaldote-ring, de drempelspanning en de zwaaikarakteristiek in de 15 uitvoeringsvorm van de onderhavige uitvinding; fig. 2 een diagram is dat de relatie toont tussen de diepte en de onzuiverheid-dichtheid van de n-bron die optreedt wanneer de hoeveelheid voor kanaaldotering geïmplanteerde ionen wordt gevariëerd; 20 fig. 3 een karakteristieke kromme is die de relatie toont tussen de zwaaiwaarde en de afsnijstroom van een door middel van een werkwijze volgens de onderhavige uitvinding verkregen MIS-transistor? fig. 4 een karakteristieke kromme is van de gate-25 spanning en de drain-stroom, die de relatie toont tussen de zwaaiwaarde en de afsnijstroom corresponderend met fig.1; en fig. 5 een diagram is dat de relatie toont tussen de afsnijstroom en het stroomverbruik gedurende een rusttoestand van een MIS-transistor, en daardoor de onderhavige 30 uitvinding verduidelijkt.
Een uitvoeringsvorm van de onderhavige uitvinding zal worden verduidelijkt onder verwijzing naar een aantal karakteristieke krommen die zijn aangepast aan een werkwijze volgens de onderhavige uitvinding. Als een voorbeeld zal een 35 MIS-transistor worden genoemd met een gate van p+-polykris- 8803 143; «« - 4 - tallijn silicium en een p -kanaal. De MIS-transistor heeft een kanaal-doteringsstructuur waarin het kanaal is gedoteerd met boor, nl. onzuiverheden van een eerste geleidingstype die van een heteropolair type zijn met betrekking tot een 5 n-bron met onzuiverheden van een tweede geleidbaarheidstype gevormd op het eerste geleidbaarheidstype p -type silicium-substraat.
Fig. 2 toont de resultaten van simulatie van het profiel van de onzuiverheids-dichtheid in de richting van 10 de diepte van de n-bron die verkregen zijn wanneer de hoeveelheid voor kanaldotering geïmplanteerde ionen wordt ge- 12 -2 variëerd van (1) 0 tot (5) 2,5 x 10 cm , terwijl de ver-snellingsenergie constant gemaakt wordt in de stap van het implanteren van kanaaldoteringsionen. In fig. 2 represen-15 teert de abscis de diepte van de n-bron, en de ordinaat representeert de onzuiverheid-dichtheid van de n-bron.
In het geval van kanaal-dotering met onzuiverheden van een heteropolair type, zoals uit fig. 2 blijkt, neemt de onzuiverheid-dichtheid van de n-bron geleidelijk af in 20 het centrum waar de piek (A, B) van de onzuiverheidverdeling optreedt op het tijdstip van implantatie van de ionen, als functie van de toename in de hoeveelheid geïmplanteerde ionen. Als een resultaat worden de dalen A en B gevormd. Wanneer een vooraf bepaalde hoeveelheid ionen is geïmplan-25 teerd, verschijnen de pieken van boor, nl. het p"-type, in de n-bron en deze pieken C en D worden hoger met een toename in de hoeveelheid geïmplanteerde ionen, en vormen daardoor wat een begraven kanaalstructuur wordt genoemd.
Fig. 1 is een diagram dat de gemeten gegevens toont 30 van de relatie tussen de drempelspanning en de zwaaiwaarde (aangegeven door de gestippelde lijn), corresponderend met de hoeveelheid voor kanaaldotering geïmplanteerde ionen, voor de MIS-transistor die voor de in fig. 2 getoonde simulatie is gebruikt. In fig. 1 representeert de abscis de 35 hoeveelheid voor kanaaldotering geïmplanteerde ionen, en de 8805143; - 5 - ordinaat representeert de drempelspanning (aan de linkerzijde) en de zwaaiwaarde (aan de rechterzijde).
Zoals uit fig. 1 blijkt, neemt de drempelspanning monotoon toe met de toename in de hoeveelheid voor kanaal-dotering 5 geïmplanteerde ionen, terwijl de zwaaiwaarde afneemt met de toename in de hoeveelheid geïmplanteerde ionen en het minimum (punt E) bereikt wanneer een vooraf bepaalde hoeveelheid ionen is geïmplanteerd, en daarna toeneemt met de toename in de hoeveelheid geïmplanteerde ionen.
10 Een vergelijking tussen de figuren 1 en 2 toont, dat de zwaai de kleinste waarde aanneemt in de nabijheid van het diepste dal van de onzuiverheid-dichtheid van de fig. 2 getoonde n-bron, waarbij ionen zijn geïmplanteerd bij een 11 -2 hoeveelheid van 7,5 x 10 cm . Fig. 3 is een karakteris-15 tieke curve van de drainstroom met betrekking tot de gate-spanning, gemeten voor het berekenen van de zwaaiwaarde.
De abscis representeert de gatespanning in het sub-drempel-gebied, en de ordinaat representeert de logarithme van de drainstroom. Fig. 3 heeft geen rechtstreekse 1-op-l corres-20 pondentie met de resultaten van fig. 1, maar toont de relatie tussen de zwaaiwaarde en de afsnijstroom van een MIS-transistor met een p -type kanaal en met een drempelspanning (VTH) van -0,5 Volt. De krommen 1, 2 en 3 corresponderen resp. met de drie transistoren met p”-type kanaal die een drem-25 pelspanning (V^g) van -0,5 Volt hebben,maar verschillende zwaaiwaarden hebben, afhankelijk van een combinatie van de hoeveelheid in de n-bron geïmplanteerde ionen en de hoeveelheid geïmplanteerde kanaaldoteringsionen.
In fig. 3 tonen de ononderbroken lijnen de gemeten 30 waarden. Met betrekking tot b.v. kromme 1, representeert het gebied van het punt N een gedeelte dat verzadigd is door de meetbeperking van meetapparatuur. De gestippelde lijn is verkregen door het rechte lijngedeelte dat de punten L en M in de kromme 1 verbindt, te extrapoleren naar het 35 gebied waarin de gatespanning VQ = 0, en de resultaten te 8803143: * I .
- 6 - benaderen door een rechte lijn. Op vergelijkbare wijze zijn benaderende rechte lijnen (de gestippelde lijnen) verkregen met betrekking tot de krommen 2 en 3. De zwaaiwaarde is de reciproke van de gradiënt van de benaderende rechte lijn.
5 De curven 1, 2 en 3 corresponderen met transistoren waarvan de zwaaiwaarden resp. 100, 90 en 80 millivolt per decade zijn.
Uit fig. 3 blijkt dat, waneer de drempelspanning b.v. -0,5 Volt is, het bij een lagere zwaaiwaarde beter mogelijk 10 is de door een open cirkel aangeduide afsnij stroom te reduceren.
De relatie tussen de zwaaiwaarde en de afsnij stroom, corresponderend met fig. 1, zal nu worden verduidelijkt met betrekking tot de in fig. 4 getoonde karakteristieke curve 15 van de gatespanning en de drainstroom. In fig. 4 representeert de abscis de gatespanning, en de ordinaat representeert de logarithme van de drainstroom. De ononderbroken lijnen tonen de gemeten waarden, en de gestippelde lijnen representeren benaderende rechte lijnen.
20 De krommen 1, 2 en 3 in fig. 4 zijn verkregen met voor de hoeveelheden van kanaaldoteringsionen in fig. 1 11 -2 12 -2 resp. de waarden 0,8x10 cm , en 1,4 x 10 cm
De zwaaiwaarden en de drempelspanningen VTH daarvan corresponderen respectievelijk met 105 en -0,8 Volt, 85 en 25 -0,5 Volt, en 88 en -0,2 Volt. De zwaaiwaarden zijn op de zelfde wijze als in fig. 3 berekend uit de reciproke van de gradiënt van de benaderende rechte lijn. De drempelspanning is een gate-spanning die optreedt wanneer de logarithme van _7 de drainstroom (ID = 10 A) is -7; b.v. is de drempelspan-30 ning -0.8 Volt in de kromme 1.
Zoals in fig. 4 getoond, schuiven de karakteristieke krommen van rechts naar links, nl. van 1 naar 3, wanneer de drempelspanning VTH wordt verminderd van -0,8 Volt tot -0,2 Volt met de toename in de hoeveelheid kanaaldoterings-35 ionen van stap 1 naar stap 2, zodat de afsnijstroom positief 88031437 - 7 - toeneemt. Daarom is een toename in de absolute waarde van de drempelspanning het meest effectief voor de reductie in de afsnijstroom. Het is echter niet altijd mogelijk om de drempelspanning VTH te vergroten vanwege verschillende 5 beperkingen. In fig. 4 zijn de optimale condities voor het reduceren van de afsnijstroom wanneer de drempelspanning VTH Volt is, verkregen door de hoeveelheid kanaal- doteringsionen te kiezen die de zwaaiwaarde reduceert volgens de onderhavige uitvinding. Teneinde een drempelspanning 10 VTH van b.v. -0,5 Volt te verkrijgen, zullen verschillende combinaties van de onzuiverheid-dichtheid van de bron (als er geen bron is, het substraat) en de hoeveelheid kanaal-doteringsionen worden beschouwd. Van deze maakt de keuze van de hoeveelheid kanaaldoteringsionen die in staat is de 15 zwaaiwaarde ongeveer tot het minimum te reduceren, de reductie in de afsnijstrook mogelijk.
Fig. 5 is een diagram dat de relatie toont tussen de afsnijstroom en het stroomverbruik gedurende een rusttoestand van een transistor voor IC's voor chronometers, en 20 verduidelijkt daardoor de onderhavige uitvinding. De abscis representeert de logarithme van de drainstroom die vloeit wanneer de gate-spanning 0 Volt is, nl. de afsnijstroom, en de ordinaat representeert de logarithme van het stroom-gebruik gedurende een rusttoestand. De afsnijstromen en de 25 stroomverbruiken zijn gemeten van de transistoren met drem-pelspanningen VTR van -0,3 tot -0,7 Volt voor IC's met vijf verschillende drempelspanningen V^. Uit fig. 5 blijkt dat de afsnijstroom en het stroomverbruik gedurende een rusttoestand met elkaar corresponderen via een constante relatie. 30 Dat wil zeggen dat, als de zwaaiwaarde beperkt is tot een kleine waarde, het mogelijk is de toename in de afsnijstroom te beperken tot de kleinste limiet en, als een resultaat, het stroomverbruik gedurende een rusttoestand te reduceren en daardoor het stroomverbruik te verlagen.
35 Zoals bovenbeschreven is de zwaaiwaarde bij een voor- 8403143, - 8 - t afbepaalde drempelspanning bij voorkeur zo klein mogelijk. Het gewenste gebied van de zwaaiwaarde zal hieronder meer concreet worden beperkt.
In de transistoren voor IC's voor chronometers, 5 zoals die welke in fig. 5 zijn getoond, zijn transistoren waarin het stroomverbruik gedurende een rusttoestand niet “8 meer dan 10 Amp. is, in het algemeen beschouwd goede pro-dukten te zijn. In dit geval is de logarithme van de afsnij-stroom ongeveer -12,4 tot 12,5. Daarom is de logarithme 10 van de afsnijstroom van de IC's voor chronometers getoond in fig. 5 bij voorkeur kleiner dan ongeveer -12,4 tot 12,5.
De transistoren die gebruikt zijn voor het verzamelen van de gegevens van fig. 3 hebben karakteristieken die vergelijkbaar zijn met die van de in fig. 5 getoonde tran-15 sistoren.
Uit fig. 3 blijkt duidelijk dat, van de transistoren met p~-type kanaal die een drempelspanning VTH van -0,5 V hebben, maar verschillende zwaaiwaarden hebben, die transistoren waarvan de logarithme van de afsnijstroom kleiner is 20 dan -12,4 tot -12,5, een zwaaiwaarde hebben die kleiner is dan ongeveer 98 tot 95 millivolt per decade.
Als resultaat van het onderzoeken van transistoren met andere karakteristieken om de optimale zwaaiwaarde daarvan te berekenen, is gevonden dat een zwaaiwaarde die 25 iets kleiner is dan 100 millivolt per decade of minder, preferabel is voor het reduceren van het stroomverbruik gedurende een rusttoestand. Meer in het bijzonder verdient een zwaaiwaarde die niet meer is dan 90 en enkele millivolt per decade de voorkeur.
30 Dat wil zeggen dat transistoren met de minimum zwaaiwaarde of een benadering daarvan het kleinste stroomverbruik vertonen gedurende een rusttoestand van de zwaaiwaarde alleen. In het algemeen, zelfs als de zwaaiwaarde niet het minimum is, is deze bij voorkeur niet meer dan 90 35 en enkele millivolt per decade of iets minder dan 100 millivolt per decade of minder.
$803143.' 3 - 9 -
Door het op fig. 1 toepassen van de boven verkregen resultaten kan gezegd worden dat de zwaaiwaarde bij voorkeur in het gebied ligt van het minimum tot een overmaat van ongeveer 15% boven het minimum.
5 In deze uitvoeringsvorm is een MIS-transistor met P--'type kanaal en met een n-bron geciteerd als voorbeeld, maar de onderhavige uitvinding kan worden toegepast op een MIS-transistor zonder bron en op een MIS-transistor met een n"-type kanaal, op dezelfde wijze als in deze uitvoerings-10 vorm. Hoewel in deze uitvoeringsvorm een p -polykristallijn silicium is gebruikt als de gate-elektrode, kan ook gebruik worden gemaakt van n+-polykristallijn silicium, polycide met een laminaatstructuur van polykristallijn silicium en silicide van een hierna beschreven hoog-vloeibaar metaal, 15 silicide van een hierna beschreven hoog-vloeibaar metaal, een hoog vloeibaar metaal zoals titaan, wolfraam, tantaal, molybdeen, niobium en platina, aluminium, en een aluminium-legering die verkregen is door aluminium te legeren met silicium of koper. Bovendien, hoewel in deze uitvoeringsvorm 20 boor is gebruikt als kanaal-doteringsionen, kunnen ook elementen worden gebruikt uit de groepen UIA en VA.
Zoals boven beschreven maakt een methode voor het produceren van een MIS-type halfgeleiderinrichting met een kanaal-doteringsstructuur volgens de onderhavige uitvinding 25 de toename mogelijk van de drainstroom die vloeit wanneer de gatespanning 0 Volt is, namelijk de afsnijstroom die beperkt moet worden tot het minimum door de hoeveelheid geïmplanteerde kanaal-doteringsionen te besturen, zodat de verandering in de gatespanning die benodigd is voor het met 30 één cijfer veranderen van de drainstroom in het sub-drempel-gebied, met andere woorden de zwaai-waarde, 90 en enkele millivolts per decade is of iets minder dan 100 millivolt per decade of minder, of in het gebied van het minimum tot een overmaat van ongeveer 15% boven het minimum. Aldus heeft 35 de werkwijze van de onderhavige uitvinding het effect dat 9803149.
- 10 - het vermogensverbruik wordt verminderd ten gevolge van een reductie in het stroomverbruik gedurende een rusttoestand.
Hoewel beschreven is wat op het moment beschouwd wordt als een voorkeursuitvoeringsvorm van de uitvinding, 5 zal duidelijk zijn dat verschillende modificaties daaraan kunnen worden aangebracht, en dat de bijgevoegde conclusies al dergelijke modificaties beschermen doordat zij binnen de geest en de omvang van de uitvinding vallen.
8803143;

Claims (6)

1. Werkwijze voor het vervaardigen van een halfgelei der inrichting omvattende: een eerste gebied bestaand uit een halfgeleidersubstraat of een bron met onzuiverheden van een eerste geleidbaarheid-5 · type, een source/drain-gebied met onzuiverheden van een tweede ge-leidbaarheidtype die van het tegenovergestelde type met betrekking tot het eerste geleidbaarheid-type zijn en die in het eerste gebied zijn gevormd met een ruimte tussen het 10 source-gebied en het drain-gebied, en een gate-elektrode die tussen het source-gebied en het drain-gebied en boven het eerste gebied is gevormd, waarbij de halfgeleiderinrichting een kanaal-doteringsstruc-tuur heeft voor het introduceren van onzuiverheden bij ge-15 noemd eerste gebied tussen het source-gebied en het drain-gebied; welke werkwijze de stappen omvat van: het verkrijgen van de verdelingskarakteristiek van de onzui-verheid-dichtheid van het eerste gebied met betrekking tot 20 de diepte van het eerste gebied, met als parameter de hoeveelheid ionen die voor kanaaldotering zijn geïmplanteerd, hetgeen de kanaaldoteringsstructuur vormt; het verkrijgen van de verandering in de gate-spanning (hierna "zwaaiwaarde" genoemd) die benodigd is om de waarde van 25 de drain-stroom één cijfer te veranderen in het sub-drempel-gebied van de gatespanning - drainstroomkarakteristiek op basis van de verkregen verdelingskarakteristiek; en het implanteren van ionen in het kanaalgedeelte met een dosis die gekozen is in overeenstemming met de onzuiverheid-30 dichtheid van het eerste gebied, zodat de zwaaiwaarde een zo klein mogelijke waarde krijgt, en het daardoor fabriceren van een MIS-transistor met de kanal-doteringsstructuur. 8803143; - 12 - t
2. Werkwijze volgens conclusie 1, met het kenmerk, dat de hoeveelheid van geïmplanteerde kanaal-doteringsionen zodanig gekozen is, dat de zwaaiwaarde het minimum is.
3. Werkwijze volgens conclusie 1, met het kenmerk, dat 5 de hoeveelheid geïmplanteerde kanaaldoteringsionen zodanig gekozen is, dat de zwaaiwaarde is gelegen in het gebied van het minimum tot een overmaat van ongeveer 15% boven het minimum.
4. Werkwijze volgens conclusie 1, met het kenmerk, dat 10 de hoeveelheid geïmplanteerde kanaaldoteringsionen zodanig gekozen is, dat de zwaaiwaarde is gelegen in het gebied van 90 mV/decade tot 100 mV/decade.
5. Werkwijze volgens conclusie 1, met het kenmerk, dat de gate-elektrode is vervaardigd van een polykristallijn 15 silicium van het tweede geleidbaarheid-type.
6. Werkwijze volgens conclusie 1 of 5, met het kenmerk, dat de kanaal-doteringsionen van het tweede geleidbaarheid-type zijn. 8803143.'
NL8803143A 1988-01-06 1988-12-22 Werkwijze voor het vervaardigen van een MIS-FET NL191868C (nl)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP30588 1988-01-06
JP30588 1988-01-06
JP21163888 1988-08-26
JP63211638A JP2666403B2 (ja) 1988-01-06 1988-08-26 Mis型半導体装置の製造方法

Publications (3)

Publication Number Publication Date
NL8803143A true NL8803143A (nl) 1989-08-01
NL191868B NL191868B (nl) 1996-05-01
NL191868C NL191868C (nl) 1996-09-03

Family

ID=26333260

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8803143A NL191868C (nl) 1988-01-06 1988-12-22 Werkwijze voor het vervaardigen van een MIS-FET

Country Status (5)

Country Link
US (1) US5270235A (nl)
JP (1) JP2666403B2 (nl)
KR (1) KR930008533B1 (nl)
DE (2) DE3900147C2 (nl)
NL (1) NL191868C (nl)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407849A (en) * 1992-06-23 1995-04-18 Imp, Inc. CMOS process and circuit including zero threshold transistors
US5441906A (en) * 1994-04-04 1995-08-15 Motorola, Inc. Insulated gate field effect transistor having a partial channel and method for fabricating
US5427964A (en) * 1994-04-04 1995-06-27 Motorola, Inc. Insulated gate field effect transistor and method for fabricating
US5482878A (en) * 1994-04-04 1996-01-09 Motorola, Inc. Method for fabricating insulated gate field effect transistor having subthreshold swing
US5457060A (en) * 1994-06-20 1995-10-10 Winbond Electronics Corporation Process for manufactuirng MOSFET having relatively shallow junction of doped region
US5559050A (en) * 1994-06-30 1996-09-24 International Business Machines Corporation P-MOSFETS with enhanced anomalous narrow channel effect
FR2794898B1 (fr) 1999-06-11 2001-09-14 France Telecom Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895966A (en) * 1969-09-30 1975-07-22 Sprague Electric Co Method of making insulated gate field effect transistor with controlled threshold voltage
US4112455A (en) * 1977-01-27 1978-09-05 The United States Of America As Represented By The Secretary Of The Navy Field-effect transistor with extended linear logarithmic transconductance
JPS568879A (en) * 1979-07-03 1981-01-29 Nec Corp Insulating gate field effect transistor
JPS5833870A (ja) * 1981-08-24 1983-02-28 Hitachi Ltd 半導体装置
US4514893A (en) * 1983-04-29 1985-05-07 At&T Bell Laboratories Fabrication of FETs
JPS62105464A (ja) * 1985-11-01 1987-05-15 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
DE3900147A1 (de) 1989-07-20
DE3900147C2 (de) 1996-02-08
KR890012395A (ko) 1989-08-26
DE3943738C2 (de) 1995-12-07
NL191868B (nl) 1996-05-01
KR930008533B1 (ko) 1993-09-09
JPH02367A (ja) 1990-01-05
US5270235A (en) 1993-12-14
NL191868C (nl) 1996-09-03
JP2666403B2 (ja) 1997-10-22

Similar Documents

Publication Publication Date Title
RU2120155C1 (ru) Полевой транзистор
JP3333118B2 (ja) シリコン・オン・インシュレータ電界効果トランジスタ及びその動作方法
DE69528298T2 (de) Analog MISFET mit einstellbarer Schwellspannung
EP0523799A1 (en) A temperature sensing circuit
DE4124732A1 (de) Vorspannungsgenerator fuer ein niedrigstrom-substrat
EP0537203B1 (de) Anordnung mit selbstverstärkenden dynamischen mos-transistorspeicherzellen
DE2547871A1 (de) Kompensator fuer integrierte halbleiterschaltungen
NL8803143A (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
Armstrong et al. Differentiation of effects due to grain and grain boundary traps in laser annealed poly-Si thin film transistors
US20030025159A1 (en) Semiconductor devices
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
US20100025748A1 (en) Semiconductor device with a dynamic gate-drain capacitance
CN107221499A (zh) 包括InGaAs沟道的FET装置及制造该FET装置的方法
US20060017084A1 (en) Integrated semiconductor metal-insulator-semiconductor capacitor
DE69320749T2 (de) Strommessschaltung
KR920001717B1 (ko) 전압검지회로
Duvvury A guide to short-channel effects in MOSFETs
US4306185A (en) Breakdown voltage protection circuit
US5710448A (en) Integrated polysilicon diode contact for gain memory cells
DE1816683B2 (de) Mechanisch elektrischer wandler
DE102019135495B3 (de) Halbleiteranordnung mit integriertem temperatursensor und verfahren zu ihrer herstellung und anwendung
NL9000949A (nl) Geintegreerde keten.
DE10122362B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10355669A1 (de) MOS-Halbleiterbauelement mit verbessertem Temperaturverhalten
SU757060A1 (ru) Мдп - диод 1

Legal Events

Date Code Title Description
A1A A request for search or an international-type search has been filed
BB A search report has been drawn up
BC A request for examination has been filed
V1 Lapsed because of non-payment of the annual fee

Effective date: 20080701