NL8800075A

NL8800075A - Hot carrier stress vrije push-pull uitgangsschakeling.

Info

Publication number: NL8800075A
Application number: NL8800075A
Authority: NL
Original assignee: Philips Nv
Priority date: 1988-01-14
Filing date: 1988-01-14
Publication date: 1989-08-01
Also published as: KR890012445A; DE68901976D1; JP2958357B2; US4929911A; EP0328168A1; KR0132782B1; JPH025615A; EP0328168B1; DE68901976T2

Description

* PHN 12.392 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven Hot carrier stress vrije push-pull uitgangsschakeling.

De uitvinding heeft betrekking op een push-pull uitgangsschakeling waarbij geleidingskanalen van een eerste respectievelijk tweede uitgangstransistor tussen een eerste voedingsklem en een uitgangsklem respectievelijk tussen de uitgangsklem en een tweede 5 voedingsklem geschakeld zijn, waarbij de eerste uitgangstransistor een p-type transistor is en een eerste respectievelijk tweede ingangsklem gekoppeld zijn met een stuurelektrode van de eerste respectievelijk tweede uitgangstransistor, welke ingangsklemmen een logisch ingangssignaal respectievelijk het geïnverteerde ervan ontvangen.

10 Een schakeling van de in de aanhef genoemde soort is bekend uit het europese octrooischrift 0 174 266, waarin een push-pull uitgangsschakeling is beschreven, waarbij de uitgangstransistoren van een onderling verschillend geleidingstype zijn. Bij een spanningsverschil dat groter is dan een waarde UgTRESS over de 15 hoofdelektrodes van een n-type transistor, ontstaat wegens een daarbij optredende veldsterkte bij de eerste hoofdelektrode een wezenlijke kans op zogenaamde "hot carrier stress". Bij het verkleinen van de lengtes van de geleidingskanalen wordt de waarde ^TRESS' öe maximale spanning ter voorkoming van "hot carrier stress" bij n-type transistoren, 20 eveneens kleiner. De waarde ^STRESS naast de lengte van het geleidingskanaal ook af van de steilheid van de dope-profielen van de geïmplanteerde gebieden die de aan- en afvoergebieden van een transistor vormen, waarbij steilere dope-profielen een verlaging van de waarde üSTRESS betekenen.

25 In geïntegreerde schakelingen waarin kanaallengtes van transistoren ongeveer 1 pm of kleiner dan 1 pm (sub-micron) zijn, zijn de dope-profielen van de aan- en afvoergebieden van transistoren steil om toch nog geleidingskanalen tussen de aan- en afvoergebieden te kunnen realiseren. In een geïntegreerde schakeling waarin overwegend sub-30 micron transistoren worden geïmplementeerd, wordt voor de realisatie van transistoren met kanaallengtes die groter dan 1 pm zijn, bij voorkeur dezelfde procestechnologie gebruikt om zodoende geen extra .S800075 * ft PHN 12.392 2 processtappen of aparte maskers nodig te hebben die in het algemeen kostenverhogend zullen werken. Dit betekent, dat voor transistoren met kanaallengtes groter dan 1 pm, de aan- en afvoergebieden eveneens steile dope-profielen bezitten, hetgeen een kleine waarde UgTRESS betekent· 5 Het genoemde octrooischrift heeft het nadeel dat "hot carrier stress" in n-type transistoren op kan treden bij kanaallengtes die ongeveer gelijk aan of kleiner dan 1 pm zijn, maar eveneens in n-type transistoren die in een sub-micron proces zonder additionele stappen of bewerkingen zijn uitgevoerd bij kanaallengtes die groter dan 10 1 pm zijn, bij het gebruik van een standaard voedingsspanning van bijvoorbeeld 5 Volt. Het verlagen van de voedingsspanning van de genoemde schakeling naar bijvoorbeeld 3,3 Volt zou als gevolg hebben dat de "hot carrier stress" niet meer op zou treden, maar zou tevens een lagere dan gewenste schakelsnelheid van de uitgangsschakeling tot gevolg 15 hebben.

Het is een doel van de uitvinding om in een uitgangsschakeling te voorzien, waarin de kans op "hot carrier stress" ondanks het toepassen van korte kanaallengtes (ongeveer 1 pm) in de uitgangstransistoren minimaal is, terwijl de schakeling met een 20 gebruikelijke standaard voedingsspanning (bijvoorbeeld 5 Volt) bedreven wordt. Het is een verder doel van de uitvinding dat de uitgangsschakeling zowel Transistor-Transistor-Logica (TTL) als Complementaire-MOS (CMOS) Logica aan kan sturen.

Daartoe heeft een push-pull uitgangsschakeling volgens de 25 uitvinding het kenmerk, dat de tweede uitgangstransistor eveneens een p-type transistor is en parallel aan het geleidingskanaal van de tweede uitgangstransistor een geleidingskanaal van een derde uitgangstransistor van het n-type geschakeld is, waarbij op de uitgangsklem detektiemiddelen zijn aangesloten voor het inschakelen van de derde 30 uitgangstransistor ingeval de spanning op de uitgangsklem beneden het vooraf bepaald spanningsniveau komt.

Een push-pull uitgangsschakeling volgens de uitvinding heeft daarbij het voordeel dat de eerdergenoemde "hot carrier stress", wegens het vermijden van overschrijding van de maximale toegestane 35 spanning USTRESS, niet optreedt, omdat p-type transistoren niet zo gevoelig zijn voor "hot carrier stress" als n-type transistoren wegens een kleinere beweeglijkheid van gaten in p-type transistoren ten .8800075 i r PHN 12.392 3 opzichte van elektronen in n-type transistoren, en bovendien de genoemde schakeling een grotere schakelsnelheid bezit dan schakelingen die gevoed worden met een lagere dan gebruikelijke voedingsspanning van bijvoorbeeld 3,3 Volt. De n-type uitgangstransistor is niet geleidend 5 bij een spanningsverschil over de hoofdelektrodes die groter is dan de waarde ^STRESS' aaa* eerst bij een spanningsverschil dat kleiner is dan de waarde UgTRESS wordt öe n~type transistor afhankelijk van de ingangssignalen al dan niet ingeschakeld.

Een uitvoeringsvorm van een push-pull uitgangsschakeling 10 volgens de uitvinding heeft het kenmerk, dat de detektiemiddelen een detektie-transistor van het p-type omvatten, waarvan de eerste hoofdelektrode aan het eerste voedingspunt, de stuurelektrode aan de uitgangsklem, en de tweede hoofdelektrode aan de stuurelektrode van de derde transistor is gekoppeld. De genoemde detektie-transistor 15 detekteert de spanning op de uitgangsklem en brengt de derde transistor in geleiding zodra de spanning op de uitgangsklem tot de spanning op de eerste voedingsklem minus de drempelspanning van de detektie-transistor as afgenomen, waarbij de derde transistor geen "hot carrier stress" meer zal ondervinden. Indien de derde transistor nog steeds "hot carrier 20 stress" ondervindt bij een spanning op de uitgangsklem die gelijk is aan de spanning op de eerste voedingsklem minus de drempelspanning van de detektie-transistor, bijvoorbeeld vanwege een hoge voedingsspanning of vanwege een transistor met een bijbehorende lage waarde üSTRESS, kan eveneens tussen de eerste hoofdelektrode van de detektie-transistor en 25 het eerste voedingspunt een of meerdere als diode geschakelde transistoren geschakeld worden, zodat de derde transistor eerst in geleiding wordt gebracht zodra de spanning op de uitgangsklem tot de spanning op de eerste voedingsklem minus de drempelspanning van de detektie-transistor minus de drempelspanning(en) van de als diode 30 geschakelde transitor(en) is afgenomen.

Een andere uitvoeringsvorm van een push-pull uitgangsschakeling volgens de uitvinding heeft het kenmerk, dat tussen de eerste hoofdelektrode van de detektie-transistor en het eerste voedingspunt het geleidingskanaal van een vierde transistor van het p-35 type is geschakeld, waarvan de stuurelektrode aan de eerste ingangsklem is gekoppeld, en tussen de tweede hoofdelektrode van de detektie-transistor en het tweede voedingspunt het geleidingskanaal van een 8800075 PHN 12.392 4 vijfde transistor van het n-type is geschakeld, waarvan de stuurelektrode aan de eerste ingangsklem is gekoppeld. De genoemde vierde en vijfde transistor brengen tijdens een signaalovergang op de eerste respectievelijk tweede ingangsklem van logisch laag naar logisch 5 hoog respectievelijk logisch hoog naar logisch laag de derde transistor op snelle wijze in een sperrende toestand, opdat tijdens de genoemde signaalovergang op de eerste en tweede ingangsklem een kortsluitstroom via de eerste en derde transistor van de eerste naar de tweede voedingsklem wordt voorkomen.

10 De uitvinding zal nu aan de hand van uitvoeringsvoorbeelden en onder verwijzing naar de tekening worden toegelicht, in welke tekening: figuur 1 een uitvoeringsvorm van een push-pull uitgangsschakeling volgens de uitvinding toont, en 15 figuur 2 een voorkeurs-uitvoeringsvorm van een push-pull uitgangsschakeling volgens de uitvinding laat zien.

In figuur 1 is een uitvoeringsvorm van een push-pull uitgangsschakeling volgens de uitvinding weergegeven, die een eerste en een tweede PMOS-transistor P1 en P2, een derde NMOS-transistor N1 en een 20 subschakeling D bevat. De drain respectievelijk source van transistor P1 respectievelijk P2 is met een uitgangsklem OUT, met de drain van transistor N1 en tevens met een eerste aansluitklem van subschakeling D verbonden. De drain respectievelijk source van transistor P2 respectievelijk N1 is aan de tweede voedingsklem U2 en aan een tweede 25 aansluitklem van subschakeling D gekoppeld. De source van transistor P1 is met de eerste voedingsklem U1 en met een derde aansluitklem van subschakeling D verbonden. De vierde respectievelijk vijfde aansluitklem van subschakeling D zijn gekoppeld aan de gate van de derde transistor N1 respectievelijk aan een eerste ingangsklem IN. De gate van transistor 30 P1 respectievelijk P2 is gekoppeld aan de tweede ingangsklem ÏN

respectievelijk eerste ingangsklem IN. Tussen de uitgangsklem OUT en de tweede voedingsklem U2 kan een capacitieve belasting CL0AD worden aangesloten.

De werking van de schakeling in figuur 1 is als volgt: 35 subschakeling D bevat detektiemiddelen voor het detekteren van het spanningsniveau op uitgangsklem OUT en voor het inschakelen van transistor N1 ingeval de spanning op uitgangsklem OUT beneden een vooraf , 88 00075 4 PHN 12.392 5 bepaald spanningsniveau UgfRESS komt. Bij een logisch hoog ingangssignaal IN zal transistor P1 geleiden en zullen transistoren P2 en N1 sperren. De spanning op uitgangsklem OUT wordt wegens het opladen van de capacitieve belasting CL0AD logisch hoog. Bij een logisch laag 5 ingangssignaal IN zal transistor P1 sperren en transistor P2 geleiden.

Transistor Ni blijft vooralsnog sperren. De spanning op uitgangsklem OUT zal wegens de geleiding van transistor P2 dalen. Transistor N1 zal wegens het verkeren in de gesperde toestand geen "hot carrier stress" ondervinden. Nadat de spanning op uitgangsklem OUT is afgenomen tot 10 beneden een waarde UgTRESS' beneden welke spanning transistor NI

tijdens geleiding geen "hot carrier stress" meer zal ondervinden, zal transistor N1 via subschakeling D in geleiding worden gebracht, waardoor de uitgangsbelastingscapaciteit via transistor P2 en N1 ontladen wordt. Beneden een spanning op uitgangsklem OÜT die de som is van de 15 drempelspanning en de spanning op ingangsklem IN, waarbij VTHP2 de dremPelsPannin9 van transistor P2 is, zal transistor P2 sperren. Transistor N1 blijft echter geleiden zodat de capacitieve belasting geheel ontladen wordt.

Een voorkeurs-uitvoeringsvorm van een push-pull 20 uitgangsschakeling volgens de uitvinding is in figuur 2 in detail getoond en komt overeen met die van figuur 1, zodat dezelfde verwijzingssymbolen worden gebruikt om dezelfde onderdelen aan te geven. De subschakeling D is nu opgebouwd uit 2 NMOS-transistoren N2 en N3 en 2 PMOS-transistoren P3 en P4. De source van transistor P3 is met 25 de eerste voedingsklem U1 en met de gate van transistor N2 verbonden. De source respectievelijk drain van transistor P4 is gekoppeld aan de drain van transistor P3 respectievelijk de drain van transistor N2. De source van transistor N2 is verbonden met de drain van transistor N3 en de source van transistor N3 is gekoppeld aan de tweede voedingsklem U2. De 30 gate-aansluitingen van transistor P3 en N3 zijn met de eerste ingangsklem IN verbonden, waarbij de gate-aansluiting van transistor N1 met de drains van transistor P4 en N2 is verbonden. De gate-aansluiting van transistor P4 is met de uitgangsklem OUT verbonden.

De werking van de schakeling in figuur 2 is als volgt: 35 bij een logisch hoog ingangssignaal op de eerste ingangsklem IN zal transistor N3 geleiden, en zullen transistoren P2 en P3 sperren, en zal wegens een logisch laag ingangssignaal ÏN op de gate van .S800Ö75 f * 4 PHN 12.392 6 transistor P1 transistor P1 sperren. Transistor N2 zal geleiden waardoor de gate van transistor N1 een lage spanning ontvangt en transistor N1 dientengevolge spert. De uitgangsbelastingscapaciteit CL0AD wordt via transistor P1 opgeladen.

5 Bij verandering van het signaal op de eerste respectievelijk tweede ingangsklem van logisch hoog naar logisch laag respectievelijk logisch laag naar logisch hoog zal transistor P1 gaan sperren en transistor P2 gaan geleiden. Transistor P4 spert omdat het spanningsverschil tussen de gate en source van transistor P4 kleiner is 10 dan de drempelspanning VTHp^ van transistor P4, waardoor transistor N1 eveneens blijft sperren. De spanning op de uitgangsbelastingscapaciteit CL0AD za·*· we9ens geleiding van transistor P2 af nemen. Indien de laatstgenoemde spanning daalt tot U1-VthP4' waarbij VTHP4 de drempelspanning van transistor P4 is, gaat transistor P4 geleiden 15 waardoor de gate van transistor N1 een hoog signaal ontvangt en transistor N1 dientengevolge gaat geleiden. Hierdoor zal de uitgangsspanning VQÜT sneller afnemen. Zodra de spanning op uitgangsklem OUT tot een waarde VIN+VTHP2 is afgenomen, waarbij VTHP2 drempelspanning van transistor P2 is, zal transistor P2 gaan 20 sperren. Transistor N1 zal echter blijven geleiden waardoor de uitgangsbelastingscapaciteit CL0AD geheel wordt ontladen. Transistor N2 dient ter bescherming van transistor N3, opdat de spanning op de drain van transistor N3 niet groter wordt dan de spanning op de eerste voedingsklem U1 minus de drempelspanning van transistor N2, 25 zodat in transistor N3 geen "hot carrier stress" optreedt. Het zij opgemerkt dat PMOS-transistoren niet zo gevoelig voor "hot carrier stress" zijn als NMOS-transistoren wegens een kleinere beweeglijkheid van gaten in PMOS-transistoren ten opzichte van elektronen in NMOS-transistoren. Het zal voor de vakman duidelijk zijn dat subschakeling D 30 ook met andere componenten opgebouwd kan worden, bijvoorbeeld een subschakeling zoals in figuur 2 is weergegeven, waarbij echter transistoren N2 en N3 door een weerstand worden vervangen. Hierbij dicteert echter enerzijds een gewenste geringe stationaire vermogensdissipatie een grote weerstandswaarde, terwijl anderzijds voor 35 een snelle ontlading van de gate-source capaciteit van transistor N1 bij overgang van het signaal op de eerste ingangsklem van logisch hoog naar logisch laag een geringe weerstandswaarde gewenst is in verband met een 8800075 --------- -i PHN 12.392 7

*. . V

gewenste korte RC-ontlaadtijd.

Een push-pull uitgangsschakeling volgens de uitvinding is geschikt voor het aansturen van zowel TTL als CMOS-logica, indien voor de afmetingen van de transistoren P1, P2 en N2 geschikte waarden gekozen 5 worden. De uitgangsschakeling dient voor TTL-aansturingen (waarbij de belastingsweerstand naar de eerste voedingsklem ongeveer 2 maal zo groot is als de belastingweerstand naar de tweede voedingsklem) een logisch hoog respectievelijk laag uitgangsniveau van minimaal 2,4 Volt respectievelijk maximaal 0,4 Volt te leveren. Een gunstige keuze van de 10 breedte over lengte verhoudingen W/L van een met MOS-transistoren uitgevoerde uigangsschakeling bij een 5 V voedingsspanning voor de transistoren P1, P2 en N2 zijn respectievelijk 200/1,2, 300/1,2 en 400/1,1.

.8800075

Claims

1. Push-pull uitgangsschakeling waarbij geleidingskanalen van een eerste respectievelijk tweede uitgangstransistor tussen een eerste voedingsklem en een uitgangsklem respectievelijk tussen de uitgangsklem en een tweede voedingsklem geschakeld zijn, waarbij de 5 eerste uitgangstransistor een p-type transistor is en een eerste respectievelijk tweede ingangsklem gekoppeld zijn met een stuurelektrode van de eerste respectievelijk tweede uitgangstransistor, welke ingangsklemmen een logisch ingangssignaal respectievelijk het geïnverteerde ervan ontvangen, met het kenmerk, dat de tweede 10 uitgangstransistor eveneens een p-type transistor is en parallel aan het geleidingskanaal van de tweede uitgangstransistor een geleidingskanaal van een derde uitgangstransistor van het n-type geschakeld is, waarbij op de uitgangsklem detektiemiddelen zijn aangesloten voor het inschakelen van de derde uitgangstransistor ingeval de spanning op de 15 uitgangsklem beneden het vooraf bepaald spanningsniveau komt.

2. Push-pull uitgangsschakeling volgens conclusie 1, met het kenmerk, dat de detektiemiddelen een detektie-transistor van het p-type omvatten, waarvan de eerste hoofdelektrode aan het eerste voedingspunt, de stuurelektrode aan de uitgangsklem, en de tweede hoofdelektrode aan 20 de stuurelektrode van de derde transistor is gekoppeld.

3. Push-pull uitgangsschakeling volgens conclusie 2, met het kenmerk, dat tussen de eerste hoofdelektrode van de detektie-transistor en het eerste voedingspunt het geleidingskanaal van een vierde transistor van het p-type is geschakeld, waarvan de stuurelektrode aan 25 de eerste ingangsklem is gekoppeld, en tussen de tweede hoofdelektrode van de detektie-transistor en het tweede voedingspunt het geleidingskanaal van een vijfde transistor van het n-type is geschakeld, waarvan de stuurelektrode aan de eerste ingangsklem is gekoppeld.

4. Push-pull uitgangsschakeling volgens conclusie 3, met het 30 kenmerk, dat tussen de tweede hoofdelektrode van de detektie-transistor en de eerste hoofdelektrode van de vijde transistor het geleidingskanaal van een zesde transistor van het n-type is geschakeld, waarvan de stuurelektrode aan het eerste voedingspunt is gekoppeld.

5. Push-pull uitgangsschakeling volgens één van de 35 conclusies 1, 2, 3, of 4, met het kenmerk, dat een n-type transistor hetzij een n-kanaal veld-effekt transistor hetzij een npn-transistor is en een p-type transistor hetzij een p-kanaal veld-effekt transistor . 8800075 PHN 12.392 9 hetzij een pnp-transistor is.

6. Geïntegreerde geheugenschakeling, met het kenmerk, dat de geïntegreerde geheugenschakeling tenminste één push-pull uitgangsschakeling volgens één van de conclusies 1, 2, 3, 4 of 5 5 bevat. . 880 0075