NL8203196A - DIGITAL FREQUENCY SCREEN CHAIN. - Google Patents

Description

m. 9 / VO 3606m. 9 / VO 3606

Betr.: Digitale frequentiezeefketen.Betr .: Digital frequency sieve chain.

De uitvinding heeft betrekking op een digitale frequentiezeefketen, en meer in het bijzonder op een keten met veegverking voor digitale frequentiezeven.The invention relates to a digital frequency sieve chain, and more particularly to a wiping chain for digital frequency sieves.

In een digitale frequentiezeef, vorden in tijd op elkaar volgen-5 de monsters van een digitaal ingangssignaal gevogen door het vermenigvul-digen van de betreffende monsters met veegcoefficienten. De gevogen mon-sters vorden geaccumuleerd aan een uitgang, die een gevenste aanspreekkarakteristiek vertoont.In a digital frequency screen, samples of a digital input signal are successively time-matched by multiplying the respective samples by sweeping coefficients. The sampled samples are accumulated at an output that exhibits a significant response characteristic.

Digitale frequentiezeven kunnen vorden geconstrueerd onder ge-10 bruikmaking van'digitale schuifregisters met uitgangsaftakkingen of digitale schuifregisters met ingangsaftakkingen. In de soort met uitgangsaftakkingen, vorden monsters van het digitale ingangssignaal in serie ver-schoven door het register, dat een aantal evenvijdige uitgangsaftakkingen heeft. Aan de uitgangsaftakkingen aanvezige signalen vorden gevogen, vaar-15 na de gevogen signalen vorden gesommerd voor het produceren van een ge-zeefd, digitaal uitgangssignaal. In de soort met ingangsaftakkingen, wor-den monsters van het digitale ingangssignaal parallel gelegd aan ketens met een veegverking. De daardoor verkregen, gevogen signaalmonsters vorden dan parallel gelegd aan bijbehorende ingangsaftakkingen van het schuif-20 register. Gevogen monsters vorden geaccumuleerd vanneer de signalen vorden verschoven door het register" voor het produceren van een gezeefd, digitaal signaal aan de uitgang van de laatste schuifregistertrap.Digital frequency sieves can be constructed using digital output tap shift registers or digital input tap shift registers. In the output tap type, samples of the digital input signal are serially shifted by the register having a plurality of parallel output tapes. Signals at the output taps are fused, after the fused signals are summed to produce a screened digital output. In the input tapping type, samples of the digital input signal are parallelled to strands with wiping. The resulting sampled signal samples are then laid parallel to associated input branches of the shift 20 register. Pickled samples are accumulated from the signals shifted by the register to produce a screened digital signal at the output of the last shift register stage.

De aanspreekkarakteristiek van elk der frequentiezeven is een funetie van zovel het aantal monsters, dat vordt geaccumuleerd (00k aange-25 duid als de frequentiezeefvolgorde), als van de vaarden van de coefficien-ten, die de monsters vegen. Het is derhalve venselijk om in staat te zijn de vaarden van de veegcoefficienten dynamisch zodanig te regelen, dat de aanspreekkarakteristiek·en de frequentiezeefvolgorde dynamisch kunnen vorden veranderd voor het zodoende aanspreken op bijvoorbeeld verschillende 30 signaalkarakteristieken. Het is bijvoorbeeld venselijk, dat een kleursoort-signaal-frequentiezeef in een televisie-ontvanger een betrekkelijk brede doorlaatband vertoont vanneer het kleursoortsignaal betrekkelijk vrij is van ruis, en een betrekkelijk smalle doorlaatband vertoont vanneer het kleursoortsignaal is verontreinigd met ruis.The response characteristic of each of the frequency sieves is a function of as many as the number of samples accumulated (00k referred to as the frequency sieving order) as of the coefficients sweeping the samples. It is therefore sensible to be able to dynamically control the rates of the sweeping coefficients such that the response characteristic and the frequency sieve order can be dynamically changed to thus address, for example, different signal characteristics. For example, it is humane that a color signal-to-frequency screen in a television receiver exhibits a relatively wide pass band when the color type signal is relatively free of noise, and has a relatively narrow pass band when the color type signal is contaminated with noise.

35 Overeenkomstig de beginselen van de uitvinding is voor een digi tale frequentiezeef een keten met veegverking verschaft, die doelmatig een 8203196 - 2 - digitaal signaal vermenigvuldigt met een weegcoefficient, uitgedrukt als een veelvoud van een omgekeerde macht van twee. De keten met weegwerking bevat althans ien schuifmatrix voor het verschuiven van de bits van het digitale signaal naar bitposities van een lagere orde voor bet vormen van 5 een gewogen uitgangssignaal.In accordance with the principles of the invention, a digital frequency screen is provided with a wiping circuit which efficiently multiplies an 8203196-2 digital signal by a weighting coefficient, expressed as a multiple of an inverse power of two. The weighting circuit includes at least one shift matrix for shifting the bits of the digital signal to lower-order bit positions to form a weighted output.

Overeenkomstig een ander oogmerk bevat de keten met weegwerking eerste en tweede .schuifmatrices voor het verschuiven van de bitposities van het aangelegde digitale signaal. De uitgangssignalen van de schuifmatrices worden gesoameerd voor het produceren van een gewogen, digitaal 10 signaal.According to another object, the weighting circuit includes first and second shifting matrices for shifting the bit positions of the applied digital signal. The output signals from the shift matrices are roamed to produce a weighted digital signal.

Overeenkomstig de beginselen van een ander oogmerk, is althans een van de schuifmatrices programmeerbaar uitgevoerd door het gebruik van zendpoorten voor het regelen van het verschuiven. De zendpoorten spreken aan op eoefficientregelsignalen voor het over een gewenst aantal bitposi-15 ties verschuiven van het aangelegde digitale signaal.In accordance with the principles of another object, at least one of the sliding matrices is programmably implemented using transmit gates to control shifting. The transmit ports respond to efficient control signals for shifting the applied digital signal by a desired number of bit positions.

In een voorkeursuitvoeringsvorm kunnen opeenvolgende verschui-vingen van een, twee of vier bitposities worden bereikt onder de regeling van de eoefficientregelsignalen. De schuifmatrix kan ook de mogelijkheid hebben voor het verschaffen van een gecomplementeerde of niet-gecomplemen-20 teerde uitgangssignaalvorm. De schuifmatrix kan verder de mogelijkheid hebben het aangelegde signaal te nullen, hetgeen kan worden gedaan wanneer het wenselijk is de volgorde van de frequentiezeef te veranderen. De schuifmatrix is geschikt voor veivaardiging in een geintegreerde ketenvorm onder gebruikmaking van een matrix van gelijk geconstrueerde zendpoortcel-25 len voor het verschaffen van zowel compactheid als een eenvoudig ontwerp.In a preferred embodiment, successive shifts of one, two or four bit positions can be achieved under the control of the effective control signals. The shift matrix may also have the ability to provide a complemented or uncompleted output signal form. The shift matrix may further have the ability to zero the applied signal, which can be done if it is desired to change the order of the frequency screen. The shear matrix is suitable for manufacture in an integrated chain form using a matrix of similarly constructed transmit gate cells to provide both compactness and simple design.

De uitvinding wordt nader toegelicht aan de hand van de tekening, waarin : fig. 1 in de vorm van een blokschema, de te programmeren digitale frequentiezeef verduidelijkt; 30 . fig. 2 in de vorm van een blokschema, de keten met weegwerking voor de digitale frequentiezeef verduidelijkt; fig. 3 in de vorm van een blokschema, de te programmeren schuifmatrix verduidelijkt; fig. k in de vorm van een blokschema, het coefficientregelschuif-35 register verduidelijk, dat kan worden gebruikt in de keten met weegwerking volgens fig. 2; fig. 5 het schema toont van het schuifregister volgens fig. b\ 8203196 - 3 - fig. 6 in de vorm van een schema, de te prograxnmeren schuifma-trix volgens fig. 3 verduidelijkt; en fig. T in de vorm van een schema, een schuifcel van de schuif-matrix volgens fig. 6 verduideli jkt.The invention is further elucidated with reference to the drawing, in which: Fig. 1 illustrates in the form of a block diagram the digital frequency sieve to be programmed; 30. FIG. 2 in block diagram form illustrates the weighting circuit for the digital frequency screen; Fig. 3 in the form of a block diagram, illustrating the sliding matrix to be programmed; FIG. k in the form of a block diagram illustrating the coefficient control shift register which can be used in the weighing circuit of FIG. 2; Fig. 5 shows the diagram of the shift register according to Fig. b \ 8203196-3. Fig. 6 in the form of a diagram, illustrating the shift matrix to be programmed according to Fig. 3; and FIG. T in the form of a schematic illustrates a shift cell of the shift matrix of FIG. 6.

5 Verwijzende naar fig. 1, is daarin in de vorm van een blokschema, een aan een ingangsaftakking gewogen, digitale frequentiezeef getoond,Referring to Figure 1, there is shown in block diagram form an input tap weighted digital frequency screen,

Een digitaal ingangssignaal x(n) wordt gelegd aan de ingangen van weeg-coeffieientvermenigvuldigers 20, 22, 2k, 26 en 28. De weegcoefficient-vermenigvuldigers vermenigvuldigen het digitale ingangssignaal met respec-10 toevelijk de veegfuncties a^ a^_g, a^ ai en aQ* De weegfunctiewaar-den zijn tot stand gehracht door weegcoefficientregelwoorden, opgeslagen in grendelorganen of schuif registers 30, 32, 3^, 36 en 38. De coefficient-regelwoorden worden in serie verschoven in de. grendelorganen op een coef-ficientregelverzamelleiding 77» die de grendelorganen onderling verbindt.A digital input signal x (n) is applied to the inputs of weight coefficient multipliers 20, 22, 2k, 26 and 28. The weight coefficient multipliers multiply the digital input signal by the sweeping functions a ^ a ^ _g, a ^ ai, respectively. and aQ * The weighting function values are established by weighting coefficient control words stored in latches or shift registers 30, 32, 3,, 36 and 38. The coefficient control words are shifted in series in the. latches on a coefficient control header 77 interconnecting the latches.

15 Gewogen ingangssignalen, geproduceerd aan de uitgangen van de vermeni gvuldi gers 22, 2k, 26 en 28 worden gelegd aan de ingangen van tel-werken 10, 12, 1¾ en 16, die worden gescheiden door elementen met een ver-traging van een kloksignaal, vertegenwoordigd door de Z-transformatie Z~^. Een gewogen ingangssignaal, geproduceerd aan de uitgang van de vermenig-· 20 vuldigers 20 wordt gelegd aan de ingang van het eerste vertragingselement in de wisselende volgorde van vertragingselementen en telwerken, die een schuifregister van de digitale frequentiezeef vormen. Gewogen monsters worden geaccumuleerd in de telwerken als signalen en verschoven door het register, waarbij een gezeefd uitgangssignaal y(n) vers chi «jnt aan de uitgang 25 van het laatste vertragingselement. De volgorde van de frequentiezeef wordt bepaald door het aantal vertragingselementen in het schuifregister, dat ook gelijk is aan het aantal ingangsaftakkingen in de uitvoeringsvorm van fig. 1. De vijf in aftakking gewogen ingangen worden gescheiden door vier vertragingselementen en gevolgd door een vijfde vertragingselement 30 voor het vormen van een frequentiezeef van de vijfde orde. De orde van de frequentiezeef kan worden vergroot door het aanbrengen van aanvullende ketens met weegwerking, telwerken en vertragingselementen op de door de onderbroken lijnen aangegeven plaats voor het produceren van een frequentiezeef met een andere aanspreekkarakteristiek.15 Weighted input signals produced at the outputs of the multipliers 22, 2k, 26 and 28 are applied to the inputs of counters 10, 12, 1¾ and 16, which are separated by elements with a delay of a clock signal , represented by the Z transformation Z ~ ^. A weighted input signal produced at the output of the multipliers 20 is applied to the input of the first delay element in the varying order of delay elements and counters, which form a shift register of the digital frequency screen. Weighted samples are accumulated in the counters as signals and shifted by the register, with a screened output y (n) different at the output of the last delay element. The order of the frequency sieve is determined by the number of delay elements in the shift register, which is also equal to the number of input taps in the embodiment of Fig. 1. The five tap-weighted inputs are separated by four delay elements and followed by a fifth delay element 30 for forming a fifth order frequency screen. The order of the frequency screen can be increased by providing additional weighing circuits, counters and delay elements at the location indicated by the broken lines to produce a frequency screen having a different response characteristic.

35 · De zeefkarakteristiek kan ook worden veranderd door het ver- schuiven van andere coefficientregelwoorden in de grendelorganen 30 - 33.The sieve characteristic can also be changed by shifting other coefficient control words in the latches 30 - 33.

De nieuwe coefficientregelwoorden brengen verschillende waarden tot stand 8203196 - k - voor de veegfuncties ^, vaardoor de ingangssignalen anders vorden gevogen voor het produceren van een andere aanspreekkarakteristiek voor de. frequentiezeef.The new coefficient control words establish different values 8203196 - k - for the sweeping functions, causing the input signals to be differently produced to produce a different response characteristic for the. frequency sieve.

De volgorde van de frequentiezeef kan ook vorden veranderd door 5 de coefficientregelvoorden. Coefficientregelvoorden kunnen bijvoorbeeld vorden verschoven in de grendelorganen 30 en 38» hetgeen maakt, dat de veegfuncties aQ en nulvaarden hebben. Dit doet de vermenigvuldigers 20 en 28 uitgangssignalen met nulvaarde produceren. De frequentiezeef vol-gens fig. 1 is dan een frequentiezeef van de derde orde, vaarbij gevogen 10 signalen met een andere vaarde van nul vorden gelegd aan de telverken 10, 12 en 1U.. Het uitgangssignaal van de frequentiezeef van de derde orde vordt geproduceerd aan de uitgang van het telverk en met tvee klok-perioden vertraagd door de volgende vertragingselementen.The frequency sieve order can also be changed by the coefficient control orders. For example, coefficient control commands can be shifted in the latches 30 and 38, making the sweeping functions aQ and zero values. This causes the multipliers 20 and 28 to produce zero value outputs. The frequency screen according to FIG. 1 is then a third-order frequency screen, with 10 signals of a different zero magnitude added to the counters 10, 12 and 1U. The output signal of the third-order frequency screen is produced. at the output of the count and with TV clock periods delayed by the following delay elements.

Het gebruik van coeffieientvermenigvuldigers in een digitale 15 frequentiezeef is in het algemeen ongevenst op grond van hua ingevikkeld-heid en lage snelheid. .Fig. 2 toont een uitvoering van de keten met veeg-verking, die de paren grendelorgaan-vermenigvuldiger volgens fig. 1 ver-vangt· In fig. 2 omvatten de coefficientregelvoordgrendelorganen in serie gekoppelde, half-dynamische schuif registers 72 en 7^· Vermenigvuldiging 20 vordt uitgevoerd door een schuif- en -opteltechniek door schuifmatriees 76 en 78 en een telverk 70. Het x(n)-ingangssignaal vordt gelegd aan de ingangen van de schuifmatriees, die de bitposities van het aangelegde signaal naar rechts kunnen verschuiven (d.v.z. naar de bitposities van een lagere orde) onder de regeling van de coefficientregelvoorden. Elke schuif-25 matrix kan dus het aangelegde signaal zonder verschuiving doorlaten,in velk gevalhet aangelegde signaal door een vaarde van een vordt gevogen. Indien het ingangssignaal over een bitpositie naar rechts. vordt verschoven, vordt het door een-half gevogen. Tvee verschuivingen produceert met een-vierde gevogen gevogen signalen, enz. De verschoven signalen, geproduceerd 30 door de schuifmatriees, vorden gecombineerd in het telverk 70, dat een op juiste vijze gevogen ingangssignaal produceert voor een ingangsaftakking van de frequentiezeef.The use of coefficient multipliers in a digital frequency screen is generally indisputable because of their complexity and low speed. .Fig. 2 shows an embodiment of the sweep-offset circuit which replaces the pairs of latch multiplier of FIG. 1. In FIG. 2, the coefficient control latches comprise serially coupled, semi-dynamic shift registers 72 and 7 multiplication 20. performed by a sliding and adding technique by sliding matrices 76 and 78 and a counter 70. The x (n) input signal is applied to the inputs of the sliding matrices, which can shift the bit positions of the applied signal to the right (i.e. to the bit positions of a lower order) under the regulation of the coefficient rule orders. Thus, each shift matrix can pass the applied signal without shift, in many cases the applied signal is passed through a force of one. If the input signal over a bit position to the right. is shifted, it is passed through one and a half. Two shifts produce one-fourth wireflowed signals, etc. The shifted signals, produced by the sliding matrices, are combined in the counter 70, which produces an appropriately punched input signal for an input tap of the frequency screen.

Bijvoorbeeld vordt aangenomen, dat de schuifmatrix J6 het x(n)-ingangssignaal over drie bitposities naar rechts verschuift, hetgeen 35 (1/8) x‘. (n) produceert. Ook vordt aangenomen, dat de schuifmatrix 78 het x(n)-ingangssignaal over vier bitposities naar rechts verschuift, hetgeen (1/16) x (n) produceert. Het telverk 70 telt deze tvee gevogen signalen 8203196 --5- op voor het produceren van een uitgangssignaal van (3/16) x-(n). De keten met veegwerking van fig. 2 produceert dus een x(n)-signaal, gevogen door een uitdrukking, die een som is van veelvouden van omgekeerde machten van twee.For example, it is assumed that the shift matrix J6 shifts the x (n) input signal to the right by three bit positions, which is 35 (1/8) x ". (n) produces. It is also assumed that the shift matrix 78 shifts the x (n) input signal to the right by four bit positions, producing (1/16) x (n). The counter 70 adds these tapped signals 8203196-5 to produce an output of (3/16) x- (n). Thus, the sweeping circuit of FIG. 2 produces an x (n) signal, fused by an expression, which is a sum of multiples of inverse powers of two.

. 5 ..., In fig. 3 is een van de schuifmatrices van fig. 2 gedetailleer- der in de vorm van een blokschema veergegeven. De sehuifkatrix van fig. 3 ©ntvangt regelsignalen INVERT, , Cg en C^, en de complementen daarvan, hetgeen tits zijn van het coefficientregelwoord, opgeslagen 'in het bijbe-horende half-dynamisehe schuifregister 72 of 74. Een x(n)-ingangssignaal 10 van acht hits vordt in dit voorheeld gelegd aan de ingang van een inver-teersectie 80 van de schuifmatrix. De inverteersectie 80 inverteert het x(n)-signaal of laat het ni et-geinverteerd door, overeenkomstig de vaar-den van de complementaire regel’signalen INVERT en INVERT. Het door de invert eerseetie geproduceerde signaal vordt dan gelegd aan een met een half-15 wegende sectie 82, waar het met een half kan worden gevogen of ongevogen kan worden doorgelaten overeenkomstig de waarden van complementaire regelsignalen C.j en . Een negen-bit signaal vordt geproduceerd door de met een half wegende sectie en gelegd aan een met een kwart wegende sectie 84. In deze sectie kan het signaal verder met een kwart worden gevogen of on-20 gevogen worden doorgelaten overeenkomstig· de vaarde van complementaire regelsignalen C2 en Cg . Elf-hit signalen, geproduceerd door de weegsectie 84 worden gelegd aan een met een-zestiende wegende sectie 86, die het signaal met een volgende factor van een-zestiende kan wegen of het ongevogen kan doorlaten overeenkomstig de instelling van complementaire regelsignalen 25 en . Het gevogen signaal wordt dan gelegd aan een buffersectie 88 met nulverking, die een regelsignaal ontvangt van een EN-poort 87. Wanneer de C.j—, Cg- en C^-regelsignalen, gelegd aan de EN-poort 87, alle werkelijk zijn, produceert de sectie 88. een uitgangssignaal met een nulvaarde. Anders vordt het gevogen x(n)-signaal slechts tijdelijk opgeslagen door de 30 sectie 88 en gelegd aan het telwerk 70 van fig. 3.. 5 ..., In FIG. 3, one of the sliding matrices of FIG. 2 is shown in more detail in the form of a block diagram. The shift array of FIG. 3 receives control signals INVERT, Cg and C C, and their complements, which are tits of the coefficient control word stored in the associated semi-dynamic shift register 72 or 74. An x (n) - input signal of eight hits is applied in this preamble to the input of an inverter section 80 of the shift matrix. The invert section 80 inverts the x (n) signal or leaves it uninverted, according to the values of the INVERT and INVERT complementary control signals. The signal produced by the invert set is then applied to a half-weight section 82 where it can be half-passed or un-passed according to the values of complementary control signals C.j and. A nine-bit signal is produced by the half-weighted section and applied to a quarter-weighted section 84. In this section, the signal can be further quartered or un-passed according to the value of complementary control signals C2 and Cg. Eleven hit signals produced by the weighing section 84 are applied to a one-sixteenth weighing section 86, which may weigh the signal by a further factor of one-sixteenth or pass it through unguarded according to the setting of complementary control signals. The pulsed signal is then applied to a zero-offset buffer section 88, which receives a control signal from an AND gate 87. When the Cj, Cg and Cj control signals applied to the AND gate 87 all are real section 88. an output with zero value. Otherwise, the tracked x (n) signal is only temporarily stored by section 88 and applied to counter 70 of FIG. 3.

De schuifmatrix van fig. 3 kan worden geregeld voor het wegen van het x(n)-signaal met de factoren van 6en, 1/2, 1/4, 1/8, 1/16, 1/32 of 1/64 overeenkomstig de waarden van de regelsignalen. Het gevogen signaal kan ook worden geinverteerd (enen gecomplementeerd) of niet-geinver-35 teerd worden doorgelaten overeenkomstig de waarden van de INVERT- en INVERT- regelsignalen. Indien bijvoorbeeld twee gevogen signalen worden afgetrok-ken, moet het van het andere signaal af te trekken signaal eerst met tveeen 8203196 - β - worden gecomplementeerd. Het met tweeen complementeren produceert een signaal, dat een waarde heeft, dat het negatieve is van de waarde van het ingangssignaal. Voor het met tweeen complementeren van een hinair signaal, worden de ingangssignaalhits eerst geinverteerd, waarna een hinaire "1" 5 bij het resultaat wordt opgeteld. Indien- de gewogen signalen met tweeen moeten worden gecomplementeerd, kan het INVERT-regelsignaal ook worden ge-legd aan de onbelangrijkste (dragende-) hitpositie van het telwerk 70 voor het voltooien van het met tweeen complementeren, door het optellen van 1 hij de som van de opteller en het opteltal.The shift matrix of Fig. 3 can be controlled to weigh the x (n) signal by the factors of 6, 1/2, 1/4, 1/8, 1/16, 1/32 or 1/64 according to the values of the control signals. The tracked signal may also be inverted (ones complemented) or passed uninverted according to the values of the INVERT and INVERT control signals. For example if two subtracted signals are subtracted, the signal to be subtracted from the other signal must first be complemented with vein 8203196 - β -. Twos complementing produces a signal that has a value that is negative of the value of the input signal. To complement a hinary signal by two, the input signal hits are first inverted, after which a hinary "1" 5 is added to the result. If the weighted signals are to be complemented by twos, the INVERT control signal can also be applied to the unimportant (load) hit position of the counter 70 to complete the two's complement, by adding the sum of the adder and the sum.

10 Fig. verduidelijkt een schuifregister met vier trappen, ge- schikt om te worden gehruikt als het half-dynamische schuifregister 72 of 7¼ volgens fig. 2. De coefficient regelverzamelleiding 77 legt coefficient-regelwoordinformatie aan de ingang van de eerste trap Uo van vier in se-rie gekoppelde grendeltrappen - k6: De informatie wordt door de trappen 15 overgehraeht door complementaire kloksignalen φ en φ. Wanneer de Φ- en Φ-kloksignalen ophouden, wordt de informatie in de trappen gehouden door com-plementaire WRITE- en WRITE-kloks ignalen. De coefficientregelwoordinforma-tie wordt in serie geklokt door alle grendelorganen in alle ketens met weegwerking van de frequentiezeef, totdat de juiste woorden in de juiste 20 registers worden gehouden. Onder deze omstandigheden worden de complemen-taire INVERT- en INVERT-signalen in de grendeltrap Uo gehouden, worden de C^— en -signalen in de trap ^2 gehouden, worden de C^- en Cg -signalen in de trap gehouden en worden de signalen en in de trap k6 gehouden.FIG. illustrates a four-stage shift register suitable for use as the semi-dynamic shift register 72 or 7¼ of FIG. 2. The coefficient control header 77 applies coefficient control word information to the input of the first stage Uo of four in series. coupled locking stages - k6: The information is transferred by the stages 15 by complementary clock signals φ and φ. When the Φ and Φ clock signals cease, the information is held in steps by complementary WRITE and WRITE clock signals. The coefficient control word information is clocked in series by all latches in all frequency screen weighing chains until the correct words are kept in the correct registers. Under these conditions, the complementary INVERT and INVERT signals are held in the latch stage Uo, the C ^ and signals are held in the stage ^ 2, the C ^ and Cg signals are held in the stage, and the signals and kept in stage k6.

25 Verwijzende naar fig. 5 is in de vorm van een schema een half- dynamisch grendelorgaan getoond, dat geschikt is om te worden gehruikt in een grendeltrap ^0, h2, of h6 in het schuifregister volgens fig. h·.Referring to Figure 5, there is shown in the form of a schematic a semi-dynamic latch suitable for use in a latch stage 0, h 2, or h 6 in the shift register of Figure h.

Vier van de grendelorganen van fig. 5 kunnen achter elkaar zijn gekoppeld voor het produceren van het viertrapsschuifregister van fig. U.Four of the latches of Fig. 5 may be coupled one behind the other to produce the four-stage shift register of Fig. U.

30 In fig. 5 wordt het coefficientregelsignaal gelegd aan een zend- poort 200, die twee toevoer- met -afvoerelektrode gekoppelde, complemen-taire p- en n-MOS-transistoren 202 en 20k hevat. De uitgang van de zendpoort 200 is gekoppeld aan de ingang van een inverteerorgaan 208, waarvan • de uitgang is gekoppeld aan een tweede zendpoort 210, die toevoer- met 35 -afvoerelektrode gekoppelde, complementaire MOS-traasistoren 212.en 21¼ hevat. De uitgang van de zendpoort 210 is gekoppeld met de ingang van een inverteerorgaan 218, waarvan de uitgang is gekoppeld met de ingang van een 8203196 -7- derde zendpoort 220, die toevoer- met -afvoerelektrode gekoppelde, com-plementaire MOS-transistoren 222 en 22k bevat. De uitgang van de zendpoort 220 is gekoppeld met de ingang van het inverteerorgaan 208. Complementaire uitgangssignalen OUT en OUT warden aan de uitgangen van de inverteerorga-5 nen 218 en 208 geproduceerd.In FIG. 5, the coefficient control signal is applied to a transmit gate 200, which includes two feed-with-drain coupled complementary p and n-MOS transistors 202 and 20k. The output of the transmit port 200 is coupled to the input of an inverter 208, the output of which is coupled to a second transmit port 210, which includes feed-coupled MOS transducers 212 and 21¼. The output of the transmit port 210 is coupled to the input of an inverter 218, the output of which is coupled to the input of an 8203196 -7-third transmit port 220, which is coupled supply-with-drain, complementary MOS transistors 222 and Contains 22k. The output of transmitter port 220 is coupled to the input of inverter 208. Complementary output signals OUT and OUT are produced at the outputs of inverter 218 and 208.

De half-dynamische grendeltrap van fig. 5 wordt geklokt door de complementaire kloksignalen φ en φ , waarbij de poort 220 open is, omdat het WRITE-signaal hoog is en het WRITE-signaal laag is. Wanneer het Φ-kloksignaal laag is en het ji-kloksignaal hoog is, wordt het coefficient-10 regelsignaal door de zendpoort 200 geleid en opgeslagen over de ingangs-condensator 206 van het inverteerorgaan 208. De en φ -kloksignalen ver-anderen dan van toestand (d.w.z. het φ -kloksignaal is hoog en het ^-klok-signaal is hoog), hetgeen de zendpoort 200 opent en de zendpoort 210 ge-leidend maakt. Het signaalniveau aan de ingang van het inverteerorgaan 15 208 wordt geinverteerd, gezonden door de poort 210 en vastgehouden bij de ingangscondensator 216 van het inverteerorgaan 218. Wanneer het grendel-orgaan is geladen met de gewenste waarden, gaat het WRITE-signaal laag en gaat het WRITE-signaal hoog,hetgeen de zendpoort 220 geleidend maakt. Het signaalniveau aan de ingang van het inverteerorgaan 218 wordt door dat in-20 verteerorgaan geinverteerd en gezonden door de poort 220 voor het zodoende versterken van het signaalniveau, opgeslagen aan de ingang van het inverteerorgaan 208. Het uitgangssignaal van het inverteerorgaan 208 wordt ver-der geleid door de poort 210 voor het versterken van het signaalniveau, vastgehouden aan de ingang, yan het- inverteerorgaan 218. De opgeslagen sig-25 naalniveaus worden dus aan de ingangen van de twee inverteerorganen gehou-den door een positieve terugkoppeling, en complementaire uitgangssignalen OUT en OUT worden door ehet grendelorgaan verschaft aan de schuifmatrix.The semi-dynamic latching stage of Fig. 5 is clocked by the complementary clock signals φ and φ with gate 220 open because the WRITE signal is high and the WRITE signal is low. When the Φ clock signal is low and the i clock signal is high, the coefficient-10 control signal is passed through the transmit port 200 and stored over the input capacitor 206 of the inverter 208. The and φ clock signals change from state. (ie the φ clock signal is high and the ^ clock signal is high), which opens the transmit port 200 and makes the transmit port 210 conductive. The signal level at the input of the inverter 15 208 is inverted, sent through the gate 210 and held at the input capacitor 216 of the inverter 218. When the latch is loaded with the desired values, the WRITE signal goes low and WRITE signal high, which makes the transmit port 220 conductive. The signal level at the input of the inverter 218 is inverted by that inverter and sent through the gate 220 to thereby amplify the signal level stored at the input of the inverter 208. The output of the inverter 208 is further reduced. passed through the gate 210 for amplifying the signal level held at the input of the inverter 218. Thus, the stored signal levels are held at the inputs of the two inverters by positive feedback, and complementary outputs OUT and OUT are provided to the slide matrix by the latch.

Een gedetailleerder uitvoeringsvorm van de schuifmatrices 76 en 78 van fig. 2, geschikt voor het uitvoeren in de vorm van een geintegreer-30 de MOS-keten, is afgebeeld in fig. 6. In deze figuur, zijn gemetalliseer-de banen weergegeven door dikke, getrokken lijnen, zijn diffusielaagbanen weergegeven door dunne, getrokken lijnen en zijn polysiliciumbanen weergegeven door dunne, onderbroken lijnen. Snijpunten van banen van dezelfde soort betekenen op deze punten verbindingen. Signalen worden door de ma-35 trix geleid door zendpoorten, gevormd door de snijpunten van de diffusielaagbanen en de polysiliciumbanen onder de regeling van de signaalniveaus op de polysiliciumbanen. Wanneer het signaal op de polysiliciumbaan hoog 8203196 - 8 - is, kunnen signalen door dat punt in de diffusielaagbaan gaan, vaarbij, vanneer het signaal op de polysiliciumbaan laag is, het door dat punt in de diffusielaagbaan gaan van de signalen vordt belet. Zendpoorten 50 en 90 zijn voorbeelden en worden hierna gedetailleerder besproken.A more detailed embodiment of the sliding matrices 76 and 78 of Figure 2, suitable for performing in the form of an integrated MOS circuit, is shown in Figure 6. In this Figure, metallized webs are shown by thick solid lines, diffusion layer webs are represented by thin, drawn lines and polysilicon webs are represented by thin, broken lines. Intersections of orbits of the same type mean connections at these points. Signals are passed through the matrix through transmit ports formed by the intersections of the diffusion layer webs and the polysilicon webs under the control of the signal levels on the polysilicon webs. When the signal on the polysilicon path is high 8203196-8, signals can pass through that point in the diffusion layer path, since the signal on the polysilicon path is low, preventing the signals from passing through that point in the diffusion layer path. Transmit ports 50 and 90 are examples and are discussed in more detail below.

5 Bits B^-Bq van een aeht-bits x (n)-ingangssignaal worden gelegd aan. een eerste kolom 100 van aeht inverteerorganen in de inverteersectie van de schuifinatrix. Elk dezer inverteerorganen heeft een omloopbaan voor een geregeld signaal, velke baan gedeeltelijk een gemetalliseerde geleider is en gedeeltelijk een diffusielaagbaan. De uitgangen van de eerste acht in-10. verteerorganen zijn gekoppeld aan de ingangen van een tveede kolom 102 van acht inverteerorganen. Uitgangssignalen vorden door de tveede kolom van inverteerorganen geproduceerd op zeven diffusielaagsignaalbanen 110 - 116 en op de baan 117» die gedeeltelijk een gemetalliseerde geleider en gedeeltelijk een diffusiebaan is.5 bits B ^ -Bq of an aeht bits x (n) input signal are applied to. a first column 100 of the inverters in the invert section of the shear matrix. Each of these inverters has a bypass path for a controlled signal, each path being partly a metallized conductor and partly a diffusion layer path. The exits of the first eight in-10. digesters are coupled to the inputs of a second column 102 of eight inverters. Output signals are produced by the second column of inverters on seven diffusion layer signal paths 110-116 and on the path 117 which is partly a metallized conductor and partly a diffusion path.

15 De acht signaalbanen 110 - 117 gaan eerst door een met een half- vegende sectie 82, die een polysiliciumbaan 130 bevat, die een regelsig-naal draagt, en een polysilicium- en gemetalliseerde signaalbaan 132, , die een regelsignaal draagt. De aeht signaalbanen 110 - 117 en een signaalbaan 120 voor een bit van de lagere orde, gaan vervolgens door de 20 met een kwart wegende sectie 8^, die een polysiliciumbaan 1^0 bevat, die het regelsignaal Cg draagt, en een polysilicium- en gemetalliseerde baan 1^2, die het regelsignaal Cg draagt. De acht signaalbanen 110 - 117 en drie signaalbanen 120 - 122 voor een bit van de lagere orde, gaan dan door de met een-zestiende vegende sectie 86, die een polysiliciumbaan 150 be-25 vat, die het regelsignaal draagt, en een polysilicium- en gemetalliseerde baan 152, die het regelsignaal draagt. Tenslotte gaan de acht signaalbanen 110 - 117 en de drie signaalbanen 120 - 122 voor een bit van de lagere orde door een nullende en buffersectie -88. Een nullende keten 160 bevat'een polysilieiumbaan 166, een diffusielaag- en gemetalliseerde 30 signaalbaan 162 en een gemetalliseerde aardverzamelleiding 16U. De elf signaalbanen zijn dan gekoppeld aan bufferketeninverteerorganen van de kolommen 170 en 172, die elf uitgangsbits WB^-WB^ produceren.The eight signal paths 110-117 first pass through a semi-sweeping section 82 containing a polysilicon path 130 carrying a control signal and a polysilicon and metallized signal path 132 carrying a control signal. The aeht signal paths 110 - 117 and a lower order bit signal path 120 then pass through the 20 with a quarter-weight section 8 ^, which contains a polysilicon track 1 ^ 0, which carries the control signal Cg, and a polysilicon and metallized web 1 ^ 2, which carries the control signal Cg. The eight signal paths 110-117 and three signal paths 120-122 for a lower-order bit then pass through the one-sixteenth sweeping section 86, which includes a polysilicon path 150 carrying the control signal, and a polysilicon. and metallized web 152, which carries the control signal. Finally, the eight signal paths 110 - 117 and the three signal paths 120 - 122 pass for a lower order bit through a nulling and buffer section -88. A nulling circuit 160 includes a polysilium track 166, a diffusion layer and metallized signal track 162, and a metallized ground header 16U. The eleven signal paths are then coupled to buffer chain inverters of columns 170 and 172, which produce eleven output bits WB-WB.

De nullende keten 160 wordt geregeld door signalen van een M-poort 87, die ingangssignalen ontvangt van de 0^-, 0^- en C^-banen 132, 35 1^-2 en 152. De uitgang van de EU-poort 87 is gekoppeld aan de gemetalli seerde en polysiliciumbaan 162 en aan de ingang van een inverteerorgaan ' 165. De uitgang van het inverteerorgaan 165 is gekoppeld aan de polysili- 8203196 - 9 - eiumhaan 166.The nulling circuit 160 is controlled by signals from an M-gate 87, which receives input signals from the 0 ^, 0 ^ and C ^ lanes 132, 35 1 ^ -2 and 152. The output of the EU gate 87 is coupled to the metallized and polysilicon web 162 and to the input of an inverter 165. The output of the inverter 165 is coupled to the polysilicon rooster 166.

Indien het x(n)-ingangssignaal niet moet worden gexnverteerd, is het IHVERT-signaal laag en is het IHVERT-signaal hoog. Het lage IHVERT-signaal opent de zendpoorten (zoals hiervoor beschreven) in de signaalba-5 nen, die om de eerste inverteerorganen 100 been lopen 9 en het hoge IHVERT-signaal sluit de zendpoorten aan de ingangen naar de eerste inverteeror-ganen 100. De aeht hits van het ingangssignaal worden dan duhhel gexnverteerd door'twee inverteerorganen in elke bitbaan, en de signalen op de leidingen 110 - 115 worden met betrekking tot de ingangssignalen niet gexnverteerd.If the x (n) input signal is not to be inverted, the IHVERT signal is low and the IHVERT signal is high. The low IHVERT signal opens the transmit gates (as described above) in the signal pathways that run around the first inverters 100 and the high IHVERT signal closes the transmit ports at the inputs to the first inverters 100. The The hits of the input signal are then inverted by two inverters in each bit path, and the signals on lines 110-115 are not inverted with respect to the input signals.

10 ^ Het IHVERT-signaal wordt ook gelegd aan de ingangen van drie 'inverteerorganen 10U, 106 en 108, waarvan de uitgangen zijn gekoppeld aan de respectievelijke ingangen van signaalbanen 120, 121 en 122 voor een bit van de lagere orde. Wanneer het ingangssignaal niet moet worden gexnverteerd, doet het hoge IHVERT-signaal de inverteerorganen 10^., 106 en 108 15 nulwaardesignaalniveaus leggen aan de ingangen van de signaalbanen 120, 121 en 122 voor een bit van de lagere orde.The IHVERT signal is also applied to the inputs of three inverters 10U, 106 and 108, the outputs of which are coupled to the respective inputs of signal paths 120, 121 and 122 for a lower order bit. When the input signal is not to be inverted, the high IHVERT signal causes the inverters 10, 106 and 108 to apply zero value signal levels to the inputs of the signal paths 120, 121 and 122 for a bit of the lower order.

Wanneer de inverteersectie 80 het ingangssignaal moet inverteren, is het IHVERT-signaal laag en is het IHVERT-signaal hoog. Het IHVERT-signaal opent dan de zendpoorten aan de ingangen naar de eerste kolom 100 20 van inverteerorganen, en het IHVERT-signaal sluit de banen, die om de eerste inverteerorganen heen lopen. De bits van het ingangssignaal worden dan slechts eenmaal gexnverteerd door de inverteerorganen 102. Tezelfder tijd produceert het lage IHVERT-signaal aan de ingangen van de inverteerorganen 104, 106 en 108 signalen met het niveau van een logische Ιδη aan 25 de ingangen van de gebroken bitbanen 120, 121 en 122. Dit verschaft een volledig, gecomptementeerd elf-bits signaal aan de uitgang van de schuifma-trix.When the invert section 80 is to invert the input signal, the IHVERT signal is low and the IHVERT signal is high. The IHVERT signal then opens the transmit gates at the inputs to the first column 100 of inverters, and the IHVERT signal closes the pathways surrounding the first inverters. The bits of the input signal are then only inverted once by the inverters 102. At the same time, the low IHVERT signal at the inputs of the inverters 104, 106 and 108 produces signals of the level of a logic aanδη at the inputs of the broken bit paths. 120, 121 and 122. This provides a full, eleven-bit complementary signal at the output of the shift matrix.

Wanneer het ingangssignaal met een half moet worden gewogen door de weegsectie 82, is het -signaal hoog en is het C1-signaal laag. Het 30 hoge -signaal op de regelbaan 132 sluit dan de diagonale banen, die na-burige signaalbanen verbinden. De regelbaan 130 opent ook de signaalbanen 110 - 116 en 120 op punten, volgende op de aftakpunten voor de diagonale banen en voorafgaande aan de punten, waar de signalen worden gelegd aan bijbehorende lagere banen. Signalen op de geleider 117 worden dus geleid 35 naar de baan 116,. signalen op de baan 116 worden geleid naan de baan 11‘5, enz. Signalen op de baan 117' worden onveranderd doorgelaten aangezien de baan 117' een gemetalliseerde baan is. Indien de weegsectie 82 het ingangs- 8203196 - 10 - signaal zonder versehuiving meet doorlaten, is het C^-signaal laag, het-geen de diagonale baan opent, en sluit het -signaal de hanen 110 - 116 en 120 door de sectie.When the input signal is to be weighted halfway through the weighing section 82, the signal is high and the C1 signal is low. The high signal on the control path 132 then closes the diagonal paths connecting adjacent signal paths. The control path 130 also opens the signal paths 110-116 and 120 at points, following the tapping points for the diagonal tracks and before the points, where the signals are applied to associated lower tracks. Thus, signals on conductor 117 are conducted to track 116. signals on track 116 are conducted to track 11 "5, etc. Signals on track 117" are passed unchanged since track 117 "is a metallized track. If the weighing section 82 passes the input 8203196-10 signal without shifting, the C1 signal is low, which opens the diagonal path, and the signal closes the cocks 110-116 and 120 through the section.

De secties 81 en 86 werken op een soortgelijke wijze als de sec-5 "tie 82, behalve dat het ingangssignaal respectievelijk met twee en vier hitposities wordt verschoven door deze secties. De regelbanen ll0 en 150 regelen de zendpoorten in direkte hanen 110 - 1l6 en 120 - 122, en de regelbanen 1l2 en 152 regelen de zendpoorten in de diagonale signaalbanen voor het verschuiven. Alle veegsecties 82, 81 en 86 maken 00k een kopie 10 van het belangrijkste bit B^. wanneer het signaal neerwaarts -wordt ver-sehoven voor het daarop volgend met tweeen complementer end optellen. Wanneer het ingangssignaal bijvoorbeeld met een-zestiende wordt gewogen door de seetie 86, wordt het B^-signaal op de baan 117 00k gelegd aan de banen 116, 115“ en 111, alsmede de baan 113 via de diffusiebaan 15l.Sections 81 and 86 operate in a similar manner to section 82, except that the input signal is shifted by two and four hit positions respectively through these sections. Control lanes 110 and 150 control the transmit ports in direct cocks 110-116 and 120 - 122, and the control lanes 12 and 152 control the transmit ports in the diagonal signal paths for shifting All sweeping sections 82, 81 and 86 make a copy of the main bit B1 when the signal is shifted downward for add the next two with two's complement end. For example, when the input signal is weighted one-sixteenth by the set 86, the B1 signal on the path 117 00k is applied to the paths 116, 115 "and 111, as well as the path 113 via the diffusion path 15l.

15 Wanneer de regelsignalen , Cg en alle hoog zijn, wordt het schuifmatrixsignaal genuld. Het voeren van deze drie signalen door de M-poort 87 plaatst een hoog signaal op de geleider 162. Dit hoge signaal verbindt dan de signaalbanen 110- 122 met de geaarde verzamelleiding 161. Tezelfder tijd openen het inverteerorgaan 165 en de polysiliciumbaan 166 20 alle signaalbanen (met inbegrip van de baan- 117', die een diffusielaag-baan is) voorafgaande aan de punten, waar zij zijn geaard. Een signaal met alleen maar nullen wordt dan aan de uitgang van de bufferinverteerorganen -170 en 172 geproduceerd.When the control signals, Cg and all are high, the shift matrix signal is zeroed. Passing these three signals through the M-gate 87 places a high signal on the conductor 162. This high signal then connects the signal paths 110-122 to the grounded manifold 161. At the same time, the inverter 165 and the polysilicon path 166 open all signal paths. (including the path 117 ', which is a diffusion layer path) prior to the points where they are grounded. A zero-only signal is then produced at the output of buffer inverters -170 and 172.

Bij wijze van voorbeeld wordt aangenomen, dat het x(n)-ingangs-25 signaal moet worden gewogen met een factor van 1/61. Dit wordt tot stand gebracht door de werking van de weegsecties 81 en 86, die samen het ver-schuiven verschaffen van zes bitposities. Het bit Bj. wordt op de signaal-baan 115 geplaatst door inverteerorganen in de kolommen 100 en 102, en gaat direkfc door de met een half wegende sectie 82 onder het op de signaal-30 baan 115 blijven. Het bit B^ wordt dan geleid naar de signaalbaan 113 door de weegsectie 81 en dan naar de signaalbaan 120 door de weegsectie 86.For example, it is assumed that the x (n) input-25 signal must be weighted by a factor of 1/61. This is accomplished by the operation of the weighing sections 81 and 86, which together provide shifting of six bit positions. The bit Bj. is placed on signal path 115 by inverters in columns 100 and 102, and passes directly through half-weighing section 82 while remaining on signal path 115. The bit B1 is then conducted to the signal path 113 through the weighing section 81 and then to the signal path 120 through the weighing section 86.

Het oorspronkelijke B^-bit van het ingangssignaal gaat dan door naar de uitgang WB d.w.z. een verschuiving van zes plaatsen vanuit zijn oorspronkelijke positie. Alle bits van het ingangssignaal worden op deze wijze 35 verschoven voor het zodoende met een factor van 1/61 wegen van het x(n)-ingangssignaal.The original B bit of the input signal then proceeds to the output WB i.e. a shift of six places from its original position. All bits of the input signal are shifted in this way to thereby weigh the x (n) input signal by a factor of 1/61.

Door de werking van de inverteersectie 80 kunnen ketens met een 8203196 « 11 - veegverking, vaarbij gebruik vordt gemaakfc van de schuiftaatrix van fig. 6, x(n)-ingangssignalen verschaffen,. die zijn gewogen door uitdrukkingen, die een som of een verschil zijn van veelvouden van omgekeerde machten van tvee. Aangenomen vordt bijvoorbeeld, dat de keten met veegverking van fig.Due to the action of the inverting section 80, chains having an 8203196 «11 sweeping fork using the sliding matrix of FIG. 6 can provide x (n) input signals. which are weighted by expressions, which are a sum or difference of multiples of inverse powers of tvee. For example, it is believed that the wiping chain of FIG.

5 2 een aangelegd signaal met een factor van 15/61 moet vegen. Sen van de schuifmatrices kan vorden geregeld voor het over tvee bitposities verschui-ven van bet aangelegde signaal voor het zodoende produceren van een signaal met de vorm (1 A) x (n). De andere schuifmatrix kan vorden geregeld voor het met zes bitposities versehuiven van het aangelegde signaal voor 10 het zodoende produceren van een signaal met de vorm (1/61) x (a) · Xndien . de signalen van deze schuifmatrix vorden gexnverteerd en "T" vordt opge-teld bij het resultaat, vordt een signaal met de vorm (-1/61) x (n) ge-produceerd. Het inverteren vordt geproduceerd door de verking van de inver-. . teersectie 80 van de schuifmatrix, en de "I'1' vordt opgeteld door het plaat- 15 sen van een "I”’ op de invoeringang van het telverk 70, zoals hiervoor be-schreven. Wanneer het telverk 70 deze tvee signalen optelt, is een gevo-gen signaal met de vorm (15/61) x (n) het gevolg. Een dergelijke uitdruk-king zou niet kunnen vorden geproduceerd door tvee schuifmatrices zonder het invert eerkenmerk.5 2 must sweep an applied signal with a factor of 15/61. The shift matrices can be controlled to shift the applied signal across bit positions to produce a signal of the form (1A) x (n). The other shift matrix can be controlled to shift the applied signal by six bit positions to thereby produce a signal of the form (1/61) x (a) xn if. the signals of this shift matrix are inverted and "T" is added to the result, a signal of the form (-1/61) x (n) is produced. The inversion is produced by the inversion. . tar section 80 of the slide matrix, and the "I'1" is added by placing an "I" "on the input input of the counter 70, as described above. When the counter 70 adds these signals, a sensed signal of the form (15/61) x (n) results. Such an expression could not be produced by two sliding matrices without the invert feature.

20 De sehuifmatrix van fig. 6 kan bestaan uit een aantal gelijk geconstrueerde cellen, zoals de in fig. 7 getoonde cel. De schuifcel van fig. 7 bevat gedeelten van tvee schuifinatrices, en vordt gebruikt voor het construeren van de tvee schuifinatrices 76 en 78 van fig. 2. De gerede celopstelling bevat de tvee matrices in een doorverkte gedaante voor eco-25 nomisch gebruik van een halfgeleiderorgaan.The shear matrix of Fig. 6 may consist of a number of equally constructed cells, such as the cell shown in Fig. 7. The shift cell of FIG. 7 contains portions of TV sliding arrays, and is used to construct the TV sliding arrays 76 and 78 of FIG. 2. The finished cell arrangement contains the TV arrays in a reshaped shape for economical use of a semiconductor device. .

De cel van fig. 7 amvat vier zendpoorten 50, 90, 50r en 90', elk bestaande uit parallel gekoppelde MOS-transistoren. De poorten 50 en 90 leiden bits van een schuifmatrix en de poorten 50' en 90' leiden bits van de tveede schuifmatrix. Het bit op de geleider 115 van de eerste ma-30 trix vordt gelegd aan de transistoren 52· en 5l van de poort 50. De geleider 15' loopt door vanaf de uitgang van de poort 50. Het bit Bg op de geleider 116 van de eerste matrix vordt gelegd aan de transistoren 92 en 9l van de poort 90. De uitgang van de poort 90 is ook verbonden met de ver-lenging van de geleider 115. De transistoren 52 en 9l vorden geregeld door 35 bet -signaal op de regelleiding 132, en de transistoren 5l en 92 vorden geregeld door het -signaal op de regelleiding 130.The cell of FIG. 7 includes four transmit ports 50, 90, 50r, and 90 ', each consisting of parallel coupled MOS transistors. Gates 50 and 90 lead bits from a shift matrix and ports 50 'and 90' lead bits from the second shift matrix. The bit on the conductor 115 of the first matrix 30 is applied to the transistors 52 and 5l of the gate 50. The conductor 15 'continues from the output of the gate 50. The bit Bg on the conductor 116 of the first matrix is applied to transistors 92 and 91 of gate 90. The output of gate 90 is also connected to the extension of conductor 115. Transistors 52 and 91 are controlled by the 35 signal on control line 132 , and transistors 51 and 92 are controlled by the signal on control line 130.

De andere helft van de cel van fig. 7 leidt bits van de tveede 8203196 - 12 - schuifmatrix en is op soortgelijke wijze geconstrueerd als de eerste helft. Het bit Bf j. op de geleider 115' van de tweede matrix wordt geschakeld naar ’de poort 50', waarvan de uitgang is gekoppeld met de verlenging van. de geleider 115' · Het bit B'g op de geleider 116' van de tweede matrix wordt 5 geschakeld aan de ingang van de poort 90',. waarvan de uitgang eveneens is gekoppeld met de geleider 115*·· De transistoren 92' en $b' van de poorten 90' en 50' worden geregeld door het signaal op de regelleiding 132', en de transistoren 9^' en 52' van de poorten 90' en 50' worden geregeld door het signaal C'^ op de regelleiding 130'.The other half of the cell of FIG. 7 conducts bits from the second 8203196-12 shift matrix and is constructed in a similar manner to the first half. The bit Bf j. On the conductor 115 'of the second matrix is switched to' the gate 50 ', the output of which is coupled to the extension of. the conductor 115 '. The bit B'g on the conductor 116' of the second matrix is switched at the input of the gate 90 '. whose output is also coupled to conductor 115 * ·· The transistors 92 'and $ b' of ports 90 'and 50' are controlled by the signal on control line 132 ', and transistors 9' 'and 52' ports 90 'and 50' are controlled by signal C '^ on control line 130'.

10' De cel van fig. 7 is uitgevoerd als een deel van een met een half wegende sectie 82 van fig. 6, waarbij de zendpoorten 50 en 90 zijn aangegeven door overeenkomstige verwijzingscijfers in bijvoorbeeld de schuifmatrix J6 van fig. 2. De twee helften van de cel werken onafhanke-lijk overeenkomstig respectievelijk de C·^-, C^-, C'^- en C'^-regelsignalen. 15 Indien bijvoorbeeld het regelsignaal laag is en het signaal hoog, laat de sectie 82 de aangelegde bits zonder verschuiving door. Onder deze omstandigheden zijn de transistoren 52 en 5^ wan de poort 50 geleidend, en zijn de transistoren 92 en 9b van de poort 90 open. Het bit B^ op de geleider 115 wordt dan door de poort 50 geleid en verschijnt op de ver-20 lenging van de geleider 115 aan de uitgang van de poort. Het bit B^ gaat dan verder naar de volgende weegsectie Qb van de eerste matrix.The cell of FIG. 7 is formed as part of a half-weighing section 82 of FIG. 6, the transmit ports 50 and 90 being indicated by corresponding reference numerals in, for example, the sliding matrix J6 of FIG. 2. The two halves of the cell operate independently according to the C · ^, C ^, C '^ and C' ^ control signals, respectively. For example, if the control signal is low and the signal is high, section 82 passes the applied bits without shift. Under these conditions, transistors 52 and 51 of gate 50 are conductive, and transistors 92 and 9b of gate 90 are open. The bit B1 on the conductor 115 is then passed through the gate 50 and appears on the extension of the conductor 115 at the output of the gate. The bit B ^ then proceeds to the next weighing section Qb of the first matrix.

Wanneer het gevenst is het ingangssignaal met een factor van een-half te wegen, is het C1-signaal hoog en het -signaal laag. Onder deze omstandigheden zijn de transistoren 92 en 9^ geleidend gemaakt en zijn de 25 transistoren 52 en Sb open. Het Bg-bit op de geleider 116 wordt dan door de poort 90 geleid en verschijnt op de verlenging. van de geleider 115·When the input signal is weighted by a factor of one-half, the C1 signal is high and the signal is low. Under these conditions, transistors 92 and 91 are made conductive and transistors 52 and Sb are open. The Bg bit on conductor 116 is then passed through port 90 and appears on the extension. of the conductor 115

Het bit Bg is dan verschoven naar de positie van het oorspronkelijke bit B^, te weten een verschuiving van een bitpositie, en gaat dan verder naar de volgende weegsectie 8¼.The bit Bg is then shifted to the position of the original bit B ^, which is a shift of a bit position, and then proceeds to the next weighing section 8¼.

30 De onderste helft van de cel voert een soortgelijke werking uit in de tweede schuifmatrix 78 bijvoorbeeld van fig. 2. Wanneer het signaal C'^ laag is en het signaal C'^ hoog, wordt het bit B'^ op de geleider 115' geleid door de poort 50* naar de verlenging van de geleider 115' en verder naar de volgende sectie 8M. Wanneer het signaal C'^ hoog is en het sig-35 naal C'^ laag, is de poort 90' geleidend voor het doorlaten van het bit B'g vanaf de geleider 116' naar de verlenging van de geleider 115'·The bottom half of the cell performs a similar operation in the second shift matrix 78, for example, of Fig. 2. When the signal C '^ is low and the signal C' ^ high, the bit B '^ on the conductor 115' passed through the gate 50 * to the extension of the conductor 115 'and further to the next section 8M. When the signal C '^ is high and the signal C' ^ is low, the gate 90 'is conductive for the passage of the bit B'g from the conductor 116' to the extension of the conductor 115 '

Wanneer de cel van fig. 7 is uitgevoerd als een cel van een op- 8203196 - 13' - stelling van soortgelijke cellen op een geintegreerde ketenehip, zijn de twee matrices volgens een dambordpatroon dooreen gevlochten. De onder de cel van fig. 7 zich bevindende cel ontvangt de bits B^, B^, B'^ en B'^, en produceert signalen op de verlenging van de geleiders 11¼ en 11U *. In 5 de met een kvart wegende sectie 8¼ qntvangt.een cel de bits Bg, B^, B’g en B^, en produceert de sectie uitgangssignalen op de verlenging van de geleiders 11¼ en 11V.When the cell of Figure 7 is constructed as a cell of an array of like cells on an integrated chain hip, the two matrices are interlaced in a checkerboard pattern. The cell located below the cell of FIG. 7 receives bits B ^, B ^, B '^ and B' ^, and produces signals on the extension of conductors 11¼ and 11U *. In 5 the section weighing 8¼, a cell receives the bits Bg, B ^, B'g and B ^, and the section produces output signals on the extension of the conductors 11¼ and 11V.

Gebleken is, dat bet ontwerp van een geintegreerde keten wordt vereenvoudigd door het van een vertikale cel tot een andere omkeren van 10 de matrices. In fig. 7 worden bijvoorbeeld de bits Bg en B,- van de eerste matrix gelegd aan de bovenste helft van de cel, en de bits B'g en B'^ van de tweede matrix worden gelegd aan de onderste helft van de cel. In de volgende, vertikale cel in de opstelling, worden de bits B'^ en B*^ van de tweede matrix gelegd aan de bovenste helft van de cel, en worden de 15' bits B,- en B^ van de eerste matrix gelegd aan de onderste helft.It has been found that the integrated circuit design is simplified by inverting the matrices from one vertical cell to another. For example, in Fig. 7, the bits Bg and B1 of the first matrix are laid on the top half of the cell, and the bits B'g and B1 of the second matrix are laid on the bottom half of the cell. In the next vertical cell in the array, the bits B '^ and B * ^ of the second matrix are laid on the top half of the cell, and the 15' bits B '- and B ^ of the first matrix are laid on the bottom half.

Het kan ook 'duidelijk zijn, dat cellen kunnen zijn. uitgevoerd met hun ingangen en uitgangen omgekeerd ten opzichte van die, getoond in fig. 7· la plaats van het multiplexeren van twee ingangsbits tot een uit-gangsleiding, kunnen de cellen afwisseleiid zijn uitgevoerd voor het mul-20 tiplexeren van een ingangsbit tot een of twee uitgangsleidingen.It may also be "clear" that cells may be. with their inputs and outputs inverted from those shown in Fig. 7-1a instead of multiplexing two input bits into one output line, the cells may be alternately configured to multiplex an input bit into one or two output lines.

De ketens met weegwerking en de schuifmatrices zijn in het bij-zonder nuttig in een frequent iez eefmoduul van de in de Amerikaanse oc-trooiaanvrage 363-827 beschreven soort.The weighted chains and the sliding matrices are particularly useful in a frequent screening module of the type disclosed in U.S. Patent Application 363-827.

8203196 ·8203196

Claims (12)

1. Begelbare sehuifmatrix, voorzien van ingangs (B^-B^)- en uit-gangs (WBq-WB^. )-aansluitingen, die aanspreken op bits van een ingangssig-naalwoord aan de ingangsaansluitingen van een stijgende orde vanaf een onbelangrijkste bitpositie (Bq) naar een belangrijkste bitpositie (B^) voor 5 het regelbaar produceren van het uitgangssignaal aan de uitgangsaanslui-tingen, vaarbij de ingangssignaalbits respectievelijk verschillende bit-posities kunnen innemen, gekenmerkt door een aantal secties, onrvattende althans een delen-door-sectie (8M‘, geschakeld tussen de ingangs- en uit-gangsaansluitingen, voorzien van ingangen en uitgangen en bevatten de ge-10 regelde sehakelmiddelen (50, 90), die aanspreken op een eerste regelsig-naal (C2, C2) voor het selectief doorlaten van bits op de ingangsleidingen voor het delen door naar de uitgangsleidingen voor het. delen door van de-zelfde orde als de ingangsleidingbitposities voor het delen door of voor het overbrengen van de ingangsleidingbits voor het delen*door naar bijbe- · 15 horende uitgangsleidingen voor het delen door, die in volgorde meer dan een bitpositie lager zijn dan de ingangsleidingbitposities voor het delen door.1. Adjustable siphon matrix, equipped with input (B ^ -B ^) and output (WBq-WB ^.) Terminals, which address bits of an input signal word at the ascending order input terminals from a minor bit position (Bq) to a main bit position (B ^) for controllably producing the output signal at the output terminals, whereby the input signal bits can respectively occupy different bit positions, characterized by a number of sections, including at least a divide-by-section (8M ', switched between the input and output terminals, provided with inputs and outputs and containing the controlled switching means (50, 90), which respond to a first line signal (C2, C2) for selective transmission from bits on the input lines for dividing to the output lines for dividing by the same order as the input line bit positions for dividing by or for transmitting the input line bits for the d divide * through to corresponding divide output lines, which are sequentially more than one bit position lower than the divide input line bit positions. 2. Matrix volgens conclusie 1 met het kenmerk, dat de sectie (8¼) voor het delen door een sectie voor het delen door vier omvat voor het se- 20 lectief overbrengen van de ingangsleidingbits voor het· delen door naar de bijbehorende uitgangsleidingen voor het delen door, die in volgorde twee bitposities lager zijn dan de ingangslijnbitposities voor het delen door, waarbij een sectie (86) voor het delen door zestien is geschakeld tussen de ingangsaansluitingen en de uitgangsaansluitingen, voorzien van ingangen 25 en uitgangen en bevattende geregelde sehakelmiddelen (50, 90),aansprekende op een tveede regelsignaal (0^, 0¼) voor het selectief doorlaten van bits op de ingangsleidingen voor het delen door zestien naar de uitgangsleidingen voor het delen door zestien van dezelfde orde als de ingangslijnbitposities voor het delen door zestien of het overbrengen van de ingangs-30 leidingbits voor het delen door zestien naar de bijbehorende uitgangsleidingen voor het delen door zestien, die vier bitposities lager in volgorde zijn dan de ingangslijnbitposities voor het delen door zestien, en een sectie (82) voor het delen door twee is geschakeld tussen de ingangs- en uitgangsaansluitingen, voorzien van ingangen en uitgangen en bevattende 35 geregelde sehakelmiddelen (50, 90) voor het aanspreken op een derde regelsignaal (C1, C1)' voor het selectief doorlaten van de ingangssignaalbits 820 3 1 9 6 ............. y * -15.- voor het delen door twee naar de uitgangsleidingen voor het delen door twee van dezelfde orde als de ingangsbitposities voor het delen door twee of het overbrengen van de ingangssignaalbits voor het delen door twee naar- bijbehorende uitgangsleiding.en voor het delen door twee, die zich 5 een bitpositie lager in volgorde bevinden dan de ingangsbitposities voor het delen door twee.Matrix according to claim 1, characterized in that the dividing section (8¼) by a dividing section by four comprises selectively transferring the dividing input conduit bits to the associated dividing output conduits. by, which are in sequence two bit positions lower than the input line bit divisions by dividing, a dividing section (86) by sixteen being connected between the input terminals and the output terminals, comprising inputs 25 and outputs and containing controlled switching means (50, 90), responsive to a second control signal (0 ^, 0¼) for selectively passing bits on the input lines for dividing by sixteen to the output lines for dividing by sixteen of the same order as the input line bit positions for dividing by sixteen or transmitting from the input-30 line bits for dividing by 16 to the corresponding output lines for dividing by 16, which are four bit positions are lower in order than the input line bit positions for dividing by sixteen, and a section (82) for dividing by two is connected between the input and output terminals, comprising inputs and outputs and containing 35 controlled switching means (50, 90) for responding to a third control signal (C1, C1) 'for selectively passing the input signal bits 820 3 1 9 6 ............. y * -15.- for dividing by two to the output lines for dividing by two of the same order as the input bit positions for dividing by two or transferring the input signal bits for dividing by two to corresponding output lines for dividing by two, which are one bit position in sequence less than the input bit positions for dividing by two. 3. Matrix volgens conelusie 2 met het kenmerk, dat een inverteer- * v sectie (8o) is geschakeld tussen de ingangs- en uitgangsaansluitingen, - voorzien van ingangen en uitgangen en aansprekende op een vierde regelsig-10 naal (INVERT, INVERT) voor het selectief doorlaten van de bits aan de invert eer ingangen, in een geinverteerde vorm of een niet-geinverteerde vorm naar de inverteeruitgangen. U. Matrix volgens conelusie 2 met het kenmerk, dat een nullende sectie (16Q) is geschakeld tussen de ingangs- en uitgangsaansluitingen, 15 voorzien van ingangen en uitgangen en aansprekende op een vierde regel-signaal (C1 ’ G2 * 03) voor het selectief doorlaten van bits, aanwezig op de nullende ingangsleidingen naar de nullende uitgangen of het produceren van signalen met een nulbitniveau aan' de nullende uitgangen.Matrix according to conelusion 2, characterized in that an invert * v section (8o) is connected between the input and output connections, - provided with inputs and outputs and responding to a fourth line signal (INVERT, INVERT) for selectively passing the bits to the inverter inputs, in an inverted or uninverted form, to the inverters. U. Matrix according to conelusion 2, characterized in that a null section (16Q) is connected between the input and output terminals, 15 provided with inputs and outputs and responding to a fourth control signal (C1 'G2 * 03) for the selective passing bits present on the null input leads to the null outputs or producing zero bit level signals at the null outputs. 5. Matrix volgens conelusie 2 met het kenmerk, dat een aantal buf-20 fers (170, 172) is gekoppeld tussen de ingangs- en uitgangsaansluitingen, voorzien van bijbehorende ingangen en een aantal uitgangen.Matrix according to conelusion 2, characterized in that a number of buf-20 fers (170, 172) are coupled between the input and output connections, provided with associated inputs and a number of outputs. 6. Matrix volgens een der voorgaande conclusies met het kenmerk, dat de geregelde schakelmiddelen (50, 90) zendpoorten omvatten.Matrix according to any one of the preceding claims, characterized in that the controlled switching means (50, 90) comprise transmission ports. 7· Matrix volgens de conclusies 1-6 met het kenmerk, dat deze 25 zich bevindt in een digitaal signaalbewerkingsstelsel voor het regelbaar verschuiven van de bits van aangelegde digitale woorden naar andere bit-posities, welk digitaal signaalbewerkingsstelsel een bron (30, 32, 3^, 36, 38. omvat met schuifregelsignalen, waarbij de ingangsaansluitingen (20, 22, 2k, 26, 28) van de matrix zi«jn geschakeld voor het parallel ontvangen van 30 de bits van de digitale woorden (x(n)), de regelsignalen (a^_^, a^g, a^_3, a^, aQ) zijn geschakeld voor het ontvangen van de,schuifregelsignalen, en aan de uitgangsaansluitingen regelbaar verschoven digitale woorden wor-den geproduceerd.Matrix according to claims 1-6, characterized in that it is located in a digital signal processing system for controllably shifting the bits of applied digital words to other bit positions, which digital signal processing system provides a source (30, 32, 3 ^, 36, 38. includes shift control signals, the input terminals (20, 22, 2k, 26, 28) of the matrix being connected to receive 30 bits of the digital words (x (n)) in parallel, the control signals (a ^ _ ^, a ^ g, a ^ _3, a ^, aQ) are switched to receive the shift control signals, and controllable shifted digital words are produced at the output terminals. 8. Een aantal regelbare sehuifmatrices van de in conelusie 1 om- 35 schreven soort met het kenmerk, dat de matrices zich'in een digitale fre-quentiezeef bevinden, die gezeefde uitgangssignalen (y(n)) produceert door het combineren van gewogen, in tijd op elkaar volgende monsters (x(n)) van 8 2 0 3 1 9 6 .....' - 16 - een digitaal ingangssignaal, en een keten (20, 22, 2k, 26, 28) met veeg-werking bevat, velke keten een eerste regelbare schuifmatrix (76) omvat, vaarvan de ingangsaansluitingen een digitaal signaal(x(n)) ontvangen, dat moet vorden gevogen, en de uitgangsaansluitingen het digitale signaal 5 ‘ produceren, dat met een eerste, vooraf bepaald aantal bitposities is ver-sehoven, verder een tveede regelbare schuifmatrix (78), vaarvan de in-gangsaansluitingen het digitale signaal ontvangen, en de uitgangsaansluitingen het digitale signaal produceren, dat met een tveede, vooraf bepaald aantal bitposities is verschoven, en een telverk (jo), vaarvan een eerste 10 ingang is gekoppeld met de uitgangsaansluitingen van de eerste regelbare schuifmatrix, een tveede ingang is gekoppeld met de uitgangsaansluitingen van de tveede regelbare schuifmatrix en een uitgang, vaar een gevogen signaal (WEIGHTED x (n)) vordt geproduceerd.8. A number of controllable shear matrices of the type described in conelusion 1, characterized in that the matrices are contained in a digital frequency screen, which produces screened output signals (y (n)) by combining weighted, in time consecutive samples (x (n)) of 8 2 0 3 1 9 6 ..... '- 16 - a digital input signal, and a wipe (20, 22, 2k, 26, 28) circuit each circuit includes a first controllable shift matrix (76), from which the input terminals receive a digital signal (x (n)) to be sensed, and the output terminals produce the digital signal 5 ', which with a first predetermined number bit positions are shifted, furthermore a second controllable shift matrix (78), of which the input terminals receive the digital signal, and the output terminals produce the digital signal shifted by a second predetermined number of bit positions, and a counter (yo ), of which a first 10 input is coupled ld with the output terminals of the first controllable slide matrix, a second input is coupled to the output terminals of the second controllable slide matrix and an output, for which a signal signal (WEIGHTED x (n)) is produced. 9· Aantal regelbare schuifmatrices volgens conclusie 8 gekenmerkt 15- ctoor een bron (77) met schuifmatrixregelsignalen, en door een eerste register (72), voorzien van een ingang, geschakeld voor het ontvangen van de schuifmatrixregelsignalen, en van een uitgang, gekoppeld met de eerste regelbare schuifmatrix (76) voor het daaraan leveren van de regelsignalen, vaarbij de sehuiftaatrixregelsignalen de eerste regelbare schuifmatrix re-20 gelen voor het zodoende met het eerste, vooraf bepaalde aantal bitposities verschuiven van de aangelegde digitale signalen.A plurality of controllable shift matrices according to claim 8 characterized by a source (77) with shift matrix control signals, and by a first register (72) having an input switched to receive the shift matrix control signals and an output coupled to the first controllable shift matrix (76) for supplying the control signals thereto, wherein the shift control matrix control signals control the first controllable shift matrix so as to shift the applied digital signals with the first predetermined number of bit positions. 10. Het aantal regelbare schuifmatrices volgens conclusie 9 gekenmerkt door een tveede register (7*0 s voorzien van een ingang, geschakeld voor het ontvangen van de schuifmatrixregelsignalen, en van een uitgang, 25 gekoppeld met de tveede regelbare schuifmatrix (78) voor het zodoende re-gelen daarvan voor het met het tveede, vooraf bepaalde bitposities verschuiven van de aangelegde digitale signalen.The plurality of controllable shift matrices according to claim 9, characterized by a second register (7 * 0s provided with an input switched to receive the shift matrix control signals, and an output coupled to the second controllable shift matrix (78) for the purpose controls thereof for shifting the applied digital signals with the second predetermined bit positions. 11. Het aantal regelbare schuifmatrices volgens conclusie 8 met het kenmerk, dat de eerste regelbare schuifmatrix de ingangsaansluitingen om- 30 vat voor het parallel ontvangen van bits van het digitale signaal (x(n)), een eerste schuifseetie (82), gekoppeld met de ingangsaansluitingen van de eerste schuifmatrix voor het regelbaar verschuiven van de bits van het digitale signaal met een bitpositie; vaarbij de sectie (8k) voor het delen door is gekoppeld met de eerste sectie voor het regelbaar met tvee bitpo-35 sities verschuiven van de bits van het digitale signaal, en een tveede schuifseetie (86), gekoppeld met. de sectie voor het delen door voor het regelbaar met vier bitposities verschuiven van de bits van het digitale 8203196 ' - IT - signaal.The plurality of controllable shift matrices according to claim 8, characterized in that the first controllable shift matrix comprises the input terminals for receiving bits of the digital signal (x (n)) in parallel, a first shifting section (82) coupled with the input terminals of the first shift matrix for controllably shifting the bits of the digital signal by a bit position; the divide by section (8k) is coupled to the first section for controllable shifting of the bits of the digital signal by bit positions, and a second slider (86) coupled with. the dividing section by shifting the bits of the digital 8203196 'IT signal with four bit positions adjustable. 12, Aantal regelhare schuifkatrices volgens conclusie 11 met het kenmerk, dat de secties (82., 8U, 86) voor het versehuiven en het delen door elk een aantal zendpoorten (50, 90) hevatten voor het regelhaar ver- 5. sehuiven-van hits van het digitale signaal (x(n)) naar hitposities van een lagere. orde van een digitaal uitgangssignaal.Number of control hair sliding catrices according to claim 11, characterized in that the shifting and dividing sections (82., 8U, 86) each have a number of transmission ports (50, 90) for the control hair moving. hits from the digital signal (x (n)) to hit positions of a lower one. order of a digital output signal. 13, Aantal regelhare schuifmatrices volgens conclusie 12 met het kenmerk, dat een inverteersectie (80) is gekoppeld met de eerste schuif-seetie voor het regelhaar complementeren van de hits van het digitale 10 signaal, 1¾. Aantal regelhare schuifkatrices volgens conclusie 12 met het kenmerk, dat een nullende sectie (88) is gekoppeld met de derde schuif-seetie voor het regelhaar naar nulhitwaarden dwingen van de hits van het digitale signaal. 8203196Number of control hair shift matrices according to claim 12, characterized in that an invert section (80) is coupled to the first shift selection for control hair complementing the hits of the digital signal, 1¾. The plurality of control hair shifting arrays according to claim 12, characterized in that a null section (88) is coupled to the third control hair shift selection forcing zero hit values of the hits of the digital signal. 8203196