KR980012184A - 노운 굳 다이의 번인 테스트를 위한 번인 소켓과 그 테스트 방법 - Google Patents
노운 굳 다이의 번인 테스트를 위한 번인 소켓과 그 테스트 방법 Download PDFInfo
- Publication number
- KR980012184A KR980012184A KR1019960030704A KR19960030704A KR980012184A KR 980012184 A KR980012184 A KR 980012184A KR 1019960030704 A KR1019960030704 A KR 1019960030704A KR 19960030704 A KR19960030704 A KR 19960030704A KR 980012184 A KR980012184 A KR 980012184A
- Authority
- KR
- South Korea
- Prior art keywords
- socket
- burn
- test
- electrode pattern
- semiconductor chip
- Prior art date
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 노운 굳 다이(known Good Die)의 번인 테스트(Burn In Test)를 위한 번인 소켓 및 그 테스트 방법에 관한 것으로서, 더욱 상세하게는 베어칩의 상태에서 평상의 작동조건 보다 높은 온도, 전압, 전류 등으로 과부하를 가하여 반도체 칩의 수명 및 결함 발생 여부를 확인할 수 있는 노운 굳 다이의 번인 테스트를 위한 번인 소켓 및 그 테스트 방법에 관한 것으로, 노운 굳 다이의 번인 테스트를 위한 번인 소켓은 전극 패드가 구비된 반도체 칩을 정열하여 고정하기 위한 하부 소켓과, 반도체 칩을 외부로 전기적으로 연결시고 하부 소켓에 대해 대향하여 위치하는 상부 소켓과, 하부 소켓과 상기 하부 소켓을 결합시키는 결합 수단으로 구성된 것을 특징으로 한다. 노운 굳 다이의 번인 테스트 방법은 하부 소켓의 플레이트 상부면에 소정 간격으로 이격된 소켓 댐 사이에 전극 패드가 구비된 반도체 칩을 정열하여 고정하는 단계와, 상기 전극 패드에 상부 소켓의 전극 패턴부 하부면에 형성된 접촉 패드를 접촉시키는 단계와, 상기 하부 소켓과 상부 소켓을 결합 핀으로 고정하는 단계와, 상기 전극 패턴부 외부에 형성된 터미널 단자를 테스트 보드에 실장하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 노운 굳 다이(known Good Die)의 번인 테스트(Burn In Test)를 위한 번인 소켓 및 그 테스트 방법에 관한 것으로서, 더욱 상세하게는 베어칩의 상태에서 평상의 작동조건 보다 높은 온도, 전압, 전류 등으로 과부하를 가하여 반도체 칩의 수명 및 결함 발생 여부를 확인할 수 있는 노운 굳 다이의 번인 테스트를 위한 번인 소켓 및 그 테스트 방법에 관한 것이다.
일반적으로 반도체 칩은 제조된 후에 제품의 신뢰성을 확인하기 위하여 각종 테스트를 실시한다. 이 테스트는 반도체 칩의 모든 입출력 단자를 테스트 신호 발생 회로와 연결하여 정상적인 동작 및 단선 여부를 테스트하는 전기적 테스트와, 상기 반도체 칩의 전원 입력단자 등 몇몇 입출력 단자들을 테스트 신호 발생회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류등으로 스트레스를 인가하여 반도체 칩의 수명 및 결함 발생 여부를 체크하는 번인 테스트가 있다. 예를 들어 디램(DRAM)의 경우는 통상 결함이 있는 기억 회로, 기억셀 및 배선 등을 체크하는 번인 테스트 방법이 있다.
결과적으로, 반도체 칩은 베인 테스트시 정상 상태에서 사용될 때 어떤 장애를 일으킬 우려가 있는 그러한 결함, 예를 들어 게이트 산화막의 절연막 파괴등이 반드시 발생하게 된다. 그러므로, 번인 테스트는 테스트를 실시하는 동안 결함이 발생된 칩을 검출하여 출하전에 미리 제거함으로써 제품의 신뢰성을 보장하는 것이다.
제1(A),(B)도는 종래의 플립 칩(Flip Chip) 및 플립 칩의 번인 테스트를 실시하는 데 이용되는 번인 소켓의 단면도이다.
와어어로 전극 패드와 연결된 리드없이 테스트 소켓에 장착하여 AC 및 번인 테스트하는 것은 불가능하므로, 제1(A)도에 도시된 바와 같이, IC 칩(22)의 본딩 패드 상에 솔더 범프(24)를 형성한 다음 이를 전용 테스트 소켓에 삽입하여 번인 테스트를 실시한다. 제2(B)도에 도시된 도시된 바와 같이, 테스트 소켓은 IC 칩(22)의 솔더범프(24)와 대응 접속되는 캔틸레버 빔(Cantilever Beam)(26)이 형성된 기판(28)을 구비한다. 이 기판(28)은 케이스(20)의 내에 수납되어 있다.
미 설명 부호 23은 상기 캔틸레버 빔(26)에 연결된 리드이고, 27은 케이스(27) 밖으로 돌출된 리드이며, 25는 IC 칩(22)이 삽입되었을 때 이를 안정되게 지지해 주는 가이드 바이다.
상기 구성의 번인 테스트 소켓을 사용한 IC 칩의 테스트 방법은 웨이퍼(미도시)에서 분리된 단일의 IC 칩(22)을 구비하여 이 IC 칩(22)의 각 전극 패드(미도시)상에 금속 돌기인 범프(24)가 형성된 베어칩 상태에서 번인 테스트를 실시한다.
단일 IC 칩의 전극 패드상에 범프를 형성하는 공정은 고집적하에 따른 전극 패드간의 미세 피치화로 높은 정밀도를 요하는 고가의 장비가 필요하게 된다.
또한, 번인 테스트하는 경우 개별 IC 칩을 다루어야 하기 때문에 칩 핸들링이 어렵게 됨에 따라, IC 칩의 테스트 소켓 내부 배치 및 고정이 어려운 단점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위해 최근에 제2도에 도시된 바와 같은 번인 테스트 방법이 개발되었다.
제2도는 노운 굳 다이 어레이 제조에 사용되는 리드 프레임의 평면도이다.
도시된 바와 같이, 통상의 리드 프레임 디자인 방법으로 형성된 것으로, 리드 프레임(30)의 중앙부에는 타이바(38)에 의해 물리적으로 지지되어 있는 다이 패드(32)가 형성되어 있고, 다이 패드(32)의 양쪽에는 다수개의 리드(34)가 형성되어 있는 구조로 되어 있다. 도면중 미설명 부호 36은 트림공정시 리드(34)의 변형을 최소화하기 위한 개구부이다. 여기서, 상기와 같은 형상을 한 리드 프레임(30)은 다수개가 상호 연계되어 다이 패드(32)가 규칙적으로 배열되어 있는 바, 설명의 편의상 다이 패드(32)의 주위에 규칙적으로 배열되어 있는 다른 다이패드들은 생략하였다.
리드들(34)의 상부면에는 접착성이 우수한 폴리이미드계의 접착 테이프(39)가 부착되어 있는 바, 접착 테이프(39)는 리드들(34)을 고정하기 위한 것이다.
다이 패드(32) 상부면에는 워이퍼에서 분리된 전극 패드(30)를 갖는 IC 칩이 다이 어태치되어 있고, 전극 패드(30)는 이에 대응되는 리드(34)에 도전성의 와이어(37)로 전기적 연결이 되어 있다.
상기와 같은 노운 굳 다이 어레이의 구조에 따르면, IC 칩의 번인 테스트를 할 경우 개별적으로 IC 칩을 따로 떼어서 할 필요가 없어 리드와 와이어 본딩된 IC 칩(31)이 다수개 실장된 리드 프레임(30) 전체를 한꺼번에 테스트할 수 있다.
또한, 리드 프레임(30) 전체를 한꺼번에 테스트하기에 알맞은 테스트 지그를 쉽게 디자인 할 수 있으며, IC 칩의 AC 및 번인 테스트가 완료된 후, IC 칩(31)의 전극 패드와 이에 대응되는 리드(34)간에 전기적으로 연결되어 있는 와이어(37)를 간단히 절단할 수 있는 장점이 있다.
그러나, 종래의 노운 굳 다이 어레이는 상기와 같은 장점이 있는 반면에 리드 프레임을 상기와 같은 형태로 제작할 때, 제작 설비 및 원자재 준비가 필요하게 되는 것을 피할 수 없으며, 근본적으로 IC 칩의 크기나 전극 패드의 배열 형태가 바뀜에 따라 그에 알맞게 리드 프레임을 새로 설계하여야 하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 베어칩의 상태에서 평상의 작동조건 보다 높은 온도, 전압, 전류 등으로 과부하를 가하여 반도체 칩의 수명 및 결함 발생 여부를 확인할 수 있는 노운 굳 다이의 번인 테스트를 위한 번인 소켓 및 그 테스트 방법을 제공하는 데 그 목적이 있다.
제1(A),(B)도는 종래의 플립 칩(Flip Chip) 및 플립 칩의 번인 테스트를 실시하는 데 이용되는 번인 소켓의 단면도.
제2도는 종래의 노운 굳 다이의 번인 테스트를 개략적으로 도시한 평면도.
제3도는 본 발명에 의한 노운 굳 다이 테스트 장치를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
50:번인 소켓 60:하부 소켓
70:상부 소켓 61:반도체 칩
62:전극 패드 63:플레이트
64:소켓 댐 65:완충재
70:상부 소켓 71:전극 패턴
72:몸체 73:접촉 패드
74:도전 고무층 75:터미널 단자
이하, 본 발명에 의한 노운 굳 다이의 번인 테스트를 위한 번인 소켓을 도면을 참조하여 상세하게 설명하면 다음과 같다.
제3도는 본 발명에 의한 노운 굳 다이 제조를 위한 번인 소켓의 단면도이다. 번인 소켓(50)은, 복수개의 전극 패드(62)를 갖는 베어칩 상태의 IC 칩(61)을 배치하기 위한 기판 역할을 하는 하부 소켓(60)과, 하부 소켓(60)의 상부에 착탈 가능하게 장착되어 IC 칩(61)의 번인 테스트를 가능하게 하는 상부 소켓(70)으로 이루어져 있다.
하부 소켓(60)은 플레이트(63)와, 플레이트(63) 상부면에 형성되는 소켓 댐(64)으로 이루어져 있다. 소켓 댐(64)은 플레이트 상부면과 수직으로 세워진 소정 높이의 벽으로 되어 있으며, 소정 간격으로 상호 대향되어 있어 IC 칩(61)이 정열되어 고정될 수 있는 공간이 형성된다. 소켓 댐(64) 사이의 플레이트(63) 상부면에는 완충재(65)가 부착되어 있다. 완충재(65)는 소켓 댐(64) 사이에 배치된 IC 칩(61)의 번인 테스트를 하는 경우, 상부 소켓(70)의 하중으로 인한 IC 칩(61)의 저면이 손상되는 것을 방지하는 역할을 한다.
상부 소켓(70)은, 그 내부에 형성되는 도전성의 전극 패턴부(Electrical Pattern Body)(71)과, 전극 패턴부(71)의 저면 일부가 노출되도록 전극 패턴(71) 전체를 감싸는 소켓 몸체(72)로 이루어져 있다. 전극 패턴부(71)의 하부면의 일부가 노출된 부위에는 전극 패드(62)에 대응하여 전기적으로 도통되도록 하는 접촉 패드(Electrical Contact Pad)(73)가 형성되어 있고, 접촉 패드(73)에는 도전 고무층(Pressure Conductor Rubber)(74)이 형성되어 있다. 도전 고무층(74)은 상부 소켓(70)의 하중으로 인한 접촉 패드(73)와 전극 패드(62)가 접촉이 일어날 때, 전기적인 연결이 가능하도록 하며, 상호 파손되지 않도록 하는 역할을 한다. 소켓 몸체(72)의 상부면에는 테스트 보드(미도시)에 실장될 수 있도록 전극 패드(62)와 전기적으로 연결되는 터미널 핀(75)이 복수개 형성되어 있다.
여기서, 도면중 미설명 부호 90은 상부 소켓(70)과 하부 소켓(60)을 체결하기 위한 관통공이고, 91은 관통공 90에 결합되는 결합 핀이며, 92는 고정 너트이다.
상기와 같은 본 발명의 번인 소켓을 이용한 노운 굳 다이의 번인 테스트 방법을 설명하면 다음과 같다.
먼저, 하부 소켓(60)의 소켓 댐(64) 사이의 완충재(65)위에 베어칩 상태의 IC 칩(61)을 놓는다. 계속하여 상부소켓(70)의 하부면에 형성된 전극 패턴(73)이 IC 칩(61) 상부면에 형성된 복수개의 전극 패드(62)에 정렬되도록 상부 소켓(70)을 하부 소켓(60)위에 위치시킨다. 이후, 상부 소켓과 하부 소켓의 4지점에 형성된 관통공(90) 내부에 결합 핀(91)을 삽입하여 하부 소켓과 상부 소켓을 결합한다.
계속하여 상부 소켓(70)의 상부면에 형성된 터미널 핀(75)을 미도시되어 있는 테스트 보드에 실장하여 이 테스트 보드상의 회로에 외부로부터 원하는 신호를 인가하여 베어칩 상태의 IC 칩을 테스트하면 된다.
이상 살펴본 바와 같이, 본 발명에 의한 노운 굳 다이의 번인 테스트를 위한 번인 소켓은 종래에서처럼, IC 칩을 플립하지 않은 상태에서 번인 테스트를 함으로 공정 절감 및 공정의 안정화를 이룰 수 있다.
또한, 소켓을 이용함으로 현재 사용되고 있는 번인 테스트방식에도 적용이 가능한 효과가 있다.
Claims (8)
- 전극 패드가 구비된 반도체 칩을 정열하여 고정하기 위한 하부 소켓과, 상기 반도체 칩을 외부로 전기적으로 연결시고 상기 하부 소켓에 대해 대향하여 위치하는 상부 소켓과, 상기 하부 소켓과 상기 하부 소켓을 결합시키는 결합 수단으로 구성된 것을 특징으로 하는 노운 굳 다이의 번인 테스트를 위한 번인 소켓.
- 제1항에 있어서, 상기 하부 소켓은 플레이트와, 상기 플레이트 상부면에 소정 간격 이격되며 상호 대향되도록 형성된 소켓 댐으로 구성된 것을 특징으로 하는 노운 굳 다이의 번인 테스트를 위한 번인 소켓.
- 제2항에 있어서, 상기 하부 소켓은 상기 소켓 댐 사이의 상기 플레이트 상부면에 완충재가 더 형성된 것을 특징으로 하는 노운 굳 다이의 번인 테스트를 위한 번인 소켓.
- 제3항에 있어서, 상기 완충재는 재질이 고무인 것을 특징으로 하는 노운 굳 다이의 번인 테스트를 위한 번인 소켓.
- 제1항에 있어서, 상기 상부 소켓은 전극 패턴부와, 상기 전극 패턴부를 감싸는 몸체로 구성된 것을 특징으로 하는 노운 굳 다이의 번인 테스트를 위한 번인 소켓.
- 제5항에 있어서, 상기 전극 패턴부는 상기 반도체 칩의 전극 패드에 대응하여 형성되는 접촉 패드와, 상기 접촉 패드에 연결된 도전성의 전극 패턴 및 상기 전극 패턴에 전기적으로 외부와 연결하기 위해 형성된 터미널 단자로 구성된 것을 특징으로 하는 노운 굳 다이의 번인 테스트를 위한 번인 소켓.
- 제1항에 있어서, 상기 결합 수단은 상기 하부 소켓의 소정 위치에 형성된 복수개의 관통공과, 상기 관통공에 대응되도록 상기 상부 소켓에 형성된 관통공 내부에 삽입되는 결합핀으로 구성되는 것을 특징으로 하는 노운 굳 다이의 번인 테스트를 위한 번인 소켓.
- 하부 소켓의 플레이트 상부면에 소정 간격으로 이격된 소켓 댐 사이에 전극 패드가 구비된 반도체 칩을 정열하여 고정하는 단계와, 상기 전극 패드에 상부 소켓의 전극 패턴부 하부면에 형성된 접촉 패드를 접촉시키는 단계와, 상기 하부 소켓과 상기 상부 소켓을 결합 핀으로 고정하는 단계와, 상기 전극 패턴부 외부에 형성된 터미널 단자를 테스트 보드에 실장하는 단계를 포함하는 것을 특징으로 하는 노운 굳 다이의 번인 테스트 방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960030704A KR980012184A (ko) | 1996-07-26 | 1996-07-26 | 노운 굳 다이의 번인 테스트를 위한 번인 소켓과 그 테스트 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960030704A KR980012184A (ko) | 1996-07-26 | 1996-07-26 | 노운 굳 다이의 번인 테스트를 위한 번인 소켓과 그 테스트 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR980012184A true KR980012184A (ko) | 1998-04-30 |
Family
ID=66249102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960030704A KR980012184A (ko) | 1996-07-26 | 1996-07-26 | 노운 굳 다이의 번인 테스트를 위한 번인 소켓과 그 테스트 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR980012184A (ko) |
-
1996
- 1996-07-26 KR KR1019960030704A patent/KR980012184A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3014338B2 (ja) | パッケージングされない半導体チップのテスト装置 | |
US5726580A (en) | Universal wafer carrier for wafer level die burn-in | |
JP2002110751A (ja) | 半導体集積回路装置の検査装置および製造方法 | |
US5977784A (en) | Method of performing an operation on an integrated circuit | |
KR960011257B1 (ko) | 번인 소켓 및 이를 사용한 번인 테스트 방법 | |
KR100519657B1 (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
US20070285115A1 (en) | Universal wafer carrier for wafer level die burn-in | |
US6040706A (en) | Contactor and semiconductor device inspecting method | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
KR980012184A (ko) | 노운 굳 다이의 번인 테스트를 위한 번인 소켓과 그 테스트 방법 | |
KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
KR100679167B1 (ko) | 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드 | |
JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
KR0179094B1 (ko) | 노운 굿 다이 검사용 장치 | |
KR0169819B1 (ko) | 본딩 패드와 내부리드가 직접 전기적 연결되는 노운 굿 다이 제조 장치 | |
KR0181100B1 (ko) | 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치 | |
JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
KR950014752B1 (ko) | 인쇄회로보드를 이용한 노운 굳 다이 제조방법 | |
KR0125970B1 (ko) | 노운 굳 다이 어레이용 테스트 소켓 | |
KR0151827B1 (ko) | 리드프레임을 이용한 노운 굳 다이 제조방법 | |
JP3978142B2 (ja) | 検査用基板 | |
KR0181102B1 (ko) | 핀과 본딩 패드가 직접 전기적 연결되는 노운 굿 다이 제조 장치 | |
KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
KR980012659A (ko) | 멀티 칩 패키지의 테스트 소켓과 그 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |