KR980011211A - Multisense Vishal's arm / NTSC channel selection processing system - Google Patents
Multisense Vishal's arm / NTSC channel selection processing system Download PDFInfo
- Publication number
- KR980011211A KR980011211A KR1019960031585A KR19960031585A KR980011211A KR 980011211 A KR980011211 A KR 980011211A KR 1019960031585 A KR1019960031585 A KR 1019960031585A KR 19960031585 A KR19960031585 A KR 19960031585A KR 980011211 A KR980011211 A KR 980011211A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- unit
- channel selection
- arm
- sync
- Prior art date
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
본 발명은 멀티향 브이시알의 엔티에스/팔 채널선택 수단에 관한 것으로서, 종래에는 이러한 시스템이 단일 방송을 겨냥하여 설계 되어져 있기 때문에 엔티에스/팔 공용 수신 지역에서는 채널 선택시 방송 주파수 간섭으로 인한 선택 오류를 피하기 어려운 것이었다.The present invention relates to an entity / arm channel selection means of a multi-directional Vishal. In the conventional art, since such a system is designed for a single broadcast, a selection due to a broadcast frequency interference It was difficult to avoid errors.
본 발명은 종래의 이러한 문제점을 개선할 수 있도록 안테나가 연결된 변조부(14)와 연결되어져 있는 피엘엘부(15)와, 이 피엘엘부(15)로 부터 연결되어져서 수신되는 신호의 복합 동기 신호를 계수하여 해당되는 방송 방식에 맞는 엔티에스시/팔 계수값을 피엘엘 처리부 측으로 제공하는 엔티/팔 처리부(11) 및 동기/위상 처리부(12)와, 상기 엔티/팔 처리부(11)를 통하여 선택된 동기신호를 입력받아 피엘엘부(15)로부터 해당 신호를 제공받는 아이에프부(16)와, 이 아이에프부(16)로 부터 제공되는 비디오 신호로 부터 동기신호를 분리하는 동기 분리부(17)등을 포함한 구성으로 이뤄져 있는 것을 특징으로 하는 멀티향 브이시알의 팔/엔티에스시 채널선택 처리 시스템을 제공하는데 있다.In order to overcome the conventional problems, the present invention provides a PLL unit 15 connected to a modulator unit 14 connected to an antenna and a composite synchronous signal of a signal received and connected to the PLL unit 15 (11) and a synchronous / phase processing unit (12) for counting and counting the number of times and counting the number of times and counting the number of times A sync separator 17 for separating a sync signal from a video signal supplied from the eye fff unit 16, The present invention also provides a multi-directional Vishial arm / nodal channel selection processing system.
Description
본 발명은 멀티향 브이시알의 엔티에스시(NTSC)/팔(PAL) 공용 수신 시스템에서 채널 선택의 간섭을 방지할수 있도록한 수단에 관한 것으로서, 이는 특히 이러한 시스템에서 시스템을 엔티에스시/팔 로 설계하였을 때의 채널 선택시 이용 주파수 계통이 다름으로 인한 채널 선택 작업시의 오류를 적극적으로 줄일수 있도록 한 것이다.The present invention relates to a means for preventing the interference of channel selection in an NTSC / PAL common receiving system of multi-directional Vials, The proposed scheme can actively reduce errors in channel selection due to the different frequency system used when designing the channel.
브이시알 시스템은 티브이 수상기와 함께 범용적으로 이용되고 있는 전자기기로서 이러한 브이시알 시스템의 일반적인 회로 블록도는 도1과 같이 나타내었다.The Vishial system is an electronic device commonly used with a TV receiver. A typical circuit block diagram of such Vishal system is shown in FIG.
여기서는 브이시알 시스템의 안테나(23)로부터 정규 방송신호를 수신하여 채널선국 작업을 하는 튜너(24)와, 이 튜너(24)에서 제공된 선국신호를 위상 록 루프(PLL; Phase Locked Loop) 제어하는 위상 록 루프 회로(25)와, 브이시알 시스템을 제어하는 마이크로 프로세서 (22)와, 오에스디 화면을 생성하는 오에스디 회로(31)와, 브이시알 시스템의 채널 메모리(32)와, 리모콘 송신기와 함께 각종키 조작의 키 매트릭스(21)와, 녹화/재생 데크동작을 하는 데크(26)와, 알에프 변환기(28), 비디오 신호 처리의 비디오 블럭(29), 티브이 수상기부(30) 등을 포함한 구성으로 이뤄져 있다.A tuner 24 for receiving a regular broadcast signal from a Vishal system antenna 23 and performing channel channel selection work and a phase control loop for controlling a phase-locked loop (PLL) of a channel selection signal provided by the tuner 24 A lock loop circuit 25, a microprocessor 22 for controlling the Vishal system, an OSD circuit 31 for generating an OSD picture, a Vishal system channel memory 32, and a remote control transmitter A key matrix 21 for various key operations, a deck 26 for performing a recording / reproducing deck operation, a configuration including an RF converter 28, a video block 29 for video signal processing, a television receiver 30, .
이러한 종래의 브이시알 시스템에서 티브이 방송 프로그램 등을 브이시알 테이프에 녹화할 경우에는 키매트릭스(21)로부터 녹화키를 누르게 되면 데크(26)가 서보회로의 제어에 의하여 구동하여 녹화가 진행되는 것이다.When recording a TV program or the like on a vial tape in such a conventional vial system, if the recording key is depressed from the key matrix 21, the deck 26 is driven by the control of the servo circuit and recording progresses.
또, 상기와 같은 종래 시스템에서는 도2 및 도3과 같은 주파수 합성방식의 튜닝 수단으로 채널 선국 작업이 수행되는 것으로서, 여기서는 시스템 제어부의 타이머 마이크로 컴퓨터(21)와, 튜너(22), 피아이에프부(27), 비디오 프로세서(28)등과 함께 채널 기억/설정 동작 등이 수행되는 것이다.In the conventional system as described above, the channel selecting operation is performed by the tuning means of the frequency synthesizing system as shown in FIGS. 2 and 3. The channel selecting operation is performed by the timer microcomputer 21 of the system control unit, the tuner 22, (27), the video processor (28), and the like.
상기 주파수 합성방식의 튜닝 수단(FS; Frequency synthesizer, Tuning System)은 기준 주파수(수정진동자(X-tal을 이용해서 기준 주파수를 정함)의 위상과 비교하려는 주파수의 위상을(선국하고자 하는 각 채널의 국부발진 주파수) 일치시키도록 제어해서 원하는 채널l의 정확한 국부 발진 주파수를 만들어 선국하는 방식이다.The frequency synthesizer (FS) of the frequency synthesizing system adjusts the phase of the frequency to be compared with the phase of the reference frequency (quadrature oscillator (which determines the reference frequency using X-tal) The local oscillation frequency of the desired channel 1 is controlled so as to match the local oscillation frequency.
이때의 동기신호 검출은 도2 및 도3과 같이 피아이에프부(47)에서 검파된 비디오 신호가 비디오 프로세서(TA 8605N;48)의 4번 핀으로 입력되면, 25번 핀으로 동기분리된 신호가 피아이에프부(47)의 동기검파 아이시(LM 567C) 3번 핀으로 입력된다. 그런 다음 5, 6번 핀에 연결된 RC의 기준 주파수(fo=15734Hz)와 비교하여 일치하면 타이머 마이크로 컴퓨터(41)에 논리 0의 신호를 출력한다. 이 신호의 레벨(논리 1 또는 0)로써 타이머 마이크로 컴퓨터(41)는 동기신호 유/무를 판단하여 선국동작을 실행한다.In this case, when the video signal detected by the pierce unit 47 is input to the fourth pin of the video processor (TA 8605N) 48 as shown in FIGS. 2 and 3, Is input to the pin 3 of the synchronous detection eye (LM 567C) of the pie-ear part 47. Then, when it is compared with the reference frequency (fo = 15734 Hz) of the RC connected to pins 5 and 6, it outputs a signal of logic 0 to the timer microcomputer 41. The timer microcomputer 41 judges whether or not there is a synchronizing signal at the level of this signal (logic 1 or 0) and executes the channel selecting operation.
또, 방송선국을 하기 위해 타이머 마이크로 컴퓨터(41)와 튜너(42)측의 피엘엘 아이시(43)는 다음과 같은 동작을 수행한다.In addition, the timer microcomputer 41 and the PLL icon 43 on the tuner 42 side perform the following operations to select a broadcast station.
즉, 타이머 마이크로 컴퓨터(41)로 부터 18 비트(bit) 데이터는 피엘엘 아이시(43)로 전송되며, 피엘엘 아이시(43)로 입력되는 18 비트 데이터는 엔티에스시 일경우 처음 4 비트는 밴드선택 스위치 데이터(팔방식 4비트) , 다음 14 비트 중 상위 9 비트는 메인 카운터 디바이더로 입력되는 데이터( 팔방식 10 비트) 이고, 하위 5 비트는 스웰로우 카운터 디바이더(Swallow Counter Divider)로 입력되어(팔방식은 5 비트) 국부 발진 주파수를 결정되게 되는 것이다.That is, the 18-bit data from the timer microcomputer 41 is transmitted to the PLL eye-code 43, and the 18-bit data input to the PLL eye- The upper 9 bits of the next 14 bits are the data (10-bit type) input to the main counter divider, and the lower 5 bits are input to the Swallow Counter Divider And the local oscillation frequency is determined.
각 채널에 대한 18비트 데이터 값은 타이머 마이크로 컴퓨터(41)에 기억 되어져 있으며, 이 데이터는 이네블(ENABLE) 단자가 논리 1일때만 유효하다.The 18-bit data value for each channel is stored in the timer microcomputer 41, and this data is valid only when the ENABLE terminal is logic 1.
한편, 상기 피엘엘 아이시(43)는 채널 업 1, 다이렉트(Direct) 선국시, 타이머 마이크로 컴퓨터(41)로부터 그 채널에 해당하는 데이터, 이네블, 클럭 신호가 피엘엘 아이시(43)로 입력되며, 데이터 신호는 18 비트의 직렬 데이터로서 각 채널에 해당하는 바이너리 코드(binary code)가 타이머 마이크로 컴퓨터(41)내에 기억 되어져 있으며, 입력되는 밴드 스위치 데이터에 의해 피엘엘 아이시(43)의 밴드선택 3개의 핀들중 하나가 논리 0가 되어 동조 회로(44)의 각 입력단자(VL/VH/u)로 12V가 입력된다.On the other hand, at the time of channel up 1 and direct tuning, the PLL isochronous 43 receives data, enable and clock signals corresponding to the channels from the timer microcomputer 41 to the PLL iso 43 The data signal is 18-bit serial data, and a binary code corresponding to each channel is stored in the timer microcomputer 41. By the band switch data, One of the three band selection pins becomes a logic 0, and 12V is input to each input terminal (VL / VH / u) of the tuning circuit 44.
4 비트(Band SW DATA) 다음에 입력되는 14 비트 중 상위 9 비트는 시스템의 메인 카운터(Main Counter)로, 하위 4 비트는 스웰로우(swallow) 카운터로 입력되어 프로그래머블(programmable) 카운터의 분주를 결정하게 된다.The upper 9 bits of the 14 bits input after 4 bits (Band SW DATA) are input to the main counter of the system and the lower 4 bits are input to the swallow counter to determine the division of the programmable counter .
일례로, fr : 기준 주파수로서 4MHz를 512 분주한 주파수, fs : 비교 주파수로서 입력되는 국부 발진 주파수를 8 x 32 x (M+3/32) 분주한 주파수, fr : VCO의 발진 주파수(prescater 입력주파수, 국부발진 주파수)이며, VCO(Vottage Contralled oscillator)의 출력 fo (국부발진 주파수)을 프리 스케일러, 프로그래머블 카운터등을통해 분주한 fs와 기준 주파수 fr(78125KHz)과 위상을 비교하여 그 차를 D-A 컨버터(converter)를 통해 직류전압으로 변환하고, 국부 발진기(45)의 튜닝 전압으로 가한다.Fr is a frequency obtained by dividing 4 MHz by 512 as a reference frequency, fs is a frequency obtained by dividing a local oscillation frequency inputted as a comparison frequency by 8 x 32 x (M + 3/32), fr is an oscillation frequency of a VCO (Local oscillation frequency) of the VCO (VCO) is compared with the frequency fs (78125 KHz) divided by the prescaler or programmable counter, Converts it into a DC voltage through a converter, and applies it to the tuning voltage of the local oscillator 45.
그러면, VT 전압의 변화에 따라 바뀐 국부 발진 주파수(fo)가 다시 프리스케일러로 입력되어 똑같은 경로를 통해 fr과 위상 비교된다. 즉, fr=fs가 될 때까지 계속 루프를 돌면서 위상을 비교하며 VT 전압을 바꾼다.Then, the local oscillation frequency (fo) changed according to the change of the VT voltage is input to the prescaler again, and the phase is compared with fr through the same path. That is, until the fr = fs, the loop continues to compare the phases and change the VT voltage.
또, 원하는 채널을 선택하면 타이머 마이크로 컴퓨터(41)는 그 채널에 해당하는 18 비트의 데이터를 피엘엘 아이시(43)로 출력하고, 피엘엘 아이시(43)는 해당 채널의 국부발진 주파수(fo)를 내보낸다.When the desired channel is selected, the timer microcomputer 41 outputs 18-bit data corresponding to the channel to the PLL eye 43, and the PLL isochronous 43 outputs the local oscillation frequency of the channel fo).
데이터 출력 후 50ms가 지난 다음 타이머 마이크로 컴퓨터(41)는 SYNC 유, 무를 판단하여 아래와 같이 선국동작의 경로를 달리한다.50ms after the data is output, the timer microcomputer 41 determines the presence or absence of the SYNC signal and changes the channel selection path as follows.
즉, 데이터 출력 후 타이머 마이크로 컴퓨터(41)의 SYNC 단자로 논리 0가 입력되는 경우에는 윈도서치(WINDOW search) 동작을 수행하고, 논리 1이 입력되면 동기 서치(SYNC Search) 동작을 수행한다.That is, when data 0 is input to the SYNC terminal of the timer microcomputer 41 after data output, a WINDOW search operation is performed, and when logic 1 is input, a SYNC search operation is performed.
상기에서 동기서치 동작은 처음 출력된 데이터 값을 5씩 증가시켜 나가고, 5 스텝을 증가시켜도 동기 신호가 검출되지 않으면 원래 데이터를 5 스텝 감소시켜 출력한 다음, 데이터 값을 5씩 증가시켜 5 스텝까지 증가시킨다.If the synchronous signal is not detected even if the number of steps is increased by 5 steps, the original data is decreased by 5 steps and then the data value is incremented by 5 to 5 steps .
데이터 값이 1씩 변화할 때마다 국부 발진 주파수는 fr x 8 (62.5KHz) 만큼 변하므로 1 스텝 변할 때 국부발진 주파수는 62.5KHz x 5 = 312.5KHz가 변한다.The local oscillation frequency changes by fr x 8 (62.5 kHz) every time the data value changes by 1, so the local oscillation frequency changes by 62.5 kHz x 5 = 312.5 kHz in one step change.
SYNC search 중 어느 스텝에서 든지 SYNC 신호가 검출되면, SYNC search 동작을 중지하고 윈도서치 동작을 수행한다. 반면, 모든 스텝을 스위프(sweep)하여도(± 6 스텝 스위프) SYNC 신호가 검출되지 않으면 타이머 마이크로 컴퓨터(41)는 처음 출력한 데이터를 그대로 피엘엘 아이시(43)로 내보내고 (국부발진 주파수는 fo로 고정) 선국동작을 완료한다.If a SYNC signal is detected at any step in the SYNC search, the SYNC search operation is stopped and a window search operation is performed. On the other hand, if the SYNC signal is not detected even if all the steps are swept (± 6 step sweep), the timer microcomputer 41 outputs the first output data to the PLL eye 43 as it is (the local oscillation frequency is fo) to complete tuning operation.
또, 윈도서치의 경우에는 SYNC 신호를 검출한 다음, 데이터값을 1씩 증가(감소)시켜 에이에프티 윈도(AFT WINDOW)를 찾는다.In the case of the window search, the SYNC signal is detected, and then the data value is incremented (decreased) by one to find the AFT WINDOW.
1 스텝에 대한 국부발진 주파수의 변화분은 62.5KHz이며 윈도서치의 범위는 fo±1.875MHz (±30 step)이다. SYNC 신호검출 주파수에서 AFT - 를 검출할 때까지 데이터를 1씩 증가(52.5KHz 씩 증가)시킨다.The change in the local oscillation frequency for one step is 62.5 KHz and the range of the window search is fo ± 1.875 MHz (± 30 step). Increase the data by 1 (increase by 52.5 KHz) until AFT - is detected at SYNC signal detection frequency.
30 스텝(+ 1.875MHz) 증가시키고 난 다음 데이터를 1씩 감소시켜 fo - 1.875MHz까지 감소시킨다.Increase by 30 steps (+ 1.875MHz) and then decrease the data by 1 to reduce to fo - 1.875MHz.
주파수를 증가시켜 AFT - 가 검출되는 점을 'a'라 하고, 주파수를 감소시켜 AFT + 가 검출되는 점을 'b'라고 하면 타이머 마이크로 컴퓨터(41)는 최적 조정을(6점 검출시 데이터 - 1스템)으로 하여 피엘엘 아이시(43)에 데이터 출력하여 AFT 동작을 완료하고 선국동작을 끝낸다.The timer microcomputer 41 determines that the AFT + is detected by setting the frequency to be 'a' and the point at which the AFT + is detected by decreasing the frequency to 'b' 1 stem) and outputs the data to the Peltier eye 43 to complete the AFT operation and end the channel selection operation.
이때, 타이머 마이크로 컴퓨터(41)가 에이에프티 윈도 설정 과정은 다음과 같이 이뤄지고 있다.At this time, the timer microcomputer 41 sets the AF TV window as follows.
i) 초기 출력 데이터가 AFT WINDOW 안에 있음i) Initial output data is in AFT WINDOW
1 스텝(62.5KHz)씩 증가시켜 AFT - 가 검출되면 반대로 1 스텝씩 감소시켜 나간다.When AFT - is detected by increasing by one step (62.5 KHz), it is decreased by 1 step in reverse.
AFT + 가 검출되면, AFT + 검출되기 바로전의 스텝 데이터를 피엘엘 아이시(43)로 보내고 선국을 완료한다.When AFT + is detected, step data immediately before AFT + detection is detected is sent to the PLI-ELISA 43 and the channel selection is completed.
ii) 초기 출력 데이터가 AFT WINDOW 아래쪽에 있음.ii) The initial output data is below AFT WINDOW.
이 경우, 타이머 마이크로 컴퓨터(41)는 논리 0로 판정하여 1 스텝씩 감소시켜 나가며, AFT - 를 검출한 후에도 계속 1 스텝씩 감소시켜 AFT +를 찾고, AFT +가 검출되면, AFT +가 검출되기 바로전 스텝의 데이터를 피엘엘 아이시(43)로 보내고 선국을 완료한다.In this case, the timer microcomputer 41 determines a logic 0 and decreases it by one step. After detecting the AFT -, the timer microcomputer 41 continues to decrease the value by one step to find AFT +. When AFT + is detected, AFT + The data of the immediately preceding step is sent to the PI ELISA 43 and the selection is completed.
iii) 초기 출력 데이터가 AFT WINDOW 위쪽에 있음.iii) The initial output data is above the AFT WINDOW.
이 경우, 타이머 마이크로 컴퓨터(41)는 논리 1로 판정하여 1 스텝씩 증가시켜 나가며, AFT + 를 검출한 후에도 계속 1 스텝씩 증가시키고, AFT -를 검출한 후에는 반대로 1 스텝씩 감소시켜 다시 AFT +를 찾는다.In this case, the timer microcomputer 41 determines that the logic value is 1 and increments by one step. After detecting the AFT +, the timer microcomputer 41 continues to increment by one step. After detecting the AFT - Look for +.
AFT +가 검출되면, AFT +가 검출되기 바로전 스텝의 데이터를 피엘엘 아이시(43)로 보내고 선국을 완료한다.When AFT + is detected, data of the step immediately before AFT + is detected is sent to PLI-ELISA 43 and the channel selection is completed.
단, 스텝을 증가 또는 감소시켜도(fo±1.875MHz 변화) AFT + 또는 AFT -가 검출되지 않으면 방송이 없는 것으로 간주하고 최초 출력한 데이터(국부발진 주파수 = fo)를 피엘엘 아이시(43)로 출력하고 선국동작을 종료한다.However, if AFT + or AFT- is not detected even if the step is increased or decreased (fo ± 1.875 MHz), the data (local oscillation frequency = fo) And terminates the channel selection operation.
또, 선국 완료후 AFT 동작은 외부 요인에 의해 (방송국에서 보내는 각 채널의 RF 주파수가 틀어지는 것과 같은 외부 변화) AFT 출력전압이 바뀔 때 행해지는 것으로서, i) RF 주파수가 원래의 채널 주파수보다 크게 들어올 때; 타이머 마이크로 컴퓨터(41)로 입력되는 AFT 전압이 커져서 AFTWINDOW(1.8124The AFT operation after completion of channel selection is performed when an AFT output voltage is changed due to an external factor (an external change such as an RF frequency of each channel sent from a broadcasting station is changed), i) the RF frequency is larger than the original channel frequency time; The AFT voltage input to the timer microcomputer 41 becomes large and becomes AFTWINDOW (1.8124
V)를 벗어나면 피엘엘 아이시(43)로 보내는 데이터 값을 1 스텝(62.5KHz) 증가시켜 보낸다. 따라서, 국부발진 주파수가 커지므로, RF 주파수 변화를 보상해 주고 AFT 전압은 WINDOW 안으로 들어온다.V), it increments the data value to be sent to the PICKER 43 by one step (62.5 KHz). Therefore, since the local oscillation frequency increases, the RF frequency change is compensated, and the AFT voltage enters the WINDOW.
ii) RF 주파수가 원래 채널의 RF 주파수보다 작게 들어올 때; 타이머 마이크로 컴퓨터(41)로 입력되는 AFT 전압이 작아져서 AFT WINDOW(1.875V)를 벗어나면 피엘엘 아이시(43)로 보내는 데이터 값을 1 스텝(62.5KHz) 증가시켜 보낸다. 따라서, 국부발진 주파수가 작아지므로, RF 주파수 변화를 보상해 주고 AFT 전압은 WINDOW 안으로 들어온다.ii) when the RF frequency is less than the RF frequency of the original channel; When the AFT voltage input to the timer microcomputer 41 becomes smaller and the AFT WINDOW (1.875 V) is exceeded, the data value to be sent to the PLL is increased by one step (62.5 KHz). Therefore, since the local oscillation frequency becomes smaller, the RF frequency change is compensated and the AFT voltage enters the WINDOW.
이와 같이 종래에는 상기와 같은 동작을 통하여 주파수 합성 방식에 의한 채널 선국 동작이 수행되는 것이며 이 과정에서 타이머 마이크로 컴퓨터(41)와 연결된 시스템 마이크로 컴퓨터는 상기와 같은 방식으로 등록된 채널에 대한 서칭 동작을 수행하여 사용자가 채널 선택시마다 선택한 채널을 찾아내어 수신 동작을 행하는 것이었다.The system microcomputer 41 connected to the timer microcomputer 41 performs a search operation on the registered channel in the same manner as described above. And the user finds the selected channel each time the channel is selected and performs the receiving operation.
한편, 멀티향 브이시알에서 각국에 수출되는 시스템은 다음과 같은 방송 방식을 고려하여 설계하여야 하여야 하는 것이었다.On the other hand, the system exported from Multipurpose Vishial to each country should be designed considering the following broadcasting system.
이와 같이 종래에는 상기와 같은 방송 방식을 고려하여 시스템이 설계될 경우에는 수신 시스템 자체가 엔티에스시 방식으로 설계 되어져 있는 경우에는 팔 방송 수신을 할수 없기 때문에 상기와 같은 채널 설정 작업시에 방송 방식의 차이로 인한 채널 기억에 오류를 이를킬수 있기 때문에 바람직한 것이 못되었다.In the case where the system is designed in consideration of the broadcasting system as described above, when the receiving system itself is designed as an entity system, it is impossible to receive the broadcasting signal. Therefore, This is not desirable because it causes errors in channel memories due to differences.
본 발명의 목적은 상기와 같은 문제점을 개선할 수 있도록 상기 시스템에는 수신되는 신호의 복합 동기 신호를 계수하여 해당되는 방송 방식에 맞는 엔티에스시/팔 계수값을 피엘엘부 측으로 제공하는 엔티/팔 처리부 및 동기/위상 처리부와, 상기 엔티/팔 처리부를 통하여 선택된 동기신호를 입력받아 피엘엘부로 부터 해당 신호를 제공받는 아이에프부와, 이 아이에프부로 부터 제공되는 비디오 신호로 부터 동기신호를 분리하는 동기 분리부 및 동기/위상처리부등을 포함한 구성의 멀티향 브이시알의 팔/엔티에스시 채 널선택 처리 시스템에 특징이 있는 것이다.An object of the present invention is to provide a system and method for improving the above-mentioned problems by providing an ent / arm processing unit for counting a composite synchronous signal of a received signal and providing entity time / And an I / F unit for receiving a sync signal selected through the entity / arm processing unit and receiving a corresponding signal from the PLL unit, and a sync signal separator for separating a sync signal from a video signal provided from the sync signal / The present invention is characterized by a multi-directional Vishial arm / entity channel selection processing system including a synchronous separation unit and a synchronization / phase processing unit.
이하에서 이를 첨부된 도면과 함께 좀 더 상세히 설명하므로써 본 발명의 보다 구체적인 특징들이 이해될 수 있을 것이다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도1은 일반적인 브이시알(VCR;Video Cassette Recorder) 시스템의 회로 블록도.1 is a circuit block diagram of a general VCR (Video Cassette Recorder) system.
도2는 도1과 관련된 주파수 합성 채널 선택부를 발췌하여 나타낸 참고도.FIG. 2 is a reference diagram excerpted from a frequency synthesis channel selection unit related to FIG. 1; FIG.
도3은 도1에서 동기신호 검출 동작을 알기위한 참고도.3 is a reference diagram for understanding the synchronization signal detection operation in FIG.
도4는 본 발명의 시스템 회로 블록도.4 is a system circuit block diagram of the present invention.
도5는 본 발명의 채널선택 처리 수순을 나타낸 참고도.5 is a reference diagram showing the channel selection processing procedure of the present invention.
* 도면의 주요 부분에 대한 부호 설명DESCRIPTION OF REFERENCE NUMERALS
11:엔티/팔 처리부 12:동기/위상 처리부11: entity / arm processing unit 12: synchronization / phase processing unit
13:오에스디부 14:변조부13: ODS division 14: Modulation section
15:피엘엘부 16:아이에프부15: Piel Ebu 16: Aifvu
17:동기 분리부 18:비디오/오디오 처리부17: Sync separation unit 18: Video / audio processing unit
즉, 도4는 본 발명에 멀티향 브이시알의 팔/엔티에스시 채널선택 처리 시스템의 요부 회로 블록을 나타 내었다.That is, FIG. 4 shows the main circuit block of the system for selecting the multi-directional Vishial arm / NTSC according to the present invention.
여기서는 안테나가 연결된 변조부(14)와 연결 되어져 있는 피엘엘 처리부(15)와, 이 피엘엘 처리부(15)로부터 연결 되어져서 수신되는 신호의 복합 동기 신호를 계수하여 해당되는 방송 방식에 맞는 엔티에스시/팔 계수값을 피엘엘 처리부 측으로 제공하는 엔티/팔 처리부(11) 및 동기/위상 처리부(12)와, 상기 엔티/팔 처리부(11)를 통하여 선택된 동기신호를 입력받아 피엘엘부(15)로 부터 해당 신호를 제공받는 아이에프부(16)와, 이 아이에프부(16)로 부터 제공되는 비디오 신호로 부터 동기신호를 분리하는 동기 분리부(17)등을 포함한 구성으로 이뤄져 있다.Here, the PLL processing unit 15 connected to the modulation unit 14 to which the antenna is connected is connected to the PLL processing unit 15 to count the composite synchronous signal of the signal received and connected to the corresponding entity An antialiasing processing unit 11 and a synchronization / phase processing unit 12 for providing the time / count value to the PLL processor unit 11 and a PLL unit 15 for receiving the synchronization signal selected through the entity / And a sync separator 17 for separating a sync signal from a video signal provided from the eye flaw section 16. The sync separator 17 separates the sync signal from the video signal supplied from the eye fff section 16,
상기에서 미설명 부호 18은 비디오/오디오 처리부, 13은 오에스디부이다.In the above, reference numeral 18 denotes a video / audio processing unit, and 13 denotes an OSD unit.
이러한 본 발명은 브이시알 시스템에서는 도4 및 도5와 같이 변조부(14)에서는 안테나로부터 유기되는 신호를 CH3과 CH4로부터 입출력을 처리하고, 이를 후단의 피엘엘부(15)로 넘겨 준다.In the Vishill system, as shown in FIGS. 4 and 5, the modulator 14 processes input and output signals from the CH3 and CH4 signals transmitted from the antenna, and passes the signals to the PEEL unit 15 at the subsequent stage.
피엘엘부(15)는 입력 신호를 증폭하고 타이머 마이크로 컴퓨터로 부터 제공되는 튜닝 정보를 입력받음으로부터 시작되는 PLL처리의 동작을 행하고있으며 그 신호로부터 원하는 정보가 입력되면 그 신호정보가 들어옴을 감지하여 선택하는 동작을 수행하게 되는 것이다.The PLL unit 15 amplifies the input signal and performs a PLL process operation starting from receiving the tuning information provided from the timer microcomputer. When desired information is input from the signal, the PLL unit 15 detects that the signal information is received, And the like.
이후 아이에프부(16)를 통하여 피엘엘부(15)에서 선택된 신호를 받아들여 중간주파수로 변환된 신호를 증폭처리한 뒤 이득제어를 하여 신호를 처리함으로서 원하는 정보를 화상 구성하기 위한 상태인 비디오신호를 얻게되는 것이다.Thereafter, the selected signal is received through the aperture unit 16 to amplify the signal converted to the intermediate frequency, and the gain control is performed to process the signal. Thus, a video signal .
이 비디오 신호는 동기 분리부(17)를 통하여 C.SYNC를 Y신호와 분리하여서 C SYNC만을 엔피/팔 처리부(11)로 입력한다. 이 신호로부터 엔티/팔처리부(11)는 C SYNC의 개수를 계수하여 64μs와 625μs로 분리하여 그 계수값에 따라 엔티에스시에 해당하는 신호를 피엘엘부(15)로 재 송부하여 준다.This video signal separates the C.SYNC from the Y signal through the sync separation unit 17 and inputs only the SYNC to the arm / From this signal, the entity / arm processing unit 11 counts the number of C SYNC and separates the signal into 64 microseconds and 625 microseconds, and re-transmits a signal corresponding to the entity signal to the PEEL unit 15 according to the count value.
상기 피엘엘부(15)에서는 엔티에스시/팔에 관한 피엘엘 정보를 전달받아 기준정보를 획득한 프로그램을 정확히 구동하여 채널을 선택할수 있으며 이 정보를 오에스디부(13)로 입력하여 기준 싱크로부터 처리된 내용을 비디오 블루패턴에 실어 출력하게 되는 것이다.The PLIEL unit 15 receives the PLL information about the TS / ARM and receives the reference information and can precisely drive a program obtained by selecting the channel. The PLL unit 15 inputs the information to the OSD unit 13, And outputs the processed contents on a video blue pattern.
한편, 이러한 동작을 도6과 같이 살펴보면 시스템에서 사용자의 채널선국 정보가 입력되면 입력정보의 신호 선택 및 해당 신호를 출력하고, 프로그램 복합동기 신호가 있는가를 체크하여 있으면 복합동기 신호 개수를 게산한다.6, when the channel selection information of the user is inputted in the system, signal selection of the input information and the corresponding signal are output, and if it is checked whether there is the program composite synchronization signal, the number of the composite synchronization signal is calculated.
이후 동기 개수가 64 μS이면 엔티에스시로 보고 위상 검출 신호와 일치 시키며, 위상 반전이 있는가를 체크하여 있으면 팔 피엘엘 출력과 선택 작업을 행하게 되는 것이다.If the number of synchronizations is 64 μS, it will be regarded as a sine-tied sine and the result will be matched with the phase detection signal. If it is checked whether there is a phase inversion, the arithmetic operation will be performed.
또, 상기에서 동기 개수가 64 μS 이상 일때는 처음으로 가고, 작을때는 동기 개수가 63.5 μS의 팔 신호로 보고 위상 반전을 체크하여 팔 피엘엘 출력을 발생 시키는 것이며, 엔티에스시일경우에는 엔티에스시 피엘엘 출력을 발생 시킨다.If the number of synchronizations is equal to or greater than 64 μS, the number of synchronizations is equal to 63.5 μS. When the number of synchronizations is equal to or greater than 64 μS, Generates a PLL output.
이러한 본 발명은 엔티에스시/ 팔 수신 멀티향 브이시알에서 채널선국시 2가지 방송 방식의 상이로 말미암은 채널 설정의 오류를 사전에 없앨수 있기 때문에 이러한 시스템의 신뢰성을 양호히 보장할 수 있는 것이다.The present invention can reliably prevent the erroneous setting of the channel due to the difference of the two broadcasting schemes at the time of channel selection in the multiservice VISIR of the ent / Si receiver.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031585A KR980011211A (en) | 1996-07-30 | 1996-07-30 | Multisense Vishal's arm / NTSC channel selection processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031585A KR980011211A (en) | 1996-07-30 | 1996-07-30 | Multisense Vishal's arm / NTSC channel selection processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
KR980011211A true KR980011211A (en) | 1998-04-30 |
Family
ID=66250074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960031585A KR980011211A (en) | 1996-07-30 | 1996-07-30 | Multisense Vishal's arm / NTSC channel selection processing system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR980011211A (en) |
-
1996
- 1996-07-30 KR KR1019960031585A patent/KR980011211A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4408349A (en) | Receiver provided with a frequency synthesizer capable of storing fine tuning information | |
US4405947A (en) | Dual search mode type tuning system | |
US4302778A (en) | AFT-wide automatic frequency control system and method | |
US5771080A (en) | Television signal tuning device | |
US5107335A (en) | Automatic frequency control method and receiving apparatus using thereof | |
JP2715347B2 (en) | Synchronization system | |
KR980011211A (en) | Multisense Vishal's arm / NTSC channel selection processing system | |
KR950009212B1 (en) | Channel display method in vs tunning receiver | |
KR100221724B1 (en) | Method for auto-setting reserve recording in vcr | |
KR19980031525A (en) | How to prevent channel skipping in Vishial system | |
JP2940743B2 (en) | Tuning device | |
JP2766271B2 (en) | Electronic tuning system | |
JP2725270B2 (en) | Television receiver | |
KR980011364A (en) | Vishal system channel-cancellation processing method | |
KR980008907A (en) | How to process channel selection by specifying the Vishal channel map position | |
JPH03117222A (en) | Receiver of voltage synthesizer system | |
KR19980014115U (en) | VSI with Unsuitable Channel Memory Protection | |
KR19990026326A (en) | Automatic channel storage method of VSI system | |
KR19980084496A (en) | How to display auto search status in VSI system | |
KR930008469B1 (en) | Window searching frequency synthesis tunning method | |
KR0127530B1 (en) | Automatic channel switching method using color-killer signal | |
JPS6028450B2 (en) | Channel selection device | |
JPH0685613A (en) | Channel selection presetting method | |
KR19980017891A (en) | Canceling Channel without Audio Carrier in VSI with Frequency Synthesized Channel Reception | |
JPH0564094A (en) | Tuning device for television receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |