KR980010548A - 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 - Google Patents

액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 Download PDF

Info

Publication number
KR980010548A
KR980010548A KR1019960027655A KR19960027655A KR980010548A KR 980010548 A KR980010548 A KR 980010548A KR 1019960027655 A KR1019960027655 A KR 1019960027655A KR 19960027655 A KR19960027655 A KR 19960027655A KR 980010548 A KR980010548 A KR 980010548A
Authority
KR
South Korea
Prior art keywords
insulating film
bus line
forming
organic insulating
gate
Prior art date
Application number
KR1019960027655A
Other languages
English (en)
Other versions
KR100213966B1 (ko
Inventor
김정현
박성일
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960027655A priority Critical patent/KR100213966B1/ko
Priority to FR9708020A priority patent/FR2751131B1/fr
Priority to JP9191987A priority patent/JPH1082997A/ja
Priority to GB9714111A priority patent/GB2315158B/en
Priority to US08/889,096 priority patent/US6188452B1/en
Priority to DE19729176A priority patent/DE19729176C2/de
Publication of KR980010548A publication Critical patent/KR980010548A/ko
Application granted granted Critical
Publication of KR100213966B1 publication Critical patent/KR100213966B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명의 액티브 매트릭스 액정표시장치의 제조방법은 투명기판 위에 게이트버스라인에서 분기하는 게이트전극을 형성하는 공정과, 유기절연막으로 게이트절연막(23)을 형성하는 공정과, 이 게이트절연막 표면을 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면처리한 후 반도체층을 게이트전극부의 게이트절연막 위에 형성하는 공정과, 이 반도체층과 접촉되도록 데이터버스라인(15)에서 분기하는 소스／드레인전극을 형성하는 공정과, 소스／드레인전극을 형성한 후 노출 된 반도체층 표면에 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면처리한 후 유기절연막으로 보호막(26)을 형성하는 공정을 포함하도록 하여 스위칭 소자의 안정적인 특성을 유지하며 화질과 콘트라스트의 저하없이 높은 개구율을 구현하는 액티브 매트릭스 액정표시장치를 제공하는 데 있다.

Description

액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
제1도는 일반적인 액티브 매트릭스 액정표시장치의 일부를 나타내는 기본구조 사시도.
제2도는 종래의 액티브 매트릭스 액정표시장치의 일부 평면도.
제3도는 제2도의 Ⅲ－Ⅲ선을 절단하여 나타내는 종래의 액티브 매트릭스 액정표시장치의 제1기판(3)의 단면도.
제4도는 종래의 게이트버스라인 및 데이터버스라인의 교차점을 나타내는 사시도.
제5도는 발명의 액티브 매트릭스 액정표시장치의 일부 평면도.
제6도, 제7도는 제5도의 Ⅵ－Ⅵ선을 절단하여 나타내는 본 발명의 액티브 매트릭스 액정 표시장치의 제1기판(3)의 제조공정 단면도.
제8도, 제9도, 제10도는 본 발명의 적용이 가능한 액티브 매트릭스 액정표시장치의 제1기판(3)의 단면도
＊ 도면의 주요부분에 대한 부호의 설명
(1) : 편광판 (22) : 반도체층
(2) : 제2기판 (25) : 오믹접촉층
(3) : 제1기판 (26) : 보호막
(4) : 화소전극 (40) : 액정
(15a) : 소스전극 (8) : TFT
(15) : 데이터버스라인 (15b) : 드레인전극
(17a) : 게이트전극 (17) : 게이트버스라인
(11),(11') : 투명기판 (23) : 게이트절연막
(35) : 양극산화막 (31) : 콘택홀
(36a) : BCB막의 가스 플라즈마 처리된 계면
(36b) : 반도체층의 가스 플라즈마 처리된 계면
본 발명은 박막 트랜지스터(이하TFT라 칭한다)를 포함하는 액티브 매트릭스 액정표시장치의 제조방법 및 그 제조방법에 의하여 제조되는 액티브 매트릭스 액정 표시장치의 구조에 관한 것으로써 특히 TFT의 제조방법 및 구조에 관한 것이다.
일반적인 액티브 매트릭스 액정표시장치의 일부를 나타내는 기본구조 사시도인 제1도에서 보는 것처럼 액정표시장치는 매트릭스상으로 복수의 화소가 배치된 기판(이하 제1기판이라 칭한다)를 갖고 있다.
제1기판(3)의 액정표시부의 각 화소전극(4)은 인접하는 2개의 게이트버스라인(17)과 인접하는 2개의 데이터버스라인(15)이 교차하여 만드는 부분에 배치된다.
상기 게이트버스라인(17)은 수평 방향으로 형성되고 상기 게이트버스라인(17)에서 분기한 게이트전극(도면에 표시되지 않음)이 종 방향으로 복수개 형성된다.
한편 상기 데이터버스라인(15)은 종 방향으로 형성되고 상기 데이터버스라인(15)에서 분기한 소스전극(도면에 표시되지 않음)이 수평 방향으로 복수개 형성된다.
상기 게이트버스라인(17)과 데이터버스라인(15)이 교차하는 부분에 TFT(8)가 형성되고 상기 TFT(8)는 화소전극(4)과 전기적으로 접촉되도록 형성되어 있다.
한편 액정표시장치는 칼라필터층(38)과 공통전극(37)이 형성된 기판(이하 제2기판이라 칭한다)이 있다. 상기 제1기판(3)과 제2기판(2)은 대향하게 배치되며 두 기판 사이에는 액정(40)이 채워진다.
제1기판(3)과 제2기판(2)에는 각각 편광판(1)이 형성되어 있다.
상시 제1도에서 설명되지 않은 (11),(11')은 투명기판이다.
상기와 같은 여러 구성요소가 결합되어 액티브 매트릭스 액정표시장치가 완성된다.
상기와 같은 여러 구성요소 중 본 발명의 목적과 관련이 있는 제1기판(3)의 제조방법을 도면을 참고하여 상세히 설명한다.
제2도는 종래의 액티브 매트릭스 액정표시장치의 일부 평면도이다.
제3도는 제2도의 Ⅲ－Ⅲ선을 따라 절단한 제1기판(3)의 단면도이다.
제3도에 의하여 알 수 있듯이 종래의 제조방법으로 제조된 액티브 매트릭스 액정표시장치의 제1기판(3)의 구성은 이하와 같다.
투명기판(11) 위에 횡방향으로 형성되는 게이트버스라인(17)과 상기 게이트버스라인(17)에서 종방향으로 분기하는 게이트전극(17a)이 형성된다.
상기 게이트전극(17a)은 절연성을 향상 시키고 힐락(hillock)을 방지하기 위하여 양극산화되어 있다.
게이트전극(17a)이 형성된 투명기판(11) 위에 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기막으로 된 게이트절연막(23)이 형성된다.
상기 게이트전극(17a) 부분의 게이트절연막(23) 위에 비정질 실리콘(이하 a－Si이라 칭한다)등의 반도체층(22)이 형성된다.
상기 a－Si등의 반도체층(22)위에 오믹접촉층(25)이 형성된다.
종방향으로 형성되는 소스버스선(15)과 상기 소스버스선(15)에서 횡방향으로 분기하여 소스전극(15a)이 형성되며 소스전극(15a)과 소정의 간격을 두고 드레인전극(15b)이 형성된다.
상기 소스전극(15a) 및 드레인전극(15b)은 오믹접촉층(25)과 접촉되도록 형성된다.
상기 소스 드레인전극 등을 덮도록 질산실리콘(SiNx) 등의 무기막으로 된 보호막이(26)이 형성되고, 드레인전극부의 콘택홀(31)을 통하여 드레인전극(15b)과 접촉되는 투명도전막인 ITO(Indium Tin Oxide)막이 보호막(26)위에 형성되어 화소전극(4)이 구성된다.
그런데 상기와 같은 종래의 제조방법으로 제1기판(3)을 제작하여 구성한 액티브 매트릭스 액정표시장치의 제조방법은
첫째, 데이터버스라인(15)이 게이트버스라인(17)과의 교차점 부분에서 제4도와 같이 라인단차를 따라 게이트버스라인(17)을 그대로 타고 넘어가기 때문에 상기 데이터버스라인(15)의 단차지는 부분에서 데이터버스라인이 단선되거나 데이터버스라인(15)이 게이트버스라인(17)과 쇼트되는 불량이 발생할 수 있으며
둘째, 종래의 제조방법으로 높은 개구율을 구현하기 위하여 SiNx, SiOx 등의 무기막으로 된 보호막(26)위에 형성되는 화소전극(4)을 제5도와 같이 게이트버스라인(17)과 데이터버스라인(15)위에 중첩하도록 형성하면 상기 화소전극(4)이 게이트버스라인(17) 및 데이터버스라인(15)과 중첩되는 부분에서 화소의 화질 및 콘트라스트가 저하되는 문제점이 발생한다.
상기 화질 및 콘트라스트의 저하의 원인은 SiNx, SiOx등의 무기막으로 된 보호막(26)을 형성하고 상기 보호막(26)위에 화소전극을 게이트버스라인(17)과 데이터버스라인(15)에 중첩하여 형성하였을 때 차후에 진행하는 배향막의 러빙 공정에서 게이트버스라인(17)과 데이터버스라인(15)의 단차진 부분의 러빙 불양으로 인하여 단차진 부분의 액정분자의 배향상태가 다르게 되기 때문이다.
상기의 종래 액정표시장치의 제조방법의 문제점 즉, 배향막의 러빙 불량이나 쇼트불량, 개구율이 작은 문제점은 게이트절연막(23)과 보호막(26)을 유기절연막으로 구성함으로써 어느정도 해결할 수 있다.
그러나 상기 유기절연막을 사용함으로써 TFT의 반도체층(22)과 유기절연막이 접촉되는 계면 부분에서 전하의 차지트랩(charge trap)이 발생하여 TFT의 ON특성이 일정량만큼 쉬프트(shift)되어 TFT의 안정성이 떨어지는 문제점이 있다.
또한, 유기절연막은 다른 물질 예를 들어 금속, ITO막 등과 결합력이 약하기 때문에 유기절연막 위에 다른 물질을 증착하거나 패터닝할 때 많은 불량이 발생한다. 본 발명의 목적은 게이트버스라인(17)과 데이터버스라인(15)과의 교차점 부분 등에서 데이터버스라인이 단선되거나, 데이터버스라인(15)과 게이트버스라인(17)이 쇼트되지 않도록 하며, 높은 개구율을 갖고, 특히 TFT 등의 스위칭 소자가 안정적인 특성을 갖는 액정표시장치를 제공하는 데 있다.
본 발명의 액티브 매트릭스 액정표시장치는 상기 목적을 달성하기 위하여 게이트절연막(23)을 유기절연막으로 형성하고, 상기 게이트절연막 표면을 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 프라즈마 계면처리한 후 반도체층을 게이트전극부의 게이트절연막 위에 형성하고, 상기 반도체층과 접촉되도록 데이터버스라인(15)에서 분기하는 소스－드레인전극을 형성하고, 노출 된 반도체층 표면에 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면처리한 후 유기절연막으로 보호막(26)을 형성하여 제1기판(3)을 구성하는 것을 특징으로 한다.
상기 유기절연막은 표1－1의 벤조싸이클로부텐(Benzocyclobutene：BCB), F첨가 바레린 등과 표1－1에는 언급되지 않은 PFCB(Perfluorocyclobutane) 등을 사용한다.
이러한 유기물질은 첨가물이나 유사한 유기물질의 구조에 따라 빛에 반응을 일으킬 수 있다.
상기 유기절연막은 단차를 타고 넘는 레벨링특성이 양호하여 액정표시장치의 기판표면을 평탄화할 수 있고 단차에 의한 액정의 배향불량을 줄일 수 있으며 또한, 유기절연막은 무기절연막에 비하여 낮은 유전율을 갖고 있으므로 상기 유기절연막 위에 데이터버스라인 등의 라인과 중첩되게 화소전극을 형성하여 높은 개구율을 갖는 액정표시장치를 구성하더러도 상기 화소전극과 라인이 중첩되는 부분에서 기생용량의 발생으로 인한 전압왜곡현상이 발생하지 않기 때문에 화면 깜박임 등의 불량이 발생하지 않는 액정표시장치의 제공을 가능하게 한다.
또한 게이트절연막(23)으로 유기절연막을 사용하면 막의 단차가 발생하지 않기 때문에 게이트버스라인(15)과 데이터버스라인(17)이 교차하는 부분 등에서 데이터버스라인(17)이 단선되거나 쇼트되는 불량이 발생하지 않는 장점이 있다.
이하 본 발명의 실시예에서는 유전율이 3.0 이하인 유기절연막 중 Si－O 결합구조를 포함하는 BCB를 예로 들어 액티브 매트릭스 액정표시장치의 제1기판의 제조방법을 상세히 설명한다.
실시예 1
본 발명의 실시예1은 본 발명의 액티브 매트릭스 액정표시장치의 평면도인 제5도의 Ⅵ－Ⅵ선을 절단하여 나타내는 제6도의 공정 단면도에 의하여 액티브 매트릭스 액정표시장치의 제조방법을 설명한다.
투명기관(11) 위에 양극산화 가능한 금속(A1, A1Ta, A1Mo, Ta, Ti) 또는 양극산화가 일어나지 않는 Cr금속 등을 증착하고, 상기 금속막 위에 포토레지스트를 도포하고, 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 상기 금속막을 웨트에칭(wet에칭) 등의 방법으로 에칭하여 게이트버스라인과 게이트버스라인에서 분기하는 게이트전극(17a)을 형성한다(제6A도).
상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.
이어서 상기 금속막이 양극산화 가능한 금속일 경우에는 절연성을 향상시키고 힐락(hillock)을 방지하기위하여 게이트버스라인(17) 및 게이트전극(17a)에 양극 산화막(35)을 형성한다(제6B도).
상기 공정에 이어서 게이트절연막(23)이 되는 BCB를 도포하고 상기 BCB표면을 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면(36a) 처리한다(제6C도).
상기 게이트 절연막(23)을 Si와 O의 결합 구조를 포함하는 유기 절연막으로 구성하고 표면을 계면 처리하여 Si－N(질화규소)또는 Si－F(불화규소) 결합이 형성 되도록 함으로써 이후의 공정에서 형성되는 반도체층과 유기절연막 사이에서 전하의 차지트렙이 발생하지 않도록 하여 TFT의 특성을 안정시킬 수 있다.
또한 종래의 무기 절연막을 사용하였을 때 게이트버스라인(17)과 데이터버스라인(15)의 교차점 부분에서 발생하는 데이터버스라인(15)의 단선이나 쇼트불량이 해소된다.
이어서 반도체층(22)이 되는 a－Si층과 오믹접촉층(25)이 되는 n+형 a－Si층을 연속하여 증착한 후 상기 n+형 a－Si층 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 n+형 a－Si층과 a－Si층을 동시에 에칭하여 오믹접촉층(25)과 반도체층(22)을 형성한다(제6D도).
상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.
이어서 A1 금속막 등을 기판의 전체면에 스퍼터링법으로 증착하고, 상기 금속막 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 금속막을 에칭하여 신호선으로 기능하는 데이터버스라인(15)과 상기 데이터버스라인(15)에서 분기한 소스전극(15a) 및 출력단자로 기능하는 드레인전극(15b)을 형성한다. 이어서 상기 소스전극 및 드레인전극을 마스크로 사용하여 오믹접촉층(25)이 양쪽으로 분리 되도록 오믹접촉층(25)의 중앙부분을 에칭한다(제6E도).
이어서 상기 오믹접촉층(25)의 중앙 부분의 에칭으로 인하여 노출된 반도체층 표면에 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면(36b)처리한 후 보호막(26)이되는 BCB를 도포한다(제6F도).
상기와 같이 게이트절연막(23)이 되는 유기절연막 표면이나 또는 노출된 반도체층 표면에 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마로 계면(36a), (36b) 처리하면 상기 플라즈마 계면처리된 계면의 결합에너지를 크게 하기 때문에 반도체층(22)의 계면에서는 전하의 차지트렙(charge trap)이 발생하지 않아 TFT가 안정될 뿐만 아니라 계면처리된 유기절연막 위에 다른 물질 예를 들어 금속, ITO막, a－Si층 등을 증착하거나 패터닝하더라도 막의 박리나 패터닝 불량은 발생하지 않는다.
따라서 유기절연막을 게이트절연막(23)과 보호막(26)으로 사용하고 필요에 따라 형성된 막을 계면처리함으로써 게이트버스라인(17)과 데이터버스라인(15)과의 교차점 부분 등에서 데이터버스라인(15)이 단선되거나, 데이터버스라인(15)과 게이트버스라인(17)이 쇼트되지 않도록 하며, 높은 개구율을 갖고, 특히 TFT 등의 스위칭 소자가 안정적인 특성을 갖도록 할 수 있다.
이어서 상기 유기절연막으로 된 보호막(26) 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 보호막(26)을 에칭하여 드레인전극부와 통하는 콘택홀(31)을 형성한다(제6G도).
상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.
이어서 상기 콘택홀이 형성된 보호막(26) 위에 ITO(Indium Tin Oxide)막을 스터터링법으로 증착하고, 상기 ITO막 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 ITO막을 에칭하여 제5도와 같이 데이터버스라인에 중첩되도록 화소전극(4)을 형성한다(제6H도).
상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.
본 발명의 액티브 매트릭스 액정표시장치의 일부 평면도를 나타내는 제5도에서는 화소전극(4)이 데이터버스라인(15)에만 중첩되어 있지만 다른 부분 즉, 게이트버스라인(17) 및 TFT 부분 등에도 선택적으로 중첩되도록하여 개구율을 극대화 할 수 있다.
일반적으로 게이트버스라인(17)과 중첩되는 화소전극 부분은 보조용량전극이 되는 부분이나 상기 보조용량전극의 형성과정에 대한 설명은 생략하였다.
본 발명은 화소전극이 보호막 위에 형성되는 위치에 관계없이 본 발명의 적용이 가능하다.
예를 들면 반도체층－오믹접촉층을 형성하기 전 또는 후에 화소전극이 형성될 수 있다(제7도).
그리고 공통전극은 화소전극이 형성된 동일 기판 위에 형성될 수 있고, 공통전극은 화소전극이 형성된 기판과 대향하는 기판에 형성될 수도 있다.
상기 공통전극과 화소전극이 동일 기판에 형성되는 구조 즉, IPS(In－Plane－Switching)모드는 광시야각 구현에 유리하다.
또한 제1기판이 제8도, 제9도, 제10도의 구조를 갖는 액정표시장치에 있어서도 본 발명을 적용할 수 있다.

Claims (20)

  1. 게이트버스라인에서 분기하는 게이트전극, 게이트절연막, 일부 표면이 노출된 반도체층, 오믹접촉층, 데이터버스라인에서 분기한 소스／드레인전극을 갖는 스위칭 소자와; 상기 스위칭 소자를 덮는 보호막을 포함하는 액정표시장치의 제조방법에 있어서; 상기 게이트절연막을 유기절연막으로 형성하는 공정과, 상기 유기절연막 표면이 계면처리 되도록하는 공정과, 상기 스위칭 소자의 노출된 반도체층 표면이 계면처리 되도록하는 공정과; 상기 계면처리된 스위칭 소자를 덮는 보호막을 유기절연막으로 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 제1항에 있어서; 상기 게이트절연막 표면과 스위칭 소자의 노출된 반도체층 표면을 가스 플라즈마에 노출시켜 계면처리되도록 하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제2항에 있어서; 상기 가스 플라즈마는 N2, N을 포함하는 가스, F를 포함하는 가스 중 선택되는 어느 하나를 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제1항에 있어서; 상기 데이터버스라인에 선택적으로 중첩되도록 상기 보호막 위에 화소전극을 형성하는 공정을 더 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제1항에 있어서; 상기 게이트버스라인의 이웃하는 게이트버스라인과 상기 데이터버스라인에 선택적으로 중첩되도록 상기 보호막 위에 화소전극을 형성하는 공정을 더 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제1항에 있어서; 상기 반도체층을 형성한 후에 화소전극을 형성하는 공정을 더 추가하는 것을 특징으로 하는 액체표시장치의 제조방법.
  7. 제1항에 있어서; 상기 반도체층을 형성하기 전에 화소전극을 형성하는 공정을 더 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서; 상기 유기절연막은 Si－O결합 구조를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서; 상기 유기절연막은 유전율이 3.0 이하인 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제1항 내지 제7항중 어느 한 항에 있어서; 상기유기절연막은 BCB, PFCB중 선택되는 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 게이트버스라인에서 분기하는 게이트전극, 게이트절연막, 일부 표면이 노출된 반도체층, 오믹접촉층, 데이터버스라인에서 분기한 소스／드레인전극을 갖는 스위칭 소자와; 상기 스위칭 소자를 덮는 보호막을 포함하는 액정표시장치에 있어서; 상기 게이트절연막은 유기절연막으로 형성되고, 상기 유기절연막 표면이 계면처리되고, 상기 스위칭 소자의 노출된 반도체층 표면이 계면처리되고, 상기 보호막은 유기절연막으로 형성된 것을 특징으로 하는 액정표시장치.
  12. 제11항에 있어서; 상기 게이트절연막 표면과 스위칭 소자의 노출된 반도체층 표면이 가스 플라즈마에 노출되어 계면처리 된 것을 특징으로 하는 액정표시장치.
  13. 제12항에 있어서; 상기 가스 플라즈마는 N2, N을 포함하는 가스, F를 포함하는 가스 중 선택되는 어느 하나를 사용한 것을 특징으로 하는 액정표시장치.
  14. 제11항에 있어서; 화소전극이 상기 데이터버스라인에 선택적으로 중첩되도록 상기 보호막 위에 더 추가되어 형성되는 것을 특징으로 하는 액정표시장치.
  15. 제11항에 있어서; 화소전극이 상기 게이트버스라인의 이웃하는 게이트버스라인과 상기 데이터버스라인에 선택적으로 중첩되도록 상기 보호막 위에 더 추가되어 형성되는 것을 특징으로 하는 액정표시장치.
  16. 제11항에 있어서; 화소전극이 상기 반도체층을 형성한 후에 더 추가되어 형성되는 것을 특징으로 하는 액정표시장치.
  17. 제11항에 있어서; 화소전극이 상기 반도체층을 형성하기 전에 더 추가되어 형성되는 것을 특징으로 하는 액정표시장치.
  18. 제11항 내지 제17항중 어느 한 항에 있어서; 상기 유기절연막은 Si－O겹합 구조를 포합하는 것을 특징으로 하는 액정표시장치.
  19. 제11항 내지 제17항 중 어느 한 항에 있어서; 상기 유기절연막은 유전율이 3.0 이하인 것을 특징으로 하는 액정표시장치.
  20. 제11항 내지 제17항 중 어느 한 항에 있어서; 상기 유기절연막은 BCB, PFCB중 선택되는 어느 하나인 것을 특징으로 하는 액정표시장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960027655A 1996-07-09 1996-07-09 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 KR100213966B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019960027655A KR100213966B1 (ko) 1996-07-09 1996-07-09 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
FR9708020A FR2751131B1 (fr) 1996-07-09 1997-06-26 Procede de fabrication d'un dispositif d'affichage a matrice active a cristal liquide et structure du dispositif d'affichage selon ce procede
JP9191987A JPH1082997A (ja) 1996-07-09 1997-07-02 アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置
GB9714111A GB2315158B (en) 1996-07-09 1997-07-03 A method of manufacturing an active matrix liquid crystal display and the structure of the liquid crystal display manufactured by the same method
US08/889,096 US6188452B1 (en) 1996-07-09 1997-07-07 Active matrix liquid crystal display and method of manufacturing same
DE19729176A DE19729176C2 (de) 1996-07-09 1997-07-08 Herstellungsverfahren für eine Flüssigkristallanzeige mit aktiver Matrix und Struktur der mit diesem Herstellungsverfahren hergestellten Flüssigkristallanzeige

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960027655A KR100213966B1 (ko) 1996-07-09 1996-07-09 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치

Publications (2)

Publication Number Publication Date
KR980010548A true KR980010548A (ko) 1998-04-30
KR100213966B1 KR100213966B1 (ko) 1999-08-02

Family

ID=19465795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027655A KR100213966B1 (ko) 1996-07-09 1996-07-09 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치

Country Status (1)

Country Link
KR (1) KR100213966B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641731B1 (ko) * 1999-11-05 2006-11-02 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100672571B1 (ko) * 2004-08-11 2007-01-24 엘지전자 주식회사 냉장고용 증발기의 제상장치
KR100853219B1 (ko) * 2002-03-22 2008-08-20 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR100853220B1 (ko) * 2002-04-04 2008-08-20 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
US8087261B2 (en) 2003-11-28 2012-01-03 Lg Electronics Inc. Defroster for evaporator in refrigerator
US8405009B2 (en) 2008-04-28 2013-03-26 Amogreentech Co., Ltd. Defrost heater using strip type surface heat emission element and fabricating method thereof and defrost apparatus using the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641731B1 (ko) * 1999-11-05 2006-11-02 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100853219B1 (ko) * 2002-03-22 2008-08-20 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR100853220B1 (ko) * 2002-04-04 2008-08-20 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
US8087261B2 (en) 2003-11-28 2012-01-03 Lg Electronics Inc. Defroster for evaporator in refrigerator
KR100672571B1 (ko) * 2004-08-11 2007-01-24 엘지전자 주식회사 냉장고용 증발기의 제상장치
US8405009B2 (en) 2008-04-28 2013-03-26 Amogreentech Co., Ltd. Defrost heater using strip type surface heat emission element and fabricating method thereof and defrost apparatus using the same

Also Published As

Publication number Publication date
KR100213966B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
KR100223153B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100423564B1 (ko) 액정표시장치및그의제조방법
US6788357B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
US7522224B2 (en) Array substrate of liquid crystal display and fabricating method thereof
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
JP2001339072A (ja) 液晶表示装置
KR19990083238A (ko) 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
US20090091699A1 (en) Liquid crystal display device and fabricating method thereof
US7504661B2 (en) Thin film transistor substrate and fabricating method thereof
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP2000162647A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
JP2000214481A (ja) 液晶表示装置およびその製造方法
KR100232682B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
KR100360751B1 (ko) 액정 표시장치
KR980010548A (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
JPH1082997A (ja) アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置
KR100213967B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100232681B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
KR100259611B1 (ko) 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법
US6731361B2 (en) High resolution in-plane switching mode TFT-LCD
KR100271040B1 (ko) 액정표시장치의 배선구조 및 그 제조방법(the line structure of the lcd and the method of manufacturing the same)
KR100229609B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100229612B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 18

EXPY Expiration of term