KR980006509A - MOS transistor and manufacturing method thereof - Google Patents

Abstract

본 발명은 반도체 소자의 P형모스트랜지스터의 제조방법에 있어서, 게이트산화막과 전극이 형성된 전계효과 트랜지스터를 형성한 단계; 게이트전극 측벽인 기판접합영역에 제1불순물을 도핑하는 단계; 상기 형성된 소오스/드레인 영역에 기판상과 얕은 접합을 이루면서 제1 불순물과 상반된 제2 불순물을 도핑하는 단계; 전체구조 상에 고농도 불순물 이온을 3차 주입하는 단계; 게이트 전극 측벽에 절연막인 스페이서를 형성하는 단계를 포함하여 이루어지는 것을 특징으로한 P형모스트랜지스터의 제조방법에 관한 것으로 1단계 포켓이온주입에서 숏채널일수록 문턱전압을 상승시키는 반면에 2단계 포켓이온 중비은 숏채널일수록 문턱 전압만 감소시켜주어 작은 동작전압을 형성할 수 있으면서도 전도채널을 더욱 짧은 채널으로 형성할 수가 있어 고집적 소자를 구현할 수 있는 효과가 있다.A method of manufacturing a P-type MOS transistor of a semiconductor device, comprising: forming a field effect transistor in which a gate oxide film and an electrode are formed; Doping the substrate junction region, which is the side wall of the gate electrode, with a first impurity; Doping the formed source / drain region with a second impurity opposite to the first impurity while forming a shallow junction with the substrate; A third step of implanting high-concentration impurity ions on the entire structure; And forming a spacer, which is an insulating film, on the sidewall of the gate electrode. The present invention relates to a method of manufacturing a P-type MOS transistor. In the first step pocket ion implantation, the threshold voltage of the short channel is increased. The shorter the channel, the smaller the threshold voltage, the smaller the operating voltage can be formed, and the conduction channel can be formed into a shorter channel, thereby realizing a highly integrated device.

Description

모스트랜지스터 및 그 제조 방법MOS transistor and manufacturing method thereof

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제3a도 내지 제3d도는 본 발명의 일실시예에 따라 포켓구조를 형상한 모스트랜지스터 제조공정 단면도이다.FIGS. 3a through 3d are cross-sectional views illustrating a MOS transistor fabrication process of a pocket structure according to an embodiment of the present invention.

Claims (12)

반도체소자에 있어서, 반도체 기판 상부의 게이트전극과 상기 게이트 전극이 형성되지 않은 상기 반도체의 소오스/드레인 불순물 형성영역; 상기 게이트 전극의 하부에 형성되는 채널부위에서, 상기 소오스/드레인 영역을 감싸도록 형성되어 상기 영역을 구성하는 불순물과 반대형으로 도핑된 제1 불순물 형성영역; 상기 제1 불순물 형성영역 보다는 반도체 기판과 얕은 접합을 이루면서 제1 불순물과 반대형으로 상기 제1 불순물 보다 낮은 농도로 불순물이 도핑된 제2 불순물 형성영역을 포함하여 이루어진 것을 특징으로 하는 모스트랜지스터.A semiconductor device comprising: a gate electrode on a semiconductor substrate; a source / drain impurity formation region of the semiconductor on which the gate electrode is not formed; A first impurity region formed to surround the source / drain region in a channel region formed under the gate electrode and doped in an opposite manner to the impurity constituting the region; And a second impurity formation region which is shallowly joined to the semiconductor substrate rather than the first impurity formation region and is doped with an impurity at a concentration lower than that of the first impurity in an opposite manner to the first impurity. 제1항에 있어서, 상기 소오스/드레인의 불순물 형성영역은 고농도 p+형 불순물인 것을 특징으로 하는 모스트랜지스터.The MOS transistor according to claim 1, wherein the impurity region of the source / drain is a high concentration p + type impurity. 제2항에 있어서, 상기 제1 불순물 형성영역은 n형 불순물인것을 특징으로 하는 모스트랜지스터.The MOS transistor according to claim 2, wherein the first impurity region is an n-type impurity. 제3항에 있어서, 제2 불순물 형성영역은 저농도 p형 또는 n형 불순물 중 어느 하나인 것을 특징으로 하는 모스트랜지스터.4. The MOS transistor according to claim 3, wherein the second impurity region is any one of low-concentration p-type and n-type impurities. 반도체소자 제조방법에 있어서, 반도체 기판상에 게이트 산화막과 게이트 전극을 형성하는 단계; 상기 게이트 전극 하부에 반도체 기판으로 소정깊이 확산되는 제1 불순물 영역을 형성하는 단계; 상기 게이트 전극 하부의 반도체 기판으로 소정깊이 확산되면서 상기 제1불순물영역보다 낮은 깊이를 갖으며, 상기 제1 불순물 보다 낮은 농도의 불순물 또는 제1 불순물의 반대형인 불순물이 도핑된 제2 불순물 영역을 형성하는 단계; 상기 게이트 전극 하부의 반도체 기판으로 확산되지 않으면서 상기 제1 불순물영역보다 깊은 깊이를 갖는 소오스/드레인용 제3 불순물영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 모스트랜지스터 제조방법.A method of manufacturing a semiconductor device, comprising: forming a gate oxide film and a gate electrode on a semiconductor substrate; Forming a first impurity region in a lower portion of the gate electrode, the first impurity region being diffused to a semiconductor substrate to a predetermined depth; A second impurity region having a depth lower than that of the first impurity region and diffused at a concentration lower than that of the first impurity or an impurity opposite to the first impurity while forming a second impurity region ; And forming a third impurity region for source / drain with a depth deeper than the first impurity region without being diffused into the semiconductor substrate under the gate electrode. 제5항에 있어서, 상기 제1 불순물 영역은 n형 불순물영역인것을 특징으로 하는 모스트랜지스터 제조방법.6. The MOS transistor manufacturing method according to claim 5, wherein the first impurity region is an n-type impurity region. 제6항에 있어서, 제2 불순물 영역은 저농도 n형 또는 p형 불순물 중 어느 하나인 것을 특징으로 하는 모스트랜지스터 제조방법.7. The MOS transistor manufacturing method according to claim 6, wherein the second impurity region is any one of a low-concentration n-type or p-type impurity. 제7항에 있어서, 제3 불순물 영역은 고농도 p+형 불순물 영역인 것을 특징으로 하는 모스트랜지스터 제조방법.8. The MOS transistor manufacturing method according to claim 7, wherein the third impurity region is a high concentration p + type impurity region. 반도체소자 제조방법에 있어서, 반도체 기판상에 게이트 산화막과 게이트 전극을 형성하는 단계; 상기 게이트 전극 하부의 반도체 기판으로 접합표면과 얕은깊이로 확산되는 제1 불순물 영역을 형성하는 단계; 상기 게이트 전극 하부의 반도체 기판으로 소정깊이 확산되면서 상기 제1 불순물영역보다 깊은 깊이를 갖으며, 상기 제1 불순물 보다 높은 농도의 불순물 또는 제1 불순물의 반대형인 불순물이 도핑된 제2 불순물 영역을 형성하는 단계; 상기 게이트 전극 하부의 반도체 기판으로 확산되지 않으면서 상기 제2 불순물영역보다 깊은 깊이를 갖는 소오스/드레인용 제3 불순물영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 모스트랜지스터 제조방법.A method of manufacturing a semiconductor device, comprising: forming a gate oxide film and a gate electrode on a semiconductor substrate; Forming a first impurity region in the semiconductor substrate under the gate electrode, the first impurity region diffusing to a junction surface and a shallow depth; Forming a second impurity region doped with an impurity having a higher concentration than the first impurity or an impurity opposite to the first impurity, the impurity having a depth greater than that of the first impurity region while being diffused to a semiconductor substrate under the gate electrode by a predetermined depth, ; And forming a third impurity region for source / drain with a depth deeper than the second impurity region without being diffused into the semiconductor substrate under the gate electrode. 제9항에 있어서, 상기 제1 불순물 영역은 p형 불순물영역인 것을 특징으로 하는 모스트랜지스터 제조방법.10. The MOS transistor manufacturing method according to claim 9, wherein the first impurity region is a p-type impurity region. 제10항에 있어서, 제2 불순물 영역은 저농도 n형 또는 p형 불순물 중 어느 하나인 것을 특징으로 하는 모스트랜지스터 제조방법.11. The MOS transistor manufacturing method according to claim 10, wherein the second impurity region is any one of a low-concentration n-type or p-type impurity. 제11항에 있어서, 상기 제3 불순물 영역은 고농도 p+형 불순물 영역인 것을 특징으로 하는 모스트랜지스터 제조방법.12. The MOS transistor manufacturing method according to claim 11, wherein the third impurity region is a high concentration p + type impurity region.