KR970071294A - 직렬통신제어기(scc)를 이용한 직접메모리접근(dma) 장치 - Google Patents

직렬통신제어기(scc)를 이용한 직접메모리접근(dma) 장치 Download PDF

Info

Publication number
KR970071294A
KR970071294A KR1019960011793A KR19960011793A KR970071294A KR 970071294 A KR970071294 A KR 970071294A KR 1019960011793 A KR1019960011793 A KR 1019960011793A KR 19960011793 A KR19960011793 A KR 19960011793A KR 970071294 A KR970071294 A KR 970071294A
Authority
KR
South Korea
Prior art keywords
dma
serial communication
request signal
transmit
communication controller
Prior art date
Application number
KR1019960011793A
Other languages
English (en)
Other versions
KR100366049B1 (ko
Inventor
노병석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960011793A priority Critical patent/KR100366049B1/ko
Publication of KR970071294A publication Critical patent/KR970071294A/ko
Application granted granted Critical
Publication of KR100366049B1 publication Critical patent/KR100366049B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 직렬통신제어기를 이용한 직접메모리접근장치에 관한 것으로서, DMA 제어기; 외부장치로 송신되는 데이터를 일시 저장하는 송신버퍼와 외부장치에서 수신되는 데이터를 일시 저장하는 수신버퍼를 내장하고 있으며, 상기 송신버퍼 및 수신버퍼의 상태에 따라 송신 DMA를 요구하는 송신 DMA 요구신호와 수신 DMA를 요구하는 수신 DMA 요구신호를 발생하는 직렬통신 제어기; 송신 DMA 전송을 위해 상기 직렬통신제어기의 송신버퍼의 데이터가 외부장치로 출력될 때, 상기 직렬통신제어기의 송신 DMA 요구신호를 디스에이블시키는 송신 DMA 요구신호 제어부; 및 상기 직렬통신제어기의 수신 DMA 요구신호 및 송신 DMA 요구신호를 받아 DMA 용도에 따라 결정되는 선택신호에 의해 상기 DMA 제어기로 DMA를 요구하는 신호를 출력하는 멀티플렉서를 포함함을 특징으로 한다.
본 발명에 의하면, 입출력 데이터 액세스 사이클이 간단하게 됨으로 인해 시스템이 실시간으로 운용될 수 있고, 시스템의 성능 향상에 도움이 된다.

Description

직렬통신제어기(SCC)를 이용한 직접메로리접근(DMA) 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 SCC를 이용한 DMA제어장치의 일실시예를 도시한 것이다.

Claims (4)

  1. 직접메모리접근(DMA) 제어기; 외부장치로 송신되는 데이터를 일시 저장하는 송신버퍼와 외부장치에서 수신되는 데이터를 일시 저장하는 수신버퍼를 내장하고 있으며, 상기 송신버퍼 및 수신버퍼의 상태에 따라 송신 DMA를 요구하는 송신 DMA 요구신호와 수신 DMA를 요구하는 수신 DMA 요구신호를 발생하는 직렬통신 제어기; 송신 DMA 전송을 위해 상기 직렬통신제어기의 송신버퍼의 데이턱 외부장치로 출력될 때, 상기 직렬통신제어기의 수신 DMA 요구신호를 디스에이블시키는 송신 DMA 요구신호 제어부; 및 상기 직렬통신제어기의 수신 DMA 요구신호 및 송신 DMA 요구신호를 받아 DMA 용도에 따라 결정되는 선택신호에 의해 상기 DMA 제어기로 DMA를 요구하는 신호를 출력하는 멀티플렉서를 포함함을 특징으로 하는 직렬통신제어기를 이용한 직접메모리접근(DMA)장치.
  2. 제1항에 있어서, 상기 송신 DMA 요구신호 제어부는 항상 인에이블되어 있는 입력데이터단자; 항상 디스에이블되어 있는 프리셋 단자; 상기 직렬통신제어기의 송신 DMA 요구신호를 입력으로 하는 클럭단자; 및 입출력 어드레스를 디코드한 신호를 입력으로 하는 클리어단자로 구성되는 플립플롭으로 이루어짐을 특징으로 하는 직렬통신제어기를 이용한 직접메모리접근(DMA)장치.
  3. 제1항 또는 제2항 중 어느 한 항에 있어서, 상기 직렬통신 제어기를 이용한 DMA 장치의 DMA 채널수와 송수신에 따른 동작모드를 설정하는 모드설정레지스터를 부가로 구비함을 특징으로 하는 직렬통신제어기를 이용한 직접메모리접근(DMA) 장치.
  4. 제3항에 있어서, 상기 동작모드는 제1송신 DMA, 제2송신 DMA, 제1수신 DMA, 제2수신 DMA로 구성됨을 특징으로 하는 직렬통신제어기를 이용한 직접메모리접근(DMA) 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960011793A 1996-04-18 1996-04-18 직렬통신제어기를 이용한 직접메모리접근장치 KR100366049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960011793A KR100366049B1 (ko) 1996-04-18 1996-04-18 직렬통신제어기를 이용한 직접메모리접근장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011793A KR100366049B1 (ko) 1996-04-18 1996-04-18 직렬통신제어기를 이용한 직접메모리접근장치

Publications (2)

Publication Number Publication Date
KR970071294A true KR970071294A (ko) 1997-11-07
KR100366049B1 KR100366049B1 (ko) 2003-03-28

Family

ID=37491097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011793A KR100366049B1 (ko) 1996-04-18 1996-04-18 직렬통신제어기를 이용한 직접메모리접근장치

Country Status (1)

Country Link
KR (1) KR100366049B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352016B1 (ko) * 2000-05-25 2002-09-11 (주)씨앤에스 테크놀로지 저전력 주변장치 아키텍쳐
KR100427789B1 (ko) * 1998-12-28 2004-09-18 주식회사 대우일렉트로닉스 데이터 입출력 방법
KR100513738B1 (ko) * 2003-06-25 2005-09-09 삼성전자주식회사 비디오데이터 제어부 및 그의 비디오데이터 독출/저장방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890005355B1 (ko) * 1986-12-31 1989-12-23 주식회사 금성사 리드데이타 버퍼 제어회로
JP2520905B2 (ja) * 1987-05-27 1996-07-31 株式会社日立製作所 シリアル通信制御装置
KR940009104B1 (ko) * 1991-12-28 1994-09-29 현대전자산업 주식회사 시스템간의 데이타 전송방법
JPH0612365A (ja) * 1992-06-26 1994-01-21 Hitachi Ltd Ｄｍａ制御方式
KR950016078A (ko) * 1993-11-27 1995-06-17 김광호 고속 시리얼 통신에서의 데이타 수신처리 버퍼관리 방법
JPH088977A (ja) * 1994-06-15 1996-01-12 Hitachi Ltd データ通信装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427789B1 (ko) * 1998-12-28 2004-09-18 주식회사 대우일렉트로닉스 데이터 입출력 방법
KR100352016B1 (ko) * 2000-05-25 2002-09-11 (주)씨앤에스 테크놀로지 저전력 주변장치 아키텍쳐
KR100513738B1 (ko) * 2003-06-25 2005-09-09 삼성전자주식회사 비디오데이터 제어부 및 그의 비디오데이터 독출/저장방법

Also Published As

Publication number Publication date
KR100366049B1 (ko) 2003-03-28

Similar Documents

Publication Publication Date Title
KR960009411A (ko) 인터버스 버퍼
KR970071294A (ko) 직렬통신제어기(scc)를 이용한 직접메모리접근(dma) 장치
KR970068244A (ko) 기지국의 안내 방송장치 및 방법
KR960039740A (ko) 전자기기 및 그 통신 제어방법
KR910003475A (ko) 시퀀스 제어장치
KR0128049B1 (ko) 키보드 인터페이스 장치
KR100253404B1 (ko) 준안정 분해 레지스터
KR100223032B1 (ko) 디지털 통신 시스템
KR980004958A (ko) 반도체 메모리 장치
KR970003140B1 (ko) 고속병렬동기 제어버스 방식을 이용한 정합회로
SU1051527A1 (ru) Устройство дл сопр жени
KR100267783B1 (ko) 디엠에이(dma)제어신호발생회로
KR960024861A (ko) 프린터의 병렬 인터페이스 제어장치 및 방법
KR960008563Y1 (ko) 병렬버스의 제어장치
KR960025033A (ko) 프로세서간의 통신을 위한 데이터 송수신회로
KR100496479B1 (ko) 어드레스 신호 디코딩 회로
KR970019289A (ko) 보조제어장치와 외부장치간 정합회로(circuit for interfacing between auxiliary processor and external device)
KR19990038069U (ko) 메모리가변방식의 디엠에이 콘트롤러
KR960039738A (ko) 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치
KR940015876A (ko) 동기식 자료연결 제어장치
KR960042375A (ko) 호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법
KR950022597A (ko) 피포메모리를 이용한 프로세서간 통신장치
KR960025058A (ko) 전자교환기의 티디버스 정합회로
KR970055799A (ko) 무선통신의 네트워크 인터페이스 카드(nic) 베이스밴드장치 및 송수신 방법
KR950004780A (ko) 자기 진단동작을 위한 데이타 통신장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051130

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee