KR970055435A - 이퀄라이징 펄스 제너레이터 - Google Patents
이퀄라이징 펄스 제너레이터 Download PDFInfo
- Publication number
- KR970055435A KR970055435A KR1019950064426A KR19950064426A KR970055435A KR 970055435 A KR970055435 A KR 970055435A KR 1019950064426 A KR1019950064426 A KR 1019950064426A KR 19950064426 A KR19950064426 A KR 19950064426A KR 970055435 A KR970055435 A KR 970055435A
- Authority
- KR
- South Korea
- Prior art keywords
- pull
- detection signal
- transition detection
- nmos transistor
- receiving
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 소정 신호의 천이 검출 신호(ATD)를 입력받아 이퀼라이징쇼트 펄스를 발생시키는 이퀼라이징 펄스 제너레이터에 있어서, 풀업 동작을 수행하는 풀업 트랜지스터; 풀다운 동작을 수행하는 다수의 풀다운 트랜지스터(11); 및 상기 천이 검출 신호를 입력받아 하이 레벨을 소정정도 다운시켜 출력하는 부스트 다운 수단(12)을 구비하며, 상기 부스트다운 수단은 상기 풀다운 트랜지스터 각각의 게이트 단자를 제어하는 것을 특징으로 하는 이퀼라이징 펄스 제너레이터에 관한 것으로, 전력 소모 및 노이즈 발생을 감소시킬 수 있도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 따른 이퀼라이징 펄스 제너레이터의 회로도.
제3a도 및 제3b도는 종래 및 본 이퀼라이징 펄스 제너레이터의 특성을 나타낸 그래프.
Claims (2)
- 소정 신호의 천이 검출 신호를 입력받아 이퀼라이징 쇼트 펄스를 발생시키는 이퀼라이징 펄스 제너레이터에 있어서, 풀업 동작을 수행하는 풀업 트랜지스터; 풀다운 동작을 수행하는 다수의 풀다운 트랜지스터; 및 상기 천이 검출 신호를 입력받아 하이 레벨을 소정 정도 다운시켜 출력하는 부스트 다운 수단을 구비하며, 상기 부스트 다운 수단은 상기 풀다운 트랜지스터 각각의 게이트 단자를 제어하는 것을 특징으로 하는 이퀼라이징 펄스 제너레이터.
- 제1항에 있어서, 상기 부스트 다운 수단은 풀업 동작을 하는 풀업 엔모스 트랜지스터; 풀다운 동작을 하는 풀다운 엔모스 트랜지스터; 구동 전압을 게이트로 인가 받아 상기 천이 검출 신호를 상기 풀업 엔모스 트랜지스터의 게이트 단자로 전달하는 엔모스 트랜지스터; 및 상기 천이 검출 신호를 반전시켜 상기 풀다운 엔모스 트랜지스터의 게이트 단자로 공급하는 인버터를 구비하는 것을 특징으로 하는 이퀼라이징 펄스 제너레이터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950064426A KR0168774B1 (ko) | 1995-12-29 | 1995-12-29 | 이퀄라이징 펄스 제너레이터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950064426A KR0168774B1 (ko) | 1995-12-29 | 1995-12-29 | 이퀄라이징 펄스 제너레이터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970055435A true KR970055435A (ko) | 1997-07-31 |
| KR0168774B1 KR0168774B1 (ko) | 1999-03-20 |
Family
ID=19446913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950064426A KR0168774B1 (ko) | 1995-12-29 | 1995-12-29 | 이퀄라이징 펄스 제너레이터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0168774B1 (ko) |
-
1995
- 1995-12-29 KR KR1019950064426A patent/KR0168774B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0168774B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970051227A (ko) | 반도체 메모리 장치의 데이타 출력버퍼 제어회로 | |
| KR970051206A (ko) | 저전력용 센스앰프회로 | |
| KR850004854A (ko) | 어드레스 변이에 따른 출력펄스 발생회로 및 그 발생방법 | |
| KR970051107A (ko) | 내부전원전압 공급장치 | |
| KR960019303A (ko) | 반도체 메모리장치의 비중첩신호 발생회로 | |
| KR970051214A (ko) | 메모리의 어드레스 천이 검출회로 | |
| KR970055435A (ko) | 이퀄라이징 펄스 제너레이터 | |
| KR970072379A (ko) | 신호 전송용의 긴 내부 배선을 구비한 cmos 논리 집적 회로 | |
| KR100422821B1 (ko) | 출력 버퍼 장치 | |
| KR920001844A (ko) | 플립플롭 회로 및 그 로직 상태 제공 방법 | |
| KR960003101A (ko) | 단일 전원 차동 회로 | |
| KR950012459A (ko) | 다(多)비트 출력 메모리 회로용 출력 회로 | |
| KR860003708A (ko) | 집적회로칩용 다상클럭 버퍼회로 | |
| KR100279077B1 (ko) | 반도체장치의승압전압발생기 | |
| KR960001961A (ko) | 입력버퍼 | |
| KR980006880A (ko) | 반도체 메모리 장치의 출력 버퍼 | |
| KR940012089A (ko) | 데이타 출력버퍼 | |
| KR970055518A (ko) | 메모리의 출력버퍼회로 | |
| KR960036334A (ko) | 가변형 지연회로 | |
| KR970013735A (ko) | 출력버퍼 회로 | |
| KR970016960A (ko) | 제로 플래그 발생회로 | |
| KR970055507A (ko) | 개선된 집적회로용 출력 버퍼 | |
| KR970023437A (ko) | 비트라인 프리챠아지회로 | |
| KR980005014A (ko) | 버스트 카운터 및 그 캐리 발생방법 | |
| KR970055470A (ko) | 레벨 쉬프트회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |