KR970053284A - 플랫 nor형 마스크 rom - Google Patents

플랫 nor형 마스크 rom Download PDF

Info

Publication number
KR970053284A
KR970053284A KR1019960071476A KR19960071476A KR970053284A KR 970053284 A KR970053284 A KR 970053284A KR 1019960071476 A KR1019960071476 A KR 1019960071476A KR 19960071476 A KR19960071476 A KR 19960071476A KR 970053284 A KR970053284 A KR 970053284A
Authority
KR
South Korea
Prior art keywords
mask rom
insulating film
diffusion layers
parallel
bit lines
Prior art date
Application number
KR1019960071476A
Other languages
English (en)
Inventor
유끼도시 히로세
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970053284A publication Critical patent/KR970053284A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 플랫 NOR형 마스크 ROM은 서로 평행하게 연장되는 다수의 비트 라인, 인접한 비트 라인들 사이에 제공된 다수의 메모리 셀, 및 서로 평행하며 상기비트 라인에 직교하도록 연작되는 다수의 워드 라인을 포함하며 여기서 각 워드 라인은 다수의 메모리 셀에 연결되어 있다. 적어도 인접한 두개의 비트 라인사이에 제오된 메모리 셀들은 워드 라인의 전위 레벨에 관계없이 항상 OFF 상태로 있는 OFF 셀이다.

Description

플래 NOR형 마스크 ROM
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 플랫 NOR형 마스크 ROM의 메모리 셀 어레이의 회로 구성을 보여주는 회로 다이어그램.
제2(a)도 및 2(b)도는 제1도네 도시된 메모리 셀 부분의 평면도 및 단면도
제3도는 본 발명의 실시예를 보여주는 회로 다이어그램
제4도는 제3도에 도시된 메모리 셀 부분의 평면도
제5도는 제3도에 도시된 메모리 셀 부분의 한 실시예에 대한 단면도
제6도는 제3도에 도시된 메모리 셀 부분의 다른 실시예에 대한 단면도

Claims (7)

  1. 마스크 ROM에 있어서, 서로 평행하게 연장되는 다수의 비트 라인과, 인접해있는 상기비트 라인들 간에 제공된 다수의 메모리 셀과, 서로 평행하고 상기 비트 라인에는 수직하게 연장되며 각각의 다수의 상기 메모리 셀에 연결된 다수의 워드 아인을 포함하며, 적어도 인접해 있는 두개의 상기 비트 라인들 사이에 제공된 상기 메모리 셀들은 상기 워드 라인의 전위 레벨에 관계 없이 OFF 상태에 있는 OFF 셀인 마스크 ROM.
  2. 제1항에 있어서, 상기 OFF 셀 들은 소정 수의 상기 비트 라인마다 제공되는마스크 ROM.
  3. 제1항에 있어서, 상기 OFF 셀의 입계 전압은 상기 워드 라인에 인가된 활성레벨의 전압보다 높은 마스크 ROM.
  4. 제1항에 있어서, 상기 OFF 셀 들은 한 도전형의 분순물이 도우프된 한돋전형의 채널 영역을 갖고 있는 MOS 트랜지스터를 포함하는 마스크 ROM.
  5. 제1항에 있어서, 상기 OFF 셀로서의 상기 메모리 셀들 및 다른 상기 메모리 셀 들은 MOS 트랜지스터를 각각 포함하며, 상기 OFF 셀 들의 상기 MOS 트랜지스터들의 상기 채널 영역들 상의 절연막은 상기 다른 메모리 셀 들의 상기 MOS 트랜지스터들의 상기 채널 영역들 상의 절연막보다 두꺼운 마스크 ROM.
  6. 마스크 ROM에 있어서, 반도체 기판의 표면상에 형성되어 서로 평행하게 연장되는 다수의 확산 층들과, 상기 확산 층들 상에 형성된 절연막과, 상기 절연막 상에 형성되고 서로 평행하게 그리고 확산 층들에 수직하게 연장되는 다수의 워드 라인들을 포함하되, 적어도 인접한 두개의 상기 확산 층들 사이의 상기 반도체 기판의 상기 표면의 일부는 한 도전형의 불순물로 도우프되어 있는 마스크 ROM.
  7. 마스크 ROM에 있어서, 반도체 기판의 표면상에 형성되어 서로 평행하게 연장되는 다수의 확산 층들과, 상기 확산 층들 상에 형성된 제1절연막과, 상기 제1절연막상에 형성되어 있고 서로 평행하고 상기 확산 층들에 수직하게 연장되는 다수의 워드 라인과, 적어도 인접한 두개의 상기 확산 층들 사이의 상기 반도체 기판의 상기 표면의 일부분 상에 형성되어 있으며 상기 제1절연막보다 두꺼운 제2절연막을 포함하는 마스크 ROM.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960071476A 1995-12-25 1996-12-24 플랫 nor형 마스크 rom KR970053284A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7336276A JP2830809B2 (ja) 1995-12-25 1995-12-25 マスクｒｏｍ
JP95-336276 1995-12-25

Publications (1)

Publication Number Publication Date
KR970053284A true KR970053284A (ko) 1997-07-31

Family

ID=18297442

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960071476A KR970053284A (ko) 1995-12-25 1996-12-24 플랫 nor형 마스크 rom
KR1019960071476A KR100243827B1 (ko) 1995-12-25 1996-12-24 플랫 nor형 마스크 rom

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019960071476A KR100243827B1 (ko) 1995-12-25 1996-12-24 플랫 nor형 마스크 rom

Country Status (4)

Country Link
US (1) US5835398A (ko)
JP (1) JP2830809B2 (ko)
KR (2) KR970053284A (ko)
TW (1) TW409271B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139212A (ja) * 1997-07-17 1999-02-12 Mitsubishi Electric Corp マイクロコンピュータ
KR20010018728A (ko) * 1999-08-21 2001-03-15 김영환 마스크 롬의 제조 방법
US6278649B1 (en) 2000-06-30 2001-08-21 Macronix International Co., Ltd. Bank selection structures for a memory array, including a flat cell ROM array
US20110013443A1 (en) * 2009-07-20 2011-01-20 Aplus Flash Technology, Inc. Novel high speed two transistor/two bit NOR read only memory
US9269405B1 (en) * 2014-11-04 2016-02-23 Mediatek Inc. Switchable bit-line pair semiconductor memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117389A (en) * 1990-09-05 1992-05-26 Macronix International Co., Ltd. Flat-cell read-only-memory integrated circuit
JP2581411B2 (ja) * 1993-09-14 1997-02-12 日本電気株式会社 半導体記憶回路装置及びその製造方法
JPH07176634A (ja) * 1993-12-17 1995-07-14 Ricoh Co Ltd マスクｒｏｍ装置とその製造方法
US5585297A (en) * 1995-05-25 1996-12-17 United Microelectronics Corporation Method of manufacture of multi-state mask ROM and multi-state mask ROM device produced thereby
US5665621A (en) * 1995-12-22 1997-09-09 United Microelectronics Corporation Read-only-memory process with self-aligned coding

Also Published As

Publication number Publication date
US5835398A (en) 1998-11-10
TW409271B (en) 2000-10-21
JPH09181201A (ja) 1997-07-11
KR100243827B1 (ko) 2000-03-02
JP2830809B2 (ja) 1998-12-02

Similar Documents

Publication Publication Date Title
KR850007719A (ko) 콘덴서 내장형 메모리셀을 갖춘 반도체 메모리장치 및 그 제조방법
KR910013555A (ko) 반도체 기억장치
KR950007093A (ko) 게이트 밀도를 증가시키기 위한 일련의 기판 탭 및 확장부를 갖는 대칭형 다층금속 로직 어래이
KR920010904A (ko) 반도체 기억회로 장치와 그 제조방법
KR970003276A (ko) 반도체메모리소자의 전기휴즈셀
KR920003517A (ko) 비트 라인에 대해 경사지게 배열된 메모리 매트릭스를 갖고 있는 반도체 메모리 디바이스
KR840007312A (ko) 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치
KR960026941A (ko) 반도체장치
KR850007718A (ko) 반도체 장치
KR950021666A (ko) 반도체 장치
KR970003831A (ko) 필드 산화물에 의해 절연된 다른 전도형 반도체 영역을 가진 반도체 장치 및 그 제조 방법
KR940012634A (ko) 반도체 메모리 장치
KR980006417A (ko) 반도체 기억장치(semiconductor memory device)
JPS61292951A (ja) 半導体集積回路装置の製法
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR850000799A (ko) 호출 전용 메모리
KR970077655A (ko) 디램 셀, 디램 및 그의 제조 방법
KR910016084A (ko) 불휘발성 반도체장치
KR900008658A (ko) 반도체 장치
KR970053284A (ko) 플랫 nor형 마스크 rom
KR910016098A (ko) 반전방지층을 갖춘 mos형 반도체장치
KR860009489A (ko) 반도체 집적회로장치 및 그 제조방법
JP2690242B2 (ja) 半導体固定記憶装置
US6441448B1 (en) Semiconductor storage device
KR960012495A (ko) 메모리 셀용 스위칭 트랜지스터 및 캐패시터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061110

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee