KR970052280A - 반도체 소자의 미세 콘택홀 형성 방법 - Google Patents
반도체 소자의 미세 콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR970052280A KR970052280A KR1019950051939A KR19950051939A KR970052280A KR 970052280 A KR970052280 A KR 970052280A KR 1019950051939 A KR1019950051939 A KR 1019950051939A KR 19950051939 A KR19950051939 A KR 19950051939A KR 970052280 A KR970052280 A KR 970052280A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- etching
- contact hole
- insulating layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 콘택홀 형성 방법에 있어서; 반도체 기판 상에 게이트 산화막, 게이트 전극, 접합층을 차례로 형성하고, 전체구조 상부 표면을 따라 소정 두께로 제1절연막을 형성하는 제1단계; 전체구조 상부에 감광막을 코팅하고, 상기 제1절연막의 탑 부위가 노출되도록 상기 감광막을 에치백하는 제2단계; 노출된 상기 제1절연막을 상기 게이트 전극 상부가 드러나도록 식각하는 제3단계; 잔여 감광막을 제거하는 제4단계; 전체구조 상부에 평탄화된 제2절연막을 형성하는 제5단계; 콘택 마스크를 사용하고 상기 제2절연막을 식각하는 제6단계; 전체구조 상부 표면을 따라 소정 두께로 제3절연막을 형성하는 제7단계; 및 상기 제3절연막을 전면식각하면서 상기 접합층의 소정부위가 노출되도록 과도식각하여 콘택홀을 형성하는 제8단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2H도는 본 발명의 일실시예에 따른 콘택홀 형성 공정도.
Claims (6)
- 반도체 소자의 콘택홀 형성 방법에 있어서; 반도체 기판 상에 게이트 산화막, 게이트 전극, 접합층을 차례로 형성하고, 전체구조 상부 표면을 따라 소정 두께로 제1절연막을 형성하는 제1단계; 전체구조 상부에 감광막을 코팅하고, 상기 제1절연막의 탑 부위가 노출되도록 상기 감광막을 에치백하는 제2단계; 노출된 상기 제1절연막을 상기 게이트 전극 상부가 드러나도록 식각하는 제3단계; 잔여 감광막을 제거하는 제4단계; 전체구조 상부에 평탄화된 제2절연막을 형성하는 제5단계; 콘택 마스크를 사용하고 상기 제2절연막을 식각하는 제6단계; 전체구조 상부 표면을 따라 소정 두께로 제3절연막을 형성하는 제7단계; 및 상기 제3절연막을 전면식각하면서 상기 접합층의 소정부위가 노출되도록 과도식각하여 콘택홀을 형성하는 제8단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법.
- 제1항에 있어서; 상기 제1절연막은 PECVD 계열의 질화막 또는 산화질화막 또는 LPCVD 계열의 질화막중 어느 하나인 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법.
- 제2항에 있어서; 상기 제2절연막은 LPCVD 계열의 산화막 또는 오존(O3)BPSG 또는 BPSG 또는 PSG 중 어느 하나인 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법.
- 제3항에 있어서; 상기 제3절연막은 PECVD 계열의 산화막 또는 LPCVD 계열의 산화막인 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법.
- 제1항에 있어서; 상기 제6단계는 상기 제2절연막 및 상기 제1절연막의 식각 선택비를 사용한 식각으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법.
- 제1항에 있어서; 상기 제8단계는 제1절연막, 제2절연막 및 제3절연막의 식각선택비가 거의 없는 식각방법으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950051939A KR100413042B1 (ko) | 1995-12-19 | 1995-12-19 | 반도체소자의미세콘택홀형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950051939A KR100413042B1 (ko) | 1995-12-19 | 1995-12-19 | 반도체소자의미세콘택홀형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052280A true KR970052280A (ko) | 1997-07-29 |
| KR100413042B1 KR100413042B1 (ko) | 2004-03-12 |
Family
ID=37422980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950051939A KR100413042B1 (ko) | 1995-12-19 | 1995-12-19 | 반도체소자의미세콘택홀형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100413042B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0136569B1 (ko) * | 1992-10-24 | 1998-04-29 | 김주용 | 고집적 반도체 소자의 콘택홀 형성 방법 |
| KR960015486B1 (ko) * | 1993-07-20 | 1996-11-14 | 엘지반도체 주식회사 | 플라즈마 장치를 이용한 비아(Via)콘택홀 형성방법 |
-
1995
- 1995-12-19 KR KR1019950051939A patent/KR100413042B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100413042B1 (ko) | 2004-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
| KR970030682A (ko) | 반도체장치 및 그 제조방법 | |
| KR900019155A (ko) | 식각 베리어를 사용한 콘택 형성 방법 | |
| KR970052280A (ko) | 반도체 소자의 미세 콘택홀 형성 방법 | |
| KR950021107A (ko) | 콘택홀 형성방법 | |
| KR980005466A (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR980005619A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970052381A (ko) | 반도체 소자의 금속층 형성 방법 | |
| KR970052299A (ko) | 반도체 소자의 비아콘택 형성방법 | |
| KR970052864A (ko) | 반도체소자의 층간절연막 형성방법 | |
| KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR940016629A (ko) | 삼층감광막 패턴 형성방법 | |
| KR960026211A (ko) | 반도체 장치의 제조 방법 | |
| KR960026292A (ko) | 반도체 소자의 스텝커버리지 특성 개선방법 | |
| KR950021096A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970003465A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR970003518A (ko) | 반도체 소자의 접촉창 형성 방법 | |
| KR970052298A (ko) | 반도체소자의 비아콘택 형성방법 | |
| KR940016878A (ko) | 반도체 소자의 자기정렬콘택 형성방법 | |
| KR970072093A (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR970023737A (ko) | 반도체장치의 금속배선 형성방법 | |
| KR970018072A (ko) | 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법 | |
| KR960026393A (ko) | 반도체 장치의 금속배선층 형성방법 | |
| KR970072094A (ko) | 반도체 장치의 콘택 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E801 | Decision on dismissal of amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |