KR970052216A - Contact hole formation method of semiconductor device - Google Patents

Abstract

본 발명의 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 특히 건식 식각에 의한 반도체 소자의 콘택홀 형성 방법에 관한 것이다.The present invention relates to a method for forming a contact hole in a semiconductor device, and more particularly, to a method for forming a contact hole in a semiconductor device by dry etching.

이와 같은 본 발명의 콘택홀 형성 방법은 실리콘 기판상에 실리콘 산화막을 형성하는 단계; 실리콘 산화막상에 콘택홀을 형성할 영역에 감광막 패턴을 형성하는 단계; 감광막 패턴이 형성된 실리콘 기판을 반응성 이온 챔버 내에 배치하고 고주파전원과 식가 가스 CHF₃/CIF₃을 공급하여 감광막 패턴의 형태로 실리콘 산화막을 식각하는 단계; 및 실리콘 산화막 식각시 손상된 실리콘층을 제거하는 단계를 포함하는 것을 특징으로 한다.Such a contact hole forming method of the present invention comprises the steps of forming a silicon oxide film on a silicon substrate; Forming a photoresist pattern on a region where a contact hole is to be formed on the silicon oxide film; Placing the silicon substrate on which the photoresist pattern is formed in a reactive ion chamber, and supplying a high frequency power source and a dietary gas CHF ₃ / CIF ₃ to etch the silicon oxide layer in the form of a photoresist pattern; And removing the damaged silicon layer when the silicon oxide layer is etched.

실리콘 산화막 식각시 기존의 CF₄가스 대신 폴리머 생성을 억제할 수 있는 CIF₃를 사용하는 것이 이 발명의 주된 요지이다.The use of CIF ₃ , which can suppress the formation of polymers instead of the conventional CF ₄ gas, is the main focus of the present invention.

Description

반도체 소자의 콘택홀 형성방법Contact hole formation method of semiconductor device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성을 위한 건식 식각시의 챔버 내의 상태도.3 is a state diagram in a chamber during dry etching for forming a contact hole in a semiconductor device according to an embodiment of the present invention.

Claims (3)

실리콘 기판상에 실리콘 산화막을 형성하는 단계; 상기 실리콘 산화막 상에 콘택홀을 형성할 영역에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴이 형성된 실리콘 기판을 반응성 이온 챔버 내에 배치하고 고주파전원과 식각 가스 CHF₃/CIF₃을 공급하여 상기 감광막 패턴의 형태로 실리콘 산화막을 식각하는 단계; 및 상기 식각시 손상된 실리콘층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.Forming a silicon oxide film on the silicon substrate; Forming a photoresist pattern on a region where a contact hole is to be formed on the silicon oxide film; Placing the silicon substrate on which the photoresist pattern is formed in a reactive ion chamber and supplying a high frequency power source and an etching gas CHF ₃ / CIF ₃ to etch the silicon oxide layer in the form of the photoresist pattern; And removing the damaged silicon layer during the etching. 제1항에 있어서, 손상된 실리콘층을 제거하는 단계는 콘택홀을 식각한 챔버내에서 전원의 공급없이 CHF₃/CIF₃를 이용하여 식각하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.The method of claim 1, wherein the removing of the damaged silicon layer is performed using CHF ₃ / CIF ₃ without supplying power in a chamber in which the contact hole is etched. 제1항에 있어서, CHF₃에 대한 CIF₃의 혼합비는 1/40이하로 하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.The method of claim 1, wherein forming contact holes of a semiconductor device characterized in that the mixing ratio is less than 1/40 of CIF ₃ to CHF _3. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.