KR970051166A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR970051166A
KR970051166A KR1019950059457A KR19950059457A KR970051166A KR 970051166 A KR970051166 A KR 970051166A KR 1019950059457 A KR1019950059457 A KR 1019950059457A KR 19950059457 A KR19950059457 A KR 19950059457A KR 970051166 A KR970051166 A KR 970051166A
Authority
KR
South Korea
Prior art keywords
column
memory array
array groups
memory
sub
Prior art date
Application number
KR1019950059457A
Other languages
English (en)
Other versions
KR100350700B1 (ko
Inventor
장현순
오승철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950059457A priority Critical patent/KR100350700B1/ko
Publication of KR970051166A publication Critical patent/KR970051166A/ko
Application granted granted Critical
Publication of KR100350700B1 publication Critical patent/KR100350700B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 불필요한 컬럼디코더를 줄임으로써 레이아웃상의 칩 면적을 축소하는 반도체 메모리 장치를 제공한다.
3. 발명의 해결방법의 요지
본 발명은 로우어드레스에 의하여 워드라인을 선택하여 동작시키고 컬럼 어드레스에 의하여 컬럼 프리디코더를 거쳐 컬럼디코더의 출력신호인 컬럼선택라인에의하여 비트라인을 선택하고 메모리 셀을 엑세스하여 데이타를 라이트 하거나 리이드 동작을 수행하는 반도체 메모리 장치에 있어서, 서브 메모리 어레이가 두개이상 다수개가 존재하고, 상기 두개 이상 다수개의 서브 메모리 어레이는 다수개의 메모리 어레이 그룹으로 나누어지고, 상기 컬럼선택라인은 서브 메모리 어레이 위에 배치되어 다수개의 서브 메모리 어레이의 비트라인을 제어하며 다수개의 메모리 어레이 그룹으로 나우어진 그룹은 두개의 메모리 어레이 그룹으로 서로 짝을 이루어 동작하며 상기 두개로 짝을 이룬 메모리 어레이 그룹사이에는 컬럼디코더만이 배치되고, 상기 컬럼디코더에는 컬럼선택 라인을 구동하는 구동단이 두개 존재하여 상기 두개의 메모리 어레이 그룹을 각각 제어하며 상기 컬럼디코더를 제어하는 프리디코딩 라인은 양쪽의 컬럼선택라인을 구동하는 구동단을 동시에 제어함을 특징으로 한다.
4. 발명의 중요한 용도
본 발명은 반도체 메모리 장치에 적합하게 사용된다.

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 칩내의 컬럼디코더의 배치 구성을 보여주는 블럭도.

Claims (2)

  1. 로우어드레스에 의하여 워드라인을 선택하여 동작시키고 컬럼어드레스에 의하여 컬럼 프리디코더를 거쳐 컬럼디코더의 출력신호인 컬럼선태라인에 의하여 비트라인을 선택하고 메모리 셀을 액세스하여 데이타를 라이트하거나 리이드 동작을 수행하는 반도체 메모리 장치에 있어서, 서브 메모리 어레이가 두개이상 다수개가 존재하고, 상기 두개이상 다수개의 서브 메모리 어레이는 다수개의 메모리 어레이 그룹으로 나누어지고, 상기 컬럼선택라인은 서브 메모리 어레이 위에 배치되어 다수개의 서브 메모리 어레이의 비트라인을 제어하며 다수개의 메모리 어레이 그룹으로 나우어진 그룹은 두개의 메모리 어레이 그룹으로 서로 짝을 이루어 동작하며 상기 두개의 짝을 이룬 메모리 어레이 그룹사이에는 컬럼디코더만이 배치되고, 상기 컬럼디코더에는 컬럼선택 라인을 구동하는 구동단이 두개 존재하여 상기 두개의 메모리 어레이 그룹을 각각 제어하며 상기 컬럼디코더를 제어하는 프리디코딩 라인은 양쪽의 컬럼선택라인을 구동하는 구동단을 동시에 제어함을 특징으로 하는 반도체 메모리 장치.
  2. 로우어드레스 의하여 워드라인을 선택하여 동작시키고 컬럼어드레스에 의하여 컬럼 프리디코더를 거쳐 컬럼디코더의 출력라인인 컬럼선택라인에 의하여 비트라인을 선택하고 메모리 셀을 엑세스하여 데이타를 라이트 하거나 리이드 동작을 수행하는 반도체 메모리 장치에 있어서, 서브 메모리 어레이가 두개이상 다수개가 존재하고, 상기 두개이상 다수개의 서브 메모리 어레이는 다수개의 메모리 어레이 그룹으로 나누어지고, 상기 컬럼선택라인은 서브 메모리 어레이 위에 배치되어 다수개의 서브 메모리 어레이의 비트라인을 제어하며 다수개의 메모리 어레이 그룹으로 나누어진 그룹은 두개의 메모리 어레이 그룹으로 서로 짝을 이루어 동작하며 상기 두개의 짝을 이룬 메모리 어레이 그룹사이에는 컬럼디코더만이 배치되고, 상기 컬럼디코더에는 컬럼선택 라인을 구동하는 구동단이 한개 존재하여 상기 두개의 뱅크 메모리 어레이 그룹을 하나의 구동단으로 제어하며 상기 컬럼디코더에 컬럼선택라인을 구동하여 동시에 제어함을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950059457A 1995-12-27 1995-12-27 반도체 메모리장치 KR100350700B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950059457A KR100350700B1 (ko) 1995-12-27 1995-12-27 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950059457A KR100350700B1 (ko) 1995-12-27 1995-12-27 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR970051166A true KR970051166A (ko) 1997-07-29
KR100350700B1 KR100350700B1 (ko) 2003-01-24

Family

ID=37489068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950059457A KR100350700B1 (ko) 1995-12-27 1995-12-27 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR100350700B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030035805A (ko) * 2001-10-26 2003-05-09 미쓰비시덴키 가부시키가이샤 고밀도화 또는 고성능화가 가능한 반도체 기억 장치
KR100574242B1 (ko) * 1997-09-29 2006-07-21 지멘스 악티엔게젤샤프트 계층형칼럼선택라인구조를갖는공간효율적반도체메모리

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772104B1 (ko) 2006-04-11 2007-11-01 주식회사 하이닉스반도체 뱅크 영역 확보를 위한 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574242B1 (ko) * 1997-09-29 2006-07-21 지멘스 악티엔게젤샤프트 계층형칼럼선택라인구조를갖는공간효율적반도체메모리
KR20030035805A (ko) * 2001-10-26 2003-05-09 미쓰비시덴키 가부시키가이샤 고밀도화 또는 고성능화가 가능한 반도체 기억 장치

Also Published As

Publication number Publication date
KR100350700B1 (ko) 2003-01-24

Similar Documents

Publication Publication Date Title
KR100481857B1 (ko) 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치
KR950006853A (ko) 소정의 뱅크 형태로 세트하여 인에이블하는 복수개의 뱅크를 갖는 반도체 메모리
KR950020713A (ko) 다이나믹 반도체기억장치
KR970051292A (ko) 휘발성 메모리 장치 및 이 장치를 리프레싱하는 방법
KR950030151A (ko) 반도체 기억장치
US5970019A (en) Semiconductor memory device with row access in selected column block
KR100529706B1 (ko) 반도체 기억장치
US5910927A (en) Memory device and sense amplifier control device
KR100366840B1 (ko) 반도체집적회로장치
KR970006222B1 (ko) 반도체 기억장치와 그 동작방법
US6510094B2 (en) Method and apparatus for refreshing semiconductor memory
KR100996185B1 (ko) 상변화 메모리장치
US7187615B2 (en) Methods of selectively activating word line segments enabled by row addresses and semiconductor memory devices having partial activation commands of word line
GB2300737A (en) Semiconductor memory device having hiearchical column select line structure
KR100374632B1 (ko) 반도체 메모리장치 및 이의 메모리셀 어레이 블락 제어방법
KR970051166A (ko) 반도체 메모리 장치
KR890017705A (ko) 반도체메모리장치
US6331963B1 (en) Semiconductor memory device and layout method thereof
JPH08190785A (ja) 半導体記憶装置
US6301170B2 (en) MRAD test circuit, semiconductor memory device having the same and MRAD test method
JPH0798989A (ja) 半導体メモリの制御回路
JP2000251471A (ja) マルチバンクｄｒａｍでのバンキング制御のための階層ロウ活動化方法
KR0172352B1 (ko) 반도체 메모리 장치의 컬럼 리던던시 제어회로
JP2000132968A (ja) 半導体集積回路装置
JP3733279B2 (ja) 集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100729

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee