KR970019084A - Programmable counter - Google Patents

Abstract

본 발명은 입력되는 조건에 따라 동작범위를 결정하여 원하는 값을 카운트할 수 있는 프로그램 가능한 카운터에 관한 것이다.The present invention relates to a programmable counter capable of counting a desired value by determining an operating range according to an input condition.

본 발명의 프로그램 가능한 카운터는 인가되는 클럭신호에 따라 소정의 값을 카운트하는 4개의 연속적으로 연결된 제1 내지 제4T필립플롭으로 구성된 카운팅수단과, 사용자에 의해 정해진 카운팅값과 카운팅부의 카운팅 값을 비교 출력하기 위한 익스클루시브 오아 게이트로 구성된 비교수단과, 상기 비교수단의 출력을 입력하여 논리 노아하는 제1노아 게이트와, 제1노아 게이트의 출력을 입력으로 하고 인버터를 통해 반전된 클럭신호가 클럭 단자에 인가되는 D 플립플롭와, D플립플롭의 출력과 인버터를 통해 반전된 클럭신호를 입력하여 논리 앤드하는 앤드 게이터와, 앤드 게이트의 출력과 리세트신호를 입력하여 논리 노아하고 논리 노아된 값을 상기의 카운팅수단에 리세트신호로서 출력하기 위한 제2노아 게이트로 구성되어 비교수단의 출력신호에 따라 카운팅부의 제1내지 제4T플립플롭을 리세트시켜 주기 위한 리세트수단으로 이루어졌다.The programmable counter of the present invention compares a counting means composed of four consecutively connected first through fourth T-flop flops which count a predetermined value according to an applied clock signal, and a counting value determined by a user and a counting value of the counting part. A comparator comprising an exclusive ora gate for output, a first noah gate for logic input by inputting the output of the comparator, and a clock signal inverted through an inverter with the output of the first noah gate as a clock D flip-flop applied to the terminal, the output of the D flip-flop and the inverted clock signal through the inverter and the logic gate and input gate and the gate and the output signal of the reset gate and reset the logic A second noar gate for outputting the counting means as a reset signal to the counting means; According to the present invention, the first to fourth T flip flops of the counting unit are provided as reset means for resetting.

Description

프로그램가능한 카운터Programmable counter

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제 1 도는 본 발명에 의한 바람직한 실시예에 따른 프로그램 가능한 카운터의 회로구성을 나타낸 회로도,1 is a circuit diagram showing a circuit configuration of a programmable counter according to a preferred embodiment of the present invention;

제 2 도는 제 2 도의 동작을 설명하기 위한 타이밍도.2 is a timing diagram for explaining the operation of FIG.

Claims (3)

인가되는 클럭신호에 따라 소정의 값을 카운트하는 카운팅수단; 사용자에 의해 주어진 카운팅값과 카운팅 수단의 카운팅값을 비교 출력하기 위한 비교수단 ; 및 상기 비교수단의 출력신호에 따라 카운팅수단를 리세트시켜 주기 위한 리세트수단으로 이루어지는 것을 특징으로 하는 프로그램 가능한 카운터.Counting means for counting a predetermined value according to an applied clock signal; Comparison means for comparing and outputting the counting value given by the user and the counting value of the counting means; And reset means for resetting the counting means in accordance with the output signal of the comparing means. 제1항에 있어서, 비교수단은 사용자에 의해 정해지는 카운팅값과 카운팅부의 출력을 각각 비교하여 그 값을 출력하는 익스클루시브 노아 게이트로 구성되는 것을 특징으로 하는 프로그램 가능한 카운터.The programmable counter according to claim 1, wherein the comparing means comprises an exclusive Noah gate which compares the counting value determined by the user with the output of the counting unit and outputs the value. 제1항에 있어서, 리세트수단은 상기 비교수단의 출력을 입력하여 논리 노아하는 제1노아 게이트; 제1노아 게이트의 출력을 입력으로 하고 인버터를 통해 반전된 클럭신호가 클럭단자에 인가되는 D 플립플롭; D플립플롭의 출력과 인버터를 통해 반전된 클럭신호를 입력하여 논리 앤드하는 앤드 게이트; 및 앤드 게이트의 출력과 리세트신호를 입력하여 논리 노아하고 논리 노아된 값을 카운팅수단에 리세트신호로서 출력하기 위한 제2노아 게이트로 구성되는 것을 특징으로 하는 프로그램 가능한 카운터.2. The apparatus of claim 1, wherein the reset means comprises: a first noah gate for inputting an output of the comparison means to logic noah; A D flip-flop to which an output of the first NOR gate is input and an inverted clock signal is applied to the clock terminal; An AND gate which inputs an output of the D flip-flop and an inverted clock signal through an inverter to logic and input the inverted clock signal; And a second NOR gate for inputting an output of the AND gate and a reset signal to output a logic noble and outputting the logic nil value to the counting means as a reset signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.