Claims (6)
시그마델타 변조방식으로 아날로그 신호를 디지탈변환된 디지탈신호로 변환하는 아날로그/디지탈변환장치에 있어서, 제1, 제2쉬프트수단 및 제1가산수단 및 제1지연수단 및 제1출력노드단자를 구비하며, 상기 디지탈 변조된 디지탈데이타를 입력하여 데시메이션하는 제1콤필터수단과, 제2가산수단 및 제2지연수단 및 제3, 제4쉬프트수단 및 제2출력노드단자를 구비하며, 상기 제1콤필터수단의 출력을 입력하여 데시메이션하는 제2콤필터수단과, 제5쉬프트수단 및 제3가산수단 및 제3지연수단 및 제3출력노드단자를 구비하며, 상기 제2콤필터수단의 출력을 입력하며, 상기 제4쉬프트수단의 출력을 입력하여 데시메이션하는 제3콤필터수단과, 상기 제3콤필터의 출력을 입력하여 주파수보상하는 보상필터수단으로 구성됨을 특징으로 하는 시그마델타 변조방식에서 아날로그/디지탈 변환장치.An analog / digital conversion device for converting an analog signal into a digital signal digitally converted by sigma delta modulation, comprising: first, second shifting means and first adding means, first delaying means, and first output node terminals; And a first comb filter means for inputting and decimating the digitally modulated digital data, a second addition means, a second delay means, and third, fourth shift means, and a second output node terminal. A second comb filter means for inputting and decimating the output of the comb filter means, a fifth shift means, a third adding means, a third delay means and a third output node terminal, and outputting the second comb filter means And a third comb filter means for inputting and decimating the output of the fourth shift means, and a compensation filter means for inputting the output of the third comb filter to compensate for the frequency. Analog / digital inverters in the ceremony.
제 1항에 있어서, 상기 제1콤필터수단이, 상기 제1가산수단은 상기 디지탈데이타 및 상기 제1출력노드단자의 출력을 감쇠한 상기 제1쉬프트수단의 출력 및 상기 제1출력노드단자를 가산하며, 상기 제1가산수단 및 상기 제1지연수단 및 상기 제1출력노드단자 및 상기 제2쉬프트수단이 직렬로 연결되어 있음을 특징으로 하는 시그마델타 변조방식에서 아날로그/디지탈 변환장치.2. The output of the first shift means and the first output node terminal of claim 1, wherein the first comb filter means comprises attenuating the output of the digital data and the first output node terminal. And the first adding means, the first delaying means, the first output node terminal, and the second shifting means are connected in series.
제 1항에 있어서, 상기 제2콤필터수단이, 상기 제2가산수단은 상기 제2쉬프트수단의 출력 및 상기 제2출력노드단자 및 상기 제3출력노드단자의 출력을 감쇠한 상기 제4수프트사단의 출력을 가산하며, 상기 제2가산수단 및 상기 제2지연수단 및 상기 제2출력노드단자 및 상기 제3쉬프트수단이 직렬로 연결되어 있음을 특징으로 하는 시그마델타 변조방식에서 아날로그/디지탈 변환장치.The fourth sum filter according to claim 1, wherein the second comb filter means, the second addition means, attenuates the output of the second shift means and the output of the second output node terminal and the third output node terminal. The output of the shift stage is added, and the second adding means, the second delay means, the second output node terminal, and the third shift means are connected in series. Inverter.
제 1항에 있어서, 상기 제3콤필터수단이, 상기 제3가산수단이 상기 제3쉬프트수단의 출력 및 상기 제4쉬프트수단의 출력 및 상기 제3출력노드단자의 출력을 가산하며, 상기 제3가산수단 및 제3지연수단 및 상기 제3출력노드단자 및 상기 제5쉬프트수단이 직렬로 연결되어 있음을 특징으로 하는 시그마델타 변조방식에서 아날로그/디지탈 변환장치.2. The apparatus of claim 1, wherein the third comb filter means adds an output of the third shift means, an output of the fourth shift means, and an output of the third output node terminal by the third adding means. And a third adding means, a third delaying means, the third output node terminal and the fifth shifting means are connected in series.
제1항에 있어서, 클럭펄스 수단이 더 포함되어 있으며, 상기 제1, 제2, 제3지연수단이 한번의 클럭펄스에 의해 한번 딜레이됨을 특징으로 하는 시그마델타 변조방식에서 아날로그/디지탈변환장치.2. The apparatus of claim 1, further comprising a clock pulse means, wherein the first, second, and third delay means are delayed once by one clock pulse.
시그마델타의 변조방식으로 아날로그 신호를 디지탈변환된 디지탈신호로 변환하는 아날로그/디지탈변환장치에 있어서, 제2클럭펄스의 제1에지에 동기되며, 제2에지에 비동기하여 디지탈 변환된 데이타를 출력하는 수단과, 상기 디지탈로 변환된 데이타에 의거하여 데이타"1"혹은 데이타"0"을 입력하여 선택출력하는 제1데이타셀렉터수단과, 제1출력노드단자를 인버터하여 제2쉬프트수단에 의해 쉬프트하는 수단을 구비하며, 상기 제2클럭펄스의 의거하여 상기 제1데이타셀렉터수단의 출력 및 상기 제1쉬프트수단의 출력을 입력하여 선택출력하는 제2데이타셀렉터수단과, 상기 제2데이타셀렉터수단의 출력 및 상기 제1출력노드단자의 데이타를 가산하는 제1가산수단과, 상기 제1가산수단의 츨력을 상기 제2클럭펄스주파수의 두배되는 제1클럭펄스에 의거하여 상기 제1출력노드단자로 출력하는 수단과, 상기 제1출력노드단자의 데이타를 감쇠하는 제2쉬프트수단과, 제3출력노드단자를 인버터하여 제4쉬프트수단에 의해 쉬프트하는 수단을 구비하며, 상기 제2클럭펄스에 의거하여 상기 제1출력노드단자의 데이타 및 상기 제4쉬프트수단의 출력을 입력하여 선택출력하는 제3데이타셀렉터수단과, 상기 제3데이타셀렉터수단의 출력 및 제2출력노드단자의 데이타를 가산하는 제2가산수단과, 상기 제2가산수단의 출력을 상기 제1클럭펄스에 의거하여 상기 제2출력노드단자로 출력하는 수단과, 상기 제2출력노드단자의 데이타를 감쇠하는 제3쉬프트수단과, 상기 제2클럭펄스에 의거하여 상기 제3쉬프트수단의 출력 및 상기 제4쉬프트수단의 출력을 입력하여 선택출력하는 제4데이타셀렉터수단과, 상기 제4데이타셀렉터수단의 출력 및 상기 제3출력노드단자의 데이타를 가산하는 제3가산수단과, 상기 제3가산수단의 출력을 상기 제1클럭펄스에 의거하여 상기 제3출력노드단자로 출력하는 수단과, 상기 제3출력노드단자의 데이타를 입력하여 제3클럭펄스에 의거하여 출력한 데이타를 제1버퍼수단 및 상기 제3클럭펄스에 의거하여 출력하는 수단에 출력하며, 상기 제1버퍼수단 및 상기 제3클럭펄스에 의거하여 출력하는 수단의 출력을 입력한 제2버퍼수단을 데이타버스에 출력하는 수단으로 구성됨을 특징으로 하는 시그마델타 변조방식에서 아날로그/디지탈 변환장치.An analog / digital conversion device for converting an analog signal into a digitally converted digital signal using a sigma delta modulation method, wherein the digital signal is synchronized with the first edge of the second clock pulse and asynchronously output to the digitally converted data. Means, a first data selector means for inputting and selectively outputting data " 1 " or data " 0 " based on the digitally converted data, and the first output node terminal being inverted and shifted by a second shift means. Means for inputting and selectively outputting the output of the first data selector means and the output of the first shift means based on the second clock pulse, and the output of the second data selector means. And a first adding means for adding data of the first output node terminal, and a first clock pulse outputting the output of the first adding means twice the second clock pulse frequency. Means for outputting to the first output node terminal, second shift means for attenuating data of the first output node terminal, and means for inverting the third output node terminal and shifting by the fourth shift means; A third data selector means for inputting and selectively outputting data of the first output node terminal and an output of the fourth shift means based on the second clock pulse, an output and a second output of the third data selector means; Second adding means for adding data of the node terminal, means for outputting the output of the second adding means to the second output node terminal based on the first clock pulse, and data of the second output node terminal. Third data shifting means for attenuating, fourth data selector means for inputting and selectively outputting the output of the third shifting means and the output of the fourth shifting means based on the second clock pulse, and the fourth data; Third adding means for adding an output of the selector means and data of the third output node terminal, means for outputting the output of the third adding means to the third output node terminal based on the first clock pulse; Inputs the data of the third output node terminal and outputs the data output based on the third clock pulse to the first buffer means and the means for outputting the data based on the third clock pulse; An analog / digital conversion device in a sigma-delta modulation method, characterized in that it comprises a means for outputting a second buffer means on which the output of the means for outputting based on three clock pulses is input to a data bus.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.