KR970013114A - 반도체 소자의 접합 형성방법 - Google Patents
반도체 소자의 접합 형성방법 Download PDFInfo
- Publication number
- KR970013114A KR970013114A KR1019950025351A KR19950025351A KR970013114A KR 970013114 A KR970013114 A KR 970013114A KR 1019950025351 A KR1019950025351 A KR 1019950025351A KR 19950025351 A KR19950025351 A KR 19950025351A KR 970013114 A KR970013114 A KR 970013114A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- region
- junction
- metal film
- refractory metal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims abstract 6
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract 8
- 239000003870 refractory metal Substances 0.000 claims abstract 7
- 229910021332 silicide Inorganic materials 0.000 claims abstract 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 7
- 238000010438 heat treatment Methods 0.000 claims abstract 4
- 238000005468 ion implantation Methods 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 claims abstract 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 239000010936 titanium Substances 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 접합 형성방법에 관한 것으로서, 특히 게이트가 형성될 영역을 산화공정에 의해 함몰시킨다음, 얕은 접합 영역을 형성하고, 접합 영역 상에 실리사이드를 구비함으로써 접촉 저항을 감소시킬 수 있는 접합 형성방법에 관한 것이다. 본 발명은 반도체 기판의 게이트 예정 영역을 함몰시키는 단계; 상기 소정 부분이 함몰된 기판상에 게이트 전극 및 접합 영역을 형성하는 단계; 전체 구조 상부에 내화성 금속막을 형성하는 단계; 상기 내화성 금속막을 저온 열처리하여 게이트 전극 및 접합 영역 상부에 실리사이드막을 형성하는 단계; 상기 반응이 이루어지지 않은 내화성 금속막을 제거하고, 소정의 원자를 이온 주입하는 단계; 상기 이온 주입이 이루어진 실리사이드를 고온 열처리 하는 단계를 포함하고, 이와같이 하면, 얕은 접합시 낮은 면 저항과 누설 전류를 억제할 수 있으며, 접합 영역 및 게이트 전극 상부에 결정립계의 크기가 적은 실리사이드막을 형성하므로써, 이후의 배선 공정시 접촉 저항을 개선할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가) 내지 (자)는 본 발명에 따른 접합 형성방법의 각 공정을 순차적으로 설명하기 위한 단면도
Claims (4)
- 반도체 기판의 게이트 예정 영역을 함몰시키는 단계 ; 상기 소정 부분이 함몰된 기판상에 게이트 전극 및 접합 영역을 형성하는 단계; 전체 구조 상부에 내화성 금속막을 형성하는 단계; 상기 내화성 금속막을 저온 열처리하여 게이트 전극 및 접합 영역 상부에 실리사이드막을 형성하는 단계: 상기 반응이 이루어지지 않은 내화성 금속막을 제거하고, 소정의 원자를 이온 주입하는 단계: 상기 이온 주입이 이루어진 실리사이드를 고온 열처리 하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, 상기 게이트 기판 영역을 함몰하는 단계는 먼저, 기판상에 소정 두께의 산화막을 형성하는 단계와, 게이트 예정 영역의 산화막을 식각하여 게이트 예정 기판부를 노출시키는 단계화, 상기 노출된 기판부를 산화시키는 단계와 기판 상부의 산화막을 제거하여 함몰 영역을 형성하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제1항에 있어서, 상기 내화성 금속막을 티타늄 금속막인 것을 특징으로 하는 반도체 소자의 접합 형성방법.
- 제1항에 있어서, 상기 금속 실리사이드막에 주입되는 원자는 게르마늄, 실리콘, 티타늄 중 선택되는 하나의 원자인 것을 특징으로 하는 반도체 소자의 접합 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950025351A KR100325445B1 (ko) | 1995-08-18 | 1995-08-18 | 반도체소자의접합형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950025351A KR100325445B1 (ko) | 1995-08-18 | 1995-08-18 | 반도체소자의접합형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970013114A true KR970013114A (ko) | 1997-03-29 |
| KR100325445B1 KR100325445B1 (ko) | 2002-08-09 |
Family
ID=37478219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950025351A KR100325445B1 (ko) | 1995-08-18 | 1995-08-18 | 반도체소자의접합형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100325445B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170001886A (ko) | 2015-06-26 | 2017-01-05 | 혜전대학 산학협력단 | 키토산계 항균제 제조방법 및 이로부터 제조된 키토산 항균제 |
-
1995
- 1995-08-18 KR KR1019950025351A patent/KR100325445B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170001886A (ko) | 2015-06-26 | 2017-01-05 | 혜전대학 산학협력단 | 키토산계 항균제 제조방법 및 이로부터 제조된 키토산 항균제 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100325445B1 (ko) | 2002-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04223341A (ja) | 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法 | |
| JP2930042B2 (ja) | 半導体装置の製造方法 | |
| JP3295931B2 (ja) | 半導体装置の製造方法 | |
| US6342440B1 (en) | Method for forming low-leakage impurity regions by sequence of high-and low-temperature treatments | |
| KR970013114A (ko) | 반도체 소자의 접합 형성방법 | |
| JPH0766152A (ja) | 半導体装置の製造方法 | |
| JPH0612826B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100486649B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100505626B1 (ko) | 반도체소자의 금속 실리사이드막 형성방법 | |
| JP2582337B2 (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| KR100334866B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| JPH09162396A (ja) | 半導体装置の製造方法 | |
| KR960000518B1 (ko) | 모스펫트(mosfet) 제조방법 | |
| JPH0878357A (ja) | Ｃｏシリサイド層を用いた半導体装置及びその製造方法 | |
| JPH0442938A (ja) | 半導体装置の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| KR0121184B1 (ko) | Mos 소자 제조방법 | |
| KR19980057077A (ko) | 반도체 장치의 트랜지스터 제조방법 | |
| JPH02101748A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0492417A (ja) | 半導体装置の製造方法 | |
| JP2001110912A (ja) | 半導体装置の製造方法 | |
| KR970054171A (ko) | 액세스(Access) 트랜지스터에 대한 드라이브(Driver) 트랜지스터의 셀 비율 증대 방법 | |
| KR19980019630A (ko) | 반도체 소자의 접합 제조방법 | |
| KR950021261A (ko) | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 | |
| JPH02165677A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |