KR970010990B1 - 전계전자방출소자 및 그의 제조방법 - Google Patents

Abstract

내용없음.

Description

전계전자방출소자 및 그의 제조방법

제 1 도는 이 발명에 의한 전계전자방출소자의 단면도.

제 2 도(a)~(e)는 제 1 도의 전계전자방출소자의 제조공정을 설명하기 위한 공정 단면도.

제 3 도는 종래 전계전자방출소자의 단면도.

제 4 도는 제 3 도의 전계전자방출소자를 사용한 표시장치의 구조 설명도이다.

이 발명은 전계 방출형의 전자방출소자와 그 제조방법에 관한 것으로, 더욱 상세하게 말하자면 저항층을 이용하여 캐소드의 결합력을 크게 하여 캐소드 팁의 탈락현상을 방지하고, 또한, 상기한 저항체층을 이용하여 전류가 일정한 값의 범위내에서만 흐르도록 함으로써 균일한 발광휘도를 얻을 수 있는, 초미세 선단경을 갖는 복수의 원추형상의 캐소드 또는 그 열의 구조 및 제조방법에 관한 것이다.

이 발명의 전계 전자방출소자는 각종 표시소자, 광원, 증폭소자, 고속 스위칭 소자, 센서 등에 있어서 전자원으로서 유용하다.

종래의 텔레비젼 수상기의 음극선관(CRT)을 대신할 수 있는 표시장치로서, 벽걸이 텔레비젼 용도의 평면형 화상표시장치를 예컨대, 액정표시장치(LCD), 플라즈마 표시장치(PDP), 전계 전자방출소자(FED)등의 개발이 활발히 검토되고 있다.

전계 전자방출소자는 화상표시에 필요한 단위화소 즉, 화소당 전자 발생원인 캐소드를 약 10⁴~10⁵Tips/mm²정도로 고집적화 시킴에 의해서 매우 높은 발광효율 및 휘도를 얻을 수 있으며, 소비전력이 낮기 때문에 향후 벽걸이 텔레비젼의 실현에 매우 적합한 표시소자로서 기대를 받고 있다.

상기 한 전계 전자방출소자의 대표적인 구조예는 제 3 도에 도시되어 있다. 참조부호 31은 불순물이 고농도로 도우프되어서 고전도율을 갖는 기판이고, 이 기판(31)상에 형성이 된 절연층(34)중에 형성된 캐비티(35)내에는 전자 방출부로서 몰리브덴(Mo)으로 된 캐소드(36)가 형성이 되어 있다. 또한, 이 캐소드(36)를 둘러싸으며, 몰리브덴 박막으로 이루어진 게이트 전극(38)일 절연층(34)상에 피착되어 있다.

이 전계 전자방출소자에 의하면, 예컨대 기판(31)에 대하여 게이트 전극(38)을 수 10V로부터 수 100V의 범위로 바이어스 함으로써, 초미세선단경을 갖는 원추형의 캐소드(36), 팁(tip)과 게이트 전극(38) 사이에 10⁶V/cm~10⁷V/cm 정도의 전계가 발생되며, 그 결과, 캐소드(36)의 선단으로부터 총 수백 mA 정도의 전자방출을 얻을 수가 있다.

제 4 도에는 이와같은 전계 전자방출소자를 전자원으로 이용한 종래 표시장치의 개략적인 사시도를 도시하고 있다(일본국 특개소 61-221783호 참조).

제 4 도에 있어서, 하판 유리(40)상에는, 열(41)의 방향에 따라서 복수의 캐소드 전극(42)이 설치되고, 이 캐소드전극(42) 상에 원추형 전계방사 캐소드(46) 및 절연층(44)이 설치되어 있다. 또한, 이 절연층(44)상에는 행(45)의 방향에 따라서 복수의 게이트전극(48)이 설치되어 있다. 이 게이트 전극(48)의 원추형 전계방사 캐소드(46)에 대면하는 위치에는 캐비티 또는 구멍이 형성되어 있다.

한편, 상판 유리(50)에는, 상기 상판 유리(50)와 대향하는 면에 투명 도전막(52), 형광체층(54)이 각각 베타형상으로 적층 피착되어 있다. 그리고, 하판 유리(40) 및 상판 유리(50)는 도시하지 않은 측면부재와 함께 진공기용의 외부를 구성하고 있다.

이상과 같이 구성이 된, 종래의 전계 전자방출소자를 이용한 표시장치의 동작은 다음과 같다.

상기 투명도전막(52)에는 포지티브 전위가 인가되어 있다. 표시신호에 응답하여, 열(41) 및 캐소드전극(42)과 행(45)의 게이트 전극(48)사이에 소정의 전위차를 부여한다. 그 전위차가 부여된 게이트 전극(48)과 상기 원추형 전계방사 캐소드(46)의 사이에 적당한 전계가 형성이 되어 원추형상의 선단부로 부터 전자가 방출이 된다. 그 전자는 게이트 전극(48)의 구멍 또는 캐비트로 부터 방출이 되어 대면하는 형광체층(54)에 충돌하고, 그 결과 이 형광체층(54)은 여기되어 발광한다.

이상의 공작에 의하여 표시신호에 따라 화상이 표시된다.

상기한 바와 같은 종래의 전계 전자방출소자에 의하면, 캐소드(46) 선단 직경을 수 10nm 정도로 형성시킴에 의해 캐소드 선단에서의 전자방출에 필요한 고전계를 형성시키는 것에 있어서는 큰 문제가 없으나, 표시소자로서의 구동조건에서 있어서는 다음과 같이 불편이 생긴다.

즉, 수많은 캐소드의 선단에서 전자방출이 유도될 때, 소정 캐소드에서의 전류집중에 의해 그 캐소드의 선단부가 파괴 또는 마모되는 문제점 및 캐소드 선단에서의 전자방출 세기가 일정하지 않기 때문에, 발광휘도가 균일하지 않다는 문제점이 있다.

또한, 전자방출을 유도하는 캐소드 선단과 캐소드 전극과의 결합력이 낮기 때문에 구동시 캐소드 선단이 탈락되어 제조수율을 저하시키는 요인이 되고 있다. 이러한 캐소드 선단의 탈락현상의 주요인은, 전계 전자방출소자의 제작을 위한 단계별 에칭공정에 있어서, 에칭재료가 캐소드와 캐소드전극과의 접촉부위로 침투하기 때문이다.

이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 저항체층을 이용하여 캐소드의 결합력을 크게 하여 캐소드 팁의 탈락현상을 방지하고, 또한, 상기한 저항체층을 이용하여 전류가 일정한 값의 범위내에서만 흐르도록 함으로써 균일한 발광휘도를 얻을 수 있는 전계 전자방출소자를 제공하기 위한 것이다.

이 발명의 다른 목적은, 캐소드 팁에서의 균일한 전자방출을 위하여 이 발명의 제조공정에 의해 형성된 적어도 하나의 캐소드를 갖는 전계 전자방출소자를 제공하는 것이다.

상기한 목적을 달성하기 위한 이 발명의 전계 전자방출소자의 제조방법은, 하판유리 상부에 열의 방향에 따라서 적어도 하나의 캐소드 전극, 절연층 및 이 절연층상에 행의 방향에 따라서 적어도 하나의 게이트 전극을 차례로 적층한 후, 상기 게이트전극과 절연층의 소정 부위를 사진 식각하여 적어도 하나의 구멍 또는 캐비티를 형성하는 제 1 공정, 상기 제 1 공정을 통하여 형성된 샘플을 중심축에서 75°전후의 경사각도를 갖도록 회전시킴과 동시에 금속을 전자-빔 증착하여 분할층을 형성하는 제 2 공정, 상기 제 2 공정을 통해 구경(aperture)이 작아진 캐비티 또는 구멍을 통하여 제 2 공정과 같은 경사증착 방법을 캐소드 전극 상부에 평면선단을 갖는 피라미드 형상의 저항체층을 형성하는 제 3 공정, 상기 제 3 공정을 통하여 캐비티내에 형성된 저항체층의 상부에 제 3 공정과 동일한 방법으로 수십 nm 정도의 직경을 갖는 원추형 팁을 형성하는 제 4 공정, 및 상기 분할층을 포함하여 그 상부의 층들을 동시에 리프트-오프(lift-off)시키는 제 5 공정으로 이루어짐을 특징으로 한다.

이 발명의 다른 특징은 균일한 전자 방출을 위하여 상술한 제조공정을 통하여 형성된 적어도 하나의 전계 전자방출 캐소드 구조를 포함하는 것이다.

또한, 이 발명의 전자방출 캐소드 구조는 그 하단이 평면선단을 갖는 피라미드형상의 저항체층으로 형성되고, 그 선단은 원추형의 캐소드 팁으로 형성된다.

또한, 상기 저항체층은 그 상부의 캐소드 팁과의 결합력 향상에 필요한 재질 예컨데, SiO₂, In₂O₃또는 SnO₂중의 어느 하나로 이루어짐을 특징으로 한다.

이하, 이 발명이 속하는 기술분야에 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.

제 1 도는 이 발명에 의한 전계 전자방출소자의 단면도를, 제 2a 도~제 2e 도는 제 1 도의 소자를 제조하기 위한 공정단면도를 도시한 것으로서, 도면 설명의 중복을 피하기 위해 동일한 부분은 동일부호를 부여하였다.

제 1 도에 있어서, 하판 유리(10)상에는, 열(row)의 방향에 따라서 복수의 캐소드 전극(12)이 형성되고, 이 캐소드전극(12) 상에는 전자 방출 캐소드(16) 및 절연층(14)이 형성된다. 또한, 이 절연층(14) 상에는 행(colume)의 방향에 따라서 복수의 게이트전극(18)이 형성되어 있고, 이 게이트 전극(18)과 캐소드(16)에 대면하는 위치에는 캐비트(15) 또는 구멍이 형성되어 있다.

이때, 상기 전자방출 캐소드(16)는 단일 성분으로 구성된 단일층이 아니라 하단부와 상단부가 서로 다른 성분의 다층 구조를 갖는다. 다층 캐소드 구조는 후술될 것이다.

제 2a 도 내지 제 2e 도는 이 발명의 다층 캐소드 구조를 제조하는 가장 바람직한 실시예를 도시한다.

제 2a 도는 캐소드전극(12), 절연층(14), 게이트전극(18)이 하판유리(10)상에 순차 적층된 샘플에서 먼저, 구멍 또는 캐비티(15)를 형성시키는 제 1 공정을 나타낸 것이다.

상기 캐소드 전극(12)은 하판유리(10)위에 열(row)의 방향에 따라서 선폭 약 200μm, 선간격 약 100μm의 패턴을 갖는 선 전극군으로 형성되며, 그 성분은 알루미늄(Al), 크롬(Cr) 또는 몰리브덴(Mo)등의 금속을 2000~4000Å의 두께를 갖도록 피착한 것이다.

또한, 상기 절연층(14)은 SiO₂을 1μm~1.5μm의 두께를 갖도록 반도체 제조에 통상적으로 사용되는 전자-빔 증착기 또는 스퍼터 장치를 사용하여 피착한 것이다. 이 절연층(12)의 두께값에 따라서 상기 게이트 전극(18)과 캐소드 전극(12)간의 거리가 결정되며, 캐소드 팁의 높이 설정에 영향을 주게된다. 상기 게이트 전극(18)은 회구금속 예컨대, 몰리브덴(Mo), 텅스텐(W), 또는 니오븀(Nb)등을 4000Å 정도의 두께로 피착한 것이다. 또한, 상기 구멍(15)은 사진식각 기술에 의해 형성되는데 예를들어, 제 1a 도에 도시된 프로필로 나타나도록 이방성 에칭, 등방성 에칭, 반응성 이온 에칭, 플라즈마 에칭 또는 습식 에칭을 포함하는 집단에서 설정된 에칭 기술을 이용하여 선택적으로 에칭된다.

제 2b 도는 상기 제 1 공정을 통하여 형성된 샘플을 중심축으로 75°전후의 경사각도를 갖도록 회전시키면서 니켈(Ni) 또는 알루미늄(Al)을 상기 게이트 전극(18)의 표면상에 경사 증착시켜 분할층(22)을 형성시키는 제 2 공정을 도시한 것이다. 이러한 제 2 공정을 통하여 형성된 분할층(22)은 구멍(15)의 구경을 조절함으로써, 후공정에서 형성될 캐소드 팁의 직경을 수십 나노메타(nm)로 미세하게 형성시킬 수가 있게 된다. 이때에도 역시 전자-빔 증착기술을 사용한다.

제 3 공정은 상기 제 2 공정을 통하여 구경이 작아진 구멍(15)을 통하여 제 2 공정과 같은 경사증착 방법으로 상기 캐소드 전극(12) 상부에 평면선단을 갖는 피라미드 형상의 저항체층(24)을 형성하는 공정이다(제 2c 도). 이때, 상기 저항체층(24)과 동시에 분할층(22) 상부에 형성되어지는 장벽층(24')은 저항체층(24)과 동일높이로 형성되며, 저항체층(24)은 SiO₂, In₂O₃또는 SnO₂이 역시 전자-빔 증착된다.

제 4 공정은 캐소드 팁(26) 형성공정으로서, 제 3 공정과 동일한 방법으로 구멍(15)을 통하여 구멍내의 저항체층(24) 상부에 수십 nm 정도의 직경을 갖는 원추형 캐소드 팁(26)을 형성한다(제 2d 도). 상기 캐소드 팁(26)의 형성물질은 몰리브덴(Mo) 또는 텅스텐(W)이며, 그 직경은 약 20~50nm 정도이다. 이때, 캐소드 팁(26)의 첨예화는 장벽층(26')이 완전히 덮여지는 시점에서 형성되게 된다.

최종적으로, 제 2e 도는 분할층(22)과 그 상부의 장벽층들(24')(26')을 제거한 제 5 공정을 도시한 것이다. 상기한 층들(22,24',26')은 통상의 리프트-오프(lift-off) 공정을 통하여 동시에 제거된다.

한편, 상판 유리에는, 제 4 도에 도시한 바와같이, 상기 하판 유리(10)와 대향하는 면에 투명도전막, 형광체층이 각각 베타형상으로 적층 피착되어 있다. 그리고, 하판유리 및 상판유리는 도시하지 않은 측면부재와 동시에 진공기의 외부를 구성한다.

부차적으로, 상기 상판 유리의 제조공정을 간단히 살펴보면, 먼저 상판유리위에 포지티브 전위가 인가되는 애노드 전극인 투명 도전막이 2000~3000Å 정도의 두께로 스퍼터링 증착된다. 그 다음, 후막 형성용 스크린 인쇄법이나 슬러리 방식으로 형광체(ZnO : Zn)를 도포하여 형광체층을 형성한다. 이때, 그 응용분야가 칼라 표시인 경우는 녹색형광체(Zn_0.65Cd_0.35S : Ag,Cl), 황색형광체(Zn_0.2Cd_0.8S : Ag,Cl), 청색형광체(ZnS : Ag,Cl)를 각각 사용한다.

측면부재는 형광체층 표면과 게이트전극(18) 표면과의 간격이 200μm 정도로 유지될 수 있도록 후막 스크린인쇄 방법으로 형성시킨다. 그후, 플릿 페이스트를 사용하여 상,하판 및 측면부재를 기밀 봉착시킨 다음, 열소성하여 플릿을 용융 봉착시킨다. 상기 공정을 통하여 기밀 봉착된 패널내부는 배기관을 통하여 1.0×10⁶Torr 정도로 고진공화된 다음, 패널 외부의 구동회로부와 전기적으로 연결시키면 이 발명의 전자방출표시소자의 제작이 완료된다.

이상의 공정을 통하여 제작된 표시장치의 동작은 다음과 같다.

표시신호에 응답하여, 열 방향의 캐소드전극군과 행방향의 게이트전극군 사이에 소정의 전위차를 부여하여 화소 또는 원추형 전계방사 캐소드를 매트릭스 구동시킴으로써, 원하는 화소로부터 방출된 전자가 대면하는 형광체층에 충돌 발광하여 표시신호에 따른 화상이 표시된다. 여기서, 상기 게이트 전극과 캐소드 전극과의 전위차는 통상 80V 전,후로 유지되며, 애노드 전극은 투명 도전막에는 약 200V 정도의 전압이 인가될 수 있다.

이상에서 설명한 바와같이, 이 발명에 의하면 캐소드에 흐르는 전류값을 일정한 범위내로 조절함으로써, 소정 부위에 과도하게 인가되는 전류집중에 의한 캐소드의 선단파괴 문제점을 해결하여 발광휘도의 균일성과 캐소드 선단의 안정성을 도모할 수 있다. 또한, 캐소드의 결합력을 증가시켜 전계방출 캐소드 선단부의 탈락현상을 방지할 수 있다.

Claims (4)

1. 하판유리 상부에, 열의 방향에 따라서 적어도 하나의 캐소드 전극, 절연층 및 이 절연층상에 행의 방향에 따라서 적어도 하나의 게이트 전극을 차례로 적층한 후, 상기 게이트 전극과 절연층의 소정 부위를 사 식각하여 적어도 하나의 구멍 또는 캐비티를 형성하는 제 1 공정과, 상기 제 1 공정을 통하여 형성된 샘플을 중심축에서 75°전후의 경사각도를 갖도록 회전시킴과 동시에, 금속을 전자-빔 증착하여 분할층을 형성하는 제 2 공정과, 상기 제 2 공정을 통해 직경이 작아진 캐비티 또는 구멍을 통하여, 제 2 공정과 같은 경사 증착 방법으로 캐소드 전극 상부에 평면선단을 갖는 피라미드 형상의 저항체층을 형성하는 제 3 공정과, 상기 제 3 공정을 통하여 캐비티내에 형성된 저항체층의 상부에 제 3 공정과 동일한 방법으로 초미세 직경을 갖는 원추형 전계 방사 캐소드 팁을 형성하는 제 4 공정과, 상기 분할층을 포함하여 그 상부의 층들을 동시에 리프트-오프(lift-off)시키는 제 5 공정으로 이루어짐을 특징으로 하는 전계 전자방출소자의 제조방법.
2. 제 1 항에 있어서, 상기 저항체층은 SiO₂, In₂O₃또는 SnO₂중의 어느 하나로 이루어짐을 특징으로 하는 전계 전자방출소자의 제조방법.
3. 하판 유리상에 열의 방향에 따라서 형성된 캐소드 전극군과, 상기 캐소드 전극군의 상부에 형성된 복수의 캐소드와 절연층, 그리고 상기 절연층 상부에 행의 방향에 따라 형성된 게이트 전극군으로 구성된 전계 전자방출소자에 있어서, 상기 전계방사 캐소드는, 그 하단이 평면선단을 갖는 파라미드 형상의 저항체층으로 형성되고, 그 상단이 원추형의 캐소드 팁으로 된 것을 특징으로 하는 전계 전자방출소자.
4. 제 3 항에 있어서, 상기 저항체층은 SiO₂, In₂O₃또는 SnO₂중의 어느 하나로 이루어짐을 특징으로 하는 전계 전자방출소자.